JP3518215B2 - 映像表示装置 - Google Patents

映像表示装置

Info

Publication number
JP3518215B2
JP3518215B2 JP34724696A JP34724696A JP3518215B2 JP 3518215 B2 JP3518215 B2 JP 3518215B2 JP 34724696 A JP34724696 A JP 34724696A JP 34724696 A JP34724696 A JP 34724696A JP 3518215 B2 JP3518215 B2 JP 3518215B2
Authority
JP
Japan
Prior art keywords
signal
pulse
microcomputer
counter
count value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34724696A
Other languages
English (en)
Other versions
JPH10187088A (ja
Inventor
二未王 亀岡
嘉邦 進藤
裕克 由井
浩光 鳥居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP34724696A priority Critical patent/JP3518215B2/ja
Publication of JPH10187088A publication Critical patent/JPH10187088A/ja
Application granted granted Critical
Publication of JP3518215B2 publication Critical patent/JP3518215B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Synchronizing For Television (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、デジタル映像表示
装置、特に複数の信号規格に対応したマルチスキャン型
の液晶ディスプレイに関するものである。 【0002】 【従来の技術】図4はパーソナルコンピュータ等の映像
出力信号を表示する従来の液晶表示装置を示したブロッ
ク図である(特開平7−219485号公報参照)。 【0003】ここで、この映像表示装置には解像度10
24×768以下のアナログ信号が入力されるものとす
る。アナログの映像信号は入力端子51を介してAD変
換器52に供給される。このAD変換器52にて、アナ
ログ映像信号は後述するサンプリングクロック発生回路
56から供給されるサンプリングクロックのタイミング
で、デジタルの映像信号に変換される。このデジタルの
映像信号は映像信号処理回路53に供給される。 【0004】映像信号処理回路53では、前記デジタル
映像信号に対して、補間処理、階調拡張等の処理が施さ
れる。次に処理の施された前記デジタル映像信号は液晶
パネルモジュール54に供給される。 【0005】画面表示位置・クロック数調整用SW57
では使用者が任意にサンプリングクロック周波数CKと
液晶パネルモジュール54に供給する制御パルス(水平
同期信号HP、垂直同期信号VP、映像信号アクティブ
期間を示す信号ENB)の位相、幅を設定する為のもの
である。 【0006】同期再生・タイミング発生回路56では、
入力端子55から供給される水平同期信号HDを画面表
示位置・クロック数調整用SWから指示される分周数で
分周し、サンプリングクロックCKを発生させる。 【0007】前記入力端子55を介して水平同期信号H
Dが、入力端子端子58からは垂直同期信号VDが、同
期再生・タイミング発生回路57に供給され、同期再生
・タイミング発生回路56では、画面表示位置・クロッ
ク数調整SW57から制御され各同期信号の位相を自由
に設定できる。 【0008】液晶パネルモジュール54では、その液晶
画素がそれぞれ供給されるタイミング信号に従い、映像
信号処理回路53から供給される画素データを用いて駆
動され映像の表示がなされる。 【0009】同期再生・タイミング発生回路56の内容
を図5を用い説明する。PLL回路102は外部より入
力される水平同期信号HDと、後述するHカウンタ10
3から出力されるパルスの位相を比較し、位相差に応じ
たサンプリングクロックCKを出力する。Hカウンタ1
03は外部より設定された分周数だけ、前記PLL回路
102より出力されたサンプリングクロックCKを分周
する。 【0010】Vカウンタ106は前記Hカウンタ106
より出力されるパルスを外部より設定された分周数で分
周する。また、Vカウンタ106は外部より入力される
垂直同期信号VDにてリセットがかけられるようになっ
ている。これは、Vカウンタ106のカウント値を初期
値に戻す役割を持ち、入力の垂直同期信号VDと、液晶
パネルモジュール54に入力される垂直同期信号を意味
する制御信号VPの周波数を一致させるためである。垂
直同期信号VDでリセットしない場合、通常使用状態で
は、入力される垂直同期信号VDと液晶パネルモジュー
ル54に入力される制御信号VPの位相は一致している
が、使用者が任意に設定する調整信号によっては、例え
ば、液晶モジュールの映像表示を垂直に拡大しようとし
たとき、パネルに入力される垂直同期信号VDよりも長
い周期の信号が液晶パネルモジュールに入力されてしま
い、同期のとれない状態、同期流れが発生してしまう。
よって、カウンタ内部のリセットよりもカウンタ外部よ
り入力されるVDによるリセットが優先されるようにな
っている。 【0011】デコーダ104は前記Hカウンタ103の
カウント値を基に外部より設定される値で、パルスを発
生する。このパルスは、水平期間における映像信号のア
クティブ期間を示す。 【0012】デコーダ105はHカウンタ103のカウ
ンタ値より外部より設定される値で液晶パネルモジュー
ル54に入力する水平同期信号HPを発生させる。 【0013】デコーダ107は前記Vカウンタ106の
カウンタ値を基に外部より設定される値でパルスを発生
する。このパルスは垂直の映像信号アクティブ期間を示
す。 【0014】デコーダ108はVカウンタ106のカウ
ンタ値より外部から設定される値で液晶パネルモジュー
ル54に入力する垂直同期信号VPを発生させる。 【0015】ANDゲート109は前記デコーダ104
から入力されるパルスと前記デコーダ107から出力さ
れるパルスのANDをとり出力する。この出力は映像信
号アクティブ期間を示し、液晶パネルモジュール54に
ENB信号として入力される。 【0016】マイコン110は外部より入力された垂直
同期信号VDと水平同期信号HDより垂直同期周期と水
平同期周期を計測する。さらに、垂直同期周期を水平同
期周期で除算する演算を行い、垂直期間の水平同期信号
数を求める。つまり、映像信号のライン数を検出する。
また、水平期間とHカウンタの分周数から、クロック周
波数を算出している。さらに、マイコン110では、ラ
イン数を基に映像信号の位置、サイズの可変範囲を算出
し液晶パネルモジュール54を制御するパルスが規格を
越えないようにする。 【0017】 【発明が解決しようとする課題】しかしながら、上記の
構成において、マイコンが周波数検出の他に映像信号処
理等の多くの処理を行っている場合、割り込み等のソフ
トウエア処理に依存し精度が悪い。このためにライン数
の検出誤差が大きく、実際にVカウンタがカウントして
いる値とVカウンタの設定値が一致せず、例えば、垂直
サイズの拡大を行おうとしたとき、Vカウンタに内部リ
セットが掛かる前に、外部よりリセットがかかり、液晶
パネルモジュールに与えるパルスの制御が正しくできな
くなる。よって液晶パネルモジュールには不正規なパル
スが入力される可能性があり、このような場合、画面の
同期流れやパネル暴走が起きてしまう。 【0018】また、マイコンによるクロック周波数検出
にも周波数判別精度の影響により、分周数の制限も精度
を失い、PLLの発振周波数範囲を超えて設定される事
や、クロックのカウント値を基にパルスを発生させてい
た液晶パネルモジュール制御のパルスが不正規になる可
能性がある。この場合もパネルの同期流れや、暴走が起
きてしまう。 【0019】そこで本発明は、上記問題点を改善する映
像表示装置に関するもので、マイコンの周波数判別の精
度に関わらず、垂直のサイズを可変する際、Vカウンタ
のカウント動作が内部リセットでリセットされるもの
か、または外部からの信号でリセットされるのかを判別
し、制御範囲に制限を与える映像表示装置を提供する事
と、水平カウンタでのカウント数、つまり分周数に特定
の制限を与える事ができる映像表示装置を提供する事を
目的としている。 【0020】 【課題を解決するための手段】本発明の映像表示装置
は、画面表示位置やサイズを調整するために後述するマ
イコンに指示を出す入力手段と、水平同期信号と同期し
たサンプリングクロックを出力するPLL手段と、前記
サンプリングクロックを前記マイコンからの指示に基づ
き分周する第1のカウント手段と、前記第1のカウント
手段の出力を前記マイコンからの指示に基づきさらに分
周するとともに垂直同期信号によりリセットされる第2
のカウント手段と、前記第1のカウント手段のカウント
値を基に前記マイコンからの指示で表示手段に供給する
水平同期パルスを発生する第1のパルス発生手段と、前
記第2のカウント手段のカウント値を基に前記マイコン
からの指示で表示手段に供給する垂直同期パルスを発生
する第2のパルス発生手段と、前記第1のカウント手段
のカウント値及び前記第2のカウント手段のカウント値
を基に前記マイコンからの指示で表示手段に供給する映
像信号アクティブ期間を示すパルスを発生する第3のパ
ルス発生手段と、前記垂直同期信号と前記水平同期信号
の周波数をカウントして入力される信号の方式判別を行
い、前記方式判別に応じて前記第1のカウント手段及び
前記第2のカウント手段の分周数の設定を行なうと共
に、前記入力手段からの指示に基づき前記第1のパルス
発生手段と前記第2のパルス発生手段と前記第3のパル
ス発生手段に指示を出すマイコンと、前記映像信号アク
ティブ期間を示すパルスが前記垂直同期信号でリセット
されないように、前記垂直同期信号をクロックにして前
記映像信号アクティブ期間を示すパルスを保持するフリ
ップフロップとを備え、前記フリップフロップの出力を
前記マイコンに入力するものであり、映像信号の垂直ア
クティブ期間を示す信号を外部より入力される垂直同期
信号VDで保持し、その結果は、Vカウンタが内部でリ
セットされているか、外部でリセットしているかの判断
基準となり、マイコンではこの信号を参考に垂直サイズ
の可変時にその可変幅に制限を与え、同期流れ等の異常
動作を回避できる。 【0021】 【発明の実施の形態】本発明は、画面表示位置やサイズ
を調整するために後述するマイコンに指示を出す入力手
段と、水平同期信号と同期したサンプリングクロックを
出力するPLL手段と、前記サンプリングクロックを前
記マイコンからの指示に基づき分周する第1のカウント
手段と、前記第1のカウント手段の出力を前記マイコン
からの指示に基づきさらに分周するとともに垂直同期信
号によりリセットされる第2のカウント手段と、前記第
1のカウント手段のカウント値を基に前記マイコンから
の指示で表示手段に供給する水平同期パルスを発生する
第1のパルス発生手段と、前記第2のカウント手段のカ
ウント値を基に前記マイコンからの指示で表示手段に供
給する垂直同期パルスを発生する第2のパルス発生手段
と、前記第1のカウント手段のカウント値及び前記第2
のカウント手段のカウント値を基に前記マイコンからの
指示で表示手段に供給する映像信号アクティブ期間を示
すパルスを発生する第3のパルス発生手段と、前記垂直
同期信号と前記水平同期信号の周波数をカウントして入
力される信号の方式判別を行い、前記方式判別に応じて
前記第1のカウント手段及び前記第2のカウント手段の
分周数の設定を行なうと共に、前記入力手段からの指示
に基づき前記第1のパルス発生手段と前記第2のパルス
発生手段と前記第3のパルス発生手段に指示を出すマイ
コンと、前記映像信号アクティブ期間を示すパルスが前
記垂直同期信号でリセットされないように、前記垂直同
期信号をクロックにして前記映像信号アクティブ期間を
示すパルスを保持するフリップフロップとを備え、前記
フリップフロップの出力を前記マイコンに入力する映像
表示装置に関するもので、映像信号の垂直アクティブ期
間を示す信号を外部より入力される垂直同期信号VDで
保持し、その結果は、Vカウンタが内部でリセットされ
ているか、外部でリセットしているかの判断基準とな
り、マイコンではこの信号を参考に垂直サイズの可変時
にその可変幅に制限を与え、同期流れ等の異常動作を回
避できるという作用効果を奏するものである。 【0022】また本発明は入力手段は垂直サイズの可変
範囲に信号方式に応じた制限を与えることで、また本発
明は第一のカウント手段は特定の固定値より低い値でカ
ウントしないように制御したことで、異常パルスの発生
を防ぎ、同期流れ等の異常動作を回避できる。これらに
より、垂直サイズを可変する際やクロック数の可変をす
る際の同期流れ等の異常現象の回避を実現できる。 【0023】(実施例1)本発明に関する実施例を図面
を用い説明する。 【0024】図1は、本発明の一実施例をの液晶表示装
置を示すブロック図である。図1において、VIDE
O、HD、VDは、それぞれ、アナログ映像信号、水平
同期信号、垂直同期信号であり、パソコン等のビデオボ
ードから直接出力されたもの、もしくは、同期分離回路
等を介してきたものである。その周波数等は、ビデオボ
ードにより様々な信号方式として定義されている。 【0025】マイコン10では、HD、VDの周波数を
カウントし、入力される信号方式の判別を行い、その、
信号方式に見合うように、後述するHカウンタ3とVカ
ウンタ6の分周数に付き設定を行う。さらに、同じく信
号方式の判別結果より、液晶パネルモジュールに入力す
るHP、ENB、VPについて、その位相、パルス幅を
決定するため、デコーダ4、デコーダ5、デコーダ7、
デコーダ8を制御する。また、これも後述する通り、マ
イコンの10における周波数判別は確実ではないため、
使用者が、画面表示位置・サイズ調整SW13を操作す
る事により、マイコンが行うHカウンタ3とVカウンタ
6の分周数設定、及びデコーダ4、デコーダ5、デコー
ダ7、デコーダ8の制御を調整できるようになってい
る。 【0026】外部より入力されるアナログビデオ信号
は、AD変換器1にてサンプリングクロックを用いアナ
ログからデジタルに変換に変換される。この映像信号
は、映像信号処理回路14に入力され、補間処理、ガン
マ補正等の処理がなされ、液晶パネルモジュール12に
入力される。 【0027】一方、PLL回路2には外部より垂直同期
信号HDと後述するHカウンタ3から出力されるパルス
との位相を比較し、サンプリングクロックを出力する。
Hカウンタ3は、マイコン10より設定される分周数に
従いサンプリングクロックを分周する。 【0028】Vカウンタ6は、前記Hカウンタ3より出
力されるパルスをマイコン10より設定される分周数に
従い分周する。 【0029】デコーダ4では、Hカウンタ3のカウント
値を基にマイコン10からの指示に従い液晶パネルモジ
ュール12に供給する水平同期信号HPを発生する。 【0030】デコーダ5では、Hカウンタ3のカウント
値を基にマイコン10からの指示に従い、水平の映像信
号アクティブ期間を示すパルスを発生させる。 【0031】デコーダ7では、Vカウンタ6のカウント
値を基にマイコン10からの指示に従い液晶パネルモジ
ュール12に供給する垂直同期信号VPを発生する。 【0032】デコーダ8では、Vカウンタ6のカウント
値を基にマイコン10からの指示に従い、垂直の映像信
号アクティブ期間を示すパルスを発生させる。 【0033】ANDゲート9は、デコーダ5とデコーダ
8から出力されるパルスのANDをとり映像信号アクテ
ィブ期間ENBとして液晶パネルモジュール12に結果
を入力する。 【0034】DFF11は、垂直の映像アクティブ期間
を示す信号を外部から入力される垂直同期信号VDにて
保持し、その出力を、マイコン10に返している。 【0035】画面表示位置・サイズ調整SW13は、H
カウンタ3、Vカウンタ6の分周数、及びデコーダ4、
デコーダ5、デコーダ6、デコーダ7で出力するパルス
の位置を任意に設定できる様にするものである。液晶パ
ネルモジュール12は、映像信号、CK、HP、VP、
ENBの入力により、映像を表示するものである。 【0036】図2にHカウンタ出力信号ラインの様子を
示す。例えばマイコン10よりHカウンタ3は1344
分周するように制御したとする。Hカウンタ10のカウ
ント値は、0からインクリメントされていき1343ま
でカウントした時パルスを出力し、自分自身にリセット
をかける。リセットされたカウンタはカウント値が再び
0になり、この動作を繰り返す。 【0037】デコーダ4では、例えばマイコン10から
Hカウンタ3のカウント値が3の時、パルスを立ち上
げ、カウント値が4の時パルスを立ち下げると設定され
ていたとすると、図の様なデコーダ4出力パルスを生成
する。 【0038】デコーダ5では、例えばマイコン10から
Hカウンタ3のカウント値が5の時、パルスを立ちあ
げ、カウント値が1の時パルスを立ち下げると設定され
ていたとすると、図の様なデコーダ5出力パルスを生成
する。 【0039】Vカウンタ6においても上記Hカウンタと
同様な動作をする。図3(a)は、本発明における動作
原理を示す、信号図である。 【0040】例えば、640×480、垂直ブランキン
グ期間20ラインの解像度の信号を外部より入力し10
24×768に拡大表示する際、源信号を補間し640
×480の信号を1024×768のドット数まで拡大
する。ライン数は1.6倍になっているので、垂直ブラ
ンキング期間も1.6になり、ブランキング期間も含め
ライン数を800本に拡大するとジャストスキャンにな
る。この時、Vカウンタのカウント数はマイコン10よ
り800に設定される。先に説明したようにVカウンタ
6のカウント値は図3(a)のVカウント値(A)の様
に動作する。また、内部リセットは、同図内部リセット
(A)の様に動作していることになる。この時、正確に
ジャストスキャンされていることから、内部リセットパ
ルスと外部より入力される垂直同期信号VDで同期して
いる。 【0041】ここで視聴者が画面サイズを拡大しようと
画面表示位置・サイズ調整SW13を用いて外部より制
御されたとする場合について説明する。画面サイズを拡
大することは、つまりENB信号の幅の変更と同意であ
る。つまり、視聴者が画面サイズを800から805に
拡大する場合、ENB信号も連動して広がっていく。そ
の時Vカウンタ6のカウント値と内部リセット、及び垂
直ENB信号はそれぞれ図3(b)における、Vカウン
ト値(B)、内部リセット(B)、ENB信号の様にな
る。 【0042】この図3(b)の場合、ENB信号の発生
は、マイコン10の指示によりVカウント値が5の時パ
ルスを立ちあげ、803の時立ち下げようとしている。
しかしながら、垂直同期信号VDと液晶パネルモジュー
ルに入力される垂直同期信号を意味するVPとの周波数
が異なると表示画面上同期流れが発生することになるの
で、Vカウンタ6は垂直同期信号VDによってリセット
される。つまり、実際は、内部のリセットが掛かる前に
外部より入力される垂直同期信号VDによりリセットさ
れ、Vカウンタ6は、図3(a)のVカウント値(A)
のカウントしかしていない、つまり0から799までし
かカウントしていない。よって、図3(b)に示すEN
B信号の設定を803で設定しようとする動作は無効に
なってしまい、不正規なENB信号が生成されてしま
う。 【0043】本発明ではこの事態を回避するために外部
より入力される垂直同期信号VDをクロックにして、E
NB信号の状態を保持するDFF11を設けている。D
FF11の出力は図3(a)のDFF出力に示す通り、
ENB信号がHiの時、垂直同期信号が入力されるとH
iになり、ENB信号がLowの時はLowになる。 【0044】マイコンではこのDFF11の出力がHi
に時なった時は、これ以上の分周数の増加を認めないよ
うに動作する。よって、パルスの生成の為に無効になる
カウント値での制御はなくなり。不正規なパルス生成は
行われず(図3(a))、同期流れ等の異常動作が起き
なくなるという効果を奏する。 【0045】また、マイコン10を介し画面表示位置・
サイズ調整SW13より任意にHカウンタ3の分周数を
可変する際、分周数が特定の値よりも小さくならないよ
うに制限をかけると、通常複数の信号規格に対応するた
めのPLL回路はその引き込み範囲、つまり発振周波数
範囲は広くとられるが、制限はある。分周数に制限を与
える事によりPLL回路の発振周波数範囲の中でクロッ
ク生成ができるようにする。 【0046】例えば発振周波数範囲が55MHzから9
0MHzのPLL回路で分周数の制限を1250と設定
しているときは、周波数が48kHzの水平同期信号H
Dが入力されたとき、クロックは、60MHzで発振周
波数範囲内であり、周波数44kHzの場合でも、55
MHzで範囲内である。 【0047】このようにすることで、異常パルスの発生
を防ぎ、同期流れ等の異常動作を回避できる。これらに
より、垂直サイズを可変する際やクロック数の可変をす
る際の同期流れ等の異常現象の回避を実現できる。 【0048】 【発明の効果】以上の様に本発明の映像表示装置によれ
ば、マイコンの周波数判別精度に関わらず、映像の垂直
サイズ、水平のクロック数を可変する際、制御範囲を超
えてしまい、液晶パネルモジュールの制御パルスが不正
規になり、画面流れ等の異常現象が発生するという事態
を回避する映像表示装置を提供できる。
【図面の簡単な説明】 【図1】本発明における映像表示装置の一実施例を示す
ブロック図 【図2】本発明における一実施例を示す信号波形図 【図3】(a) 本発明における実施例を説明する信号
波形図 (b) 従来の映像表示装置における信号波形図 【図4】従来の実施例を示すブロック図 【図5】従来の映像表示装置を示すブロック図 【符号の説明】 1 ADコンバータ 2 PLL回路 3 Hカウンタ 4 第一のデコーダ 5 第二のデコーダ 6 Vカウンタ 7 第三のデコーダ 8 第四のデコーダ 9 ANDゲート 10 マイコン 11 DFF 12 液晶パネルモジュール 13 画面表示位置・サイズ調整SW 14 映像信号処理回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H04N 5/66 102 H04N 5/66 102B (72)発明者 鳥居 浩光 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平7−219485(JP,A) 特開 平9−270937(JP,A) 特開 平6−177871(JP,A) (58)調査した分野(Int.Cl.7,DB名) G09G 3/00 - 5/42 H04N 5/66 - 5/74

Claims (1)

  1. (57)【特許請求の範囲】 【請求項1】 画面表示位置やサイズを調整するために
    後述するマイコンに指示を出す入力手段と、 水平同期信号と同期したサンプリングクロックを出力す
    るPLL手段と、 前記サンプリングクロックを前記マイコンからの指示に
    基づき分周する第1のカウント手段と、 前記第1のカウント手段の出力を前記マイコンからの指
    示に基づきさらに分周するとともに垂直同期信号により
    リセットされる第2のカウント手段と、 前記第1のカウント手段のカウント値を基に前記マイコ
    ンからの指示で表示手段に供給する水平同期パルスを発
    生する第1のパルス発生手段と、 前記第2のカウント手段のカウント値を基に前記マイコ
    ンからの指示で表示手段に供給する垂直同期パルスを発
    生する第2のパルス発生手段と、 前記第1のカウント手段のカウント値及び前記第2のカ
    ウント手段のカウント値を基に前記マイコンからの指示
    で表示手段に供給する映像信号アクティブ期間を示すパ
    ルスを発生する第3のパルス発生手段と、 前記垂直同期信号と前記水平同期信号の周波数をカウン
    トして入力される信号の方式判別を行い、前記方式判別
    に応じて前記第1のカウント手段及び前記第2のカウン
    ト手段の分周数の設定を行なうと共に、前記入力手段か
    らの指示に基づき前記第1のパルス発生手段と前記第2
    のパルス発生手段と前記第3のパルス発生手段に指示を
    出すマイコンと、 前記映像信号アクティブ期間を示すパルスが前記垂直同
    期信号でリセットされないように、前記垂直同期信号を
    クロックにして前記映像信号アクティブ期間を示すパル
    スを保持するフリップフロップとを備え、 前記フリップフロップの出力を前記マイコンに入力する
    映像表示装置。
JP34724696A 1996-12-26 1996-12-26 映像表示装置 Expired - Fee Related JP3518215B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34724696A JP3518215B2 (ja) 1996-12-26 1996-12-26 映像表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34724696A JP3518215B2 (ja) 1996-12-26 1996-12-26 映像表示装置

Publications (2)

Publication Number Publication Date
JPH10187088A JPH10187088A (ja) 1998-07-14
JP3518215B2 true JP3518215B2 (ja) 2004-04-12

Family

ID=18388919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34724696A Expired - Fee Related JP3518215B2 (ja) 1996-12-26 1996-12-26 映像表示装置

Country Status (1)

Country Link
JP (1) JP3518215B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2806190B2 (ja) * 1992-12-08 1998-09-30 松下電器産業株式会社 フレーム同期装置
JPH07219485A (ja) * 1994-02-07 1995-08-18 Toshiba Corp 液晶表示装置
JP3439020B2 (ja) * 1996-04-02 2003-08-25 三洋電機株式会社 垂直同期回路及びタイミングコントローラ

Also Published As

Publication number Publication date
JPH10187088A (ja) 1998-07-14

Similar Documents

Publication Publication Date Title
JP2896103B2 (ja) コンピュータグラフィック出力にオーバーレイされたスケールされたビデオ出力発生装置
JPH09244611A (ja) 映像信号の処理装置及びこれを用いた表示装置
JPH10319932A (ja) ディスプレイ装置
US7834866B2 (en) Display panel driver and display panel driving method
JP4017335B2 (ja) 映像信号の有効期間検出回路
KR100935821B1 (ko) 도트 클럭 생성 회로, 반도체 디바이스, 및 도트 클럭 생성방법
JP3518215B2 (ja) 映像表示装置
JP3406432B2 (ja) 液晶映像表示装置および映像表示装置の映像信号処理回路
JP3460555B2 (ja) 液晶表示装置
US6670956B2 (en) Apparatus and method for automatically controlling on-screen display font height
KR100266164B1 (ko) 분할된 화면 동기 구현 방법 및 장치(Method for Emboding Sync of Divided Picture and Apparatus thereof)
JP3814955B2 (ja) テレビジョン受信機用同期信号生成回路およびテレビジョン受信機
JPH0537880A (ja) 歪み補正回路
JP2714302B2 (ja) 画素同期装置
JP2713063B2 (ja) デジタル画像生成装置
JP4239475B2 (ja) 走査線変換装置
JPH1115428A (ja) 水平表示幅調整回路
JP2002341851A (ja) 表示デバイス制御装置
JP4707207B2 (ja) オーバーレイ装置
KR100234738B1 (ko) 액정 프로젝터의 동기 처리 장치
JP2002258824A (ja) 同期周波数の変換回路
JP2002116740A (ja) 画面表示制御装置および表示制御方法
JPH0720809A (ja) ディジタルコンバーゼンス補正装置とそれを用いた画像表示装置
JP2002311929A (ja) 同期周波数の変換回路
JPH11202839A (ja) 映像表示装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040119

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080206

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090206

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100206

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100206

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110206

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees