JP3814955B2 - テレビジョン受信機用同期信号生成回路およびテレビジョン受信機 - Google Patents
テレビジョン受信機用同期信号生成回路およびテレビジョン受信機 Download PDFInfo
- Publication number
- JP3814955B2 JP3814955B2 JP19000397A JP19000397A JP3814955B2 JP 3814955 B2 JP3814955 B2 JP 3814955B2 JP 19000397 A JP19000397 A JP 19000397A JP 19000397 A JP19000397 A JP 19000397A JP 3814955 B2 JP3814955 B2 JP 3814955B2
- Authority
- JP
- Japan
- Prior art keywords
- synchronization signal
- horizontal synchronization
- signal
- circuit
- phase difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、テレビジョン受信機におけるCRTや液晶表示器などの表示装置に映像を表示させるための内部同期信号を生成するテレビジョン受信機用同期信号生成回路、およびこれを備えたテレビジョン受信機に関するものである。
【0002】
【従来の技術】
図9は、映像を表示するための内部水平同期信号を生成する水平同期信号生成回路を有する液晶テレビジョン受信機の一部の構成を示している。同図に示すテレビジョン受信機51は、チューナ2、テレビリニア回路3、音声出力回路4、スピーカ5、クロマ回路6、垂直同期信号分離回路8およびPLL回路52を備えている。
【0003】
このテレビジョン受信機51では、チューナ2が、アンテナ16を介して受信した電波を、選択されたチャンネルに対応する局部発振周波数とミキシングして復調することにより中間周波信号に変換する。次いで、テレビリニア回路3が、チューナ2からの中間周波信号を増幅した後に映像検波することによって生成したコンポジット信号CSYNCを垂直同期信号分離回路8およびPLL回路52に出力すると共に、映像検波出力を音声出力回路4およびクロマ回路6に出力する。次いで、音声出力回路4が、テレビリニア回路3から出力される映像検波出力から音声信号を取り出して増幅した後、スピーカ5から出力する。一方、クロマ回路6は、TVリニア回路3から出力された映像検波出力から色差信号を再生して図外のA/D変換回路に出力する。これにより、色差信号は、PLL回路52によって生成される内部水平同期信号CPHに同期して、色信号である所定ビット数のR,G,Bのデジタルデータに変換され、変換されたディジタルデータは、例えば、LCDパネルのY方向の駆動用ドライバに出力される。
【0004】
また、垂直同期信号分離回路8は、コンポジット信号CSYNCに含まれている垂直同期信号VSYNCを分離して装置内部に出力する。一方、PLL回路52は、コンポジット信号CSYNCに含まれている水平同期信号HSYNCに同期させて、所定周波数のシステムクロックCLを生成してLCDパネルのX方向の駆動用ドライバに出力すると共に、生成したシステムクロックCLを分周することにより内部水平同期信号CPHを生成し、各回路に出力する。これにより、受信された映像信号は、内部水平同期信号CPHに同期し、かつ液晶パネルの水平方向の各画素に対応させられて表示される。
【0005】
【発明が解決しようとする課題】
ところが、この従来のテレビジョン受信機51には、以下の問題点がある。
【0006】
すなわち、PLL回路52によって生成されるシステムクロックCLは、液晶パネルの水平方向の各画素に映像信号を表示させるための同期信号として用いられている。したがって、液晶パネルの水平方向の画素数が数百程度の場合には、PLL回路52の発振周波数は20MHz以下でもよい。一方、液晶パネルの水平方向の画素数を例えば、2000程度にして映像信号の解像度を向上させようとした場合、PLL回路52の発振周波数を30MHz程度に上げる必要がある。この場合、PLL回路52によって安定して発振させることができる発振周波数は、一般的に、20MHz程度が限界である。したがって、PLL回路を使用した従来のテレビジョン受信機51には、20MHz以上の周波数で発振させた場合には、同期ずれなどが生じるため、高解像度の画像を表示することは困難であるという問題点がある。
【0007】
一方、水晶発振回路は30MHz程度の周波数を容易に発振させることができるため、単に水晶発振回路をPLL回路52に置換することも考えられる。ところが、水晶発振回路は、水晶の固有発振周波数で発振するため、周波数が極めて安定しているが、その発振周波数の可変幅が極めて小さいという欠点がある。一方、液晶パネルなどの表示装置に映像信号を表示させるためには、システムクロックCLに基づいて装置内部で生成される内部水平同期信号CPHを、装置外部から入力したコンポジット信号CSYNC内に含まれている水平同期信号HSYNCに同期させる必要がある。この場合、水平同期信号HSYNCの周期は必ずしも一定ではなく、フェージングなどの種々の条件によって変動する。このため、PLL回路52を単に水晶発振回路に置換したとしても、水平同期信号HSYNCに同期させて発振する水晶発振器を設計することは極めて困難である。
【0008】
本発明は、かかる問題点を解決すべくなされたものであり、高解像度用の表示装置に映像を表示させることが可能なテレビジョン受信機用内部同期信号生成回路、およびそのテレビジョン受信機用同期信号生成回路を用いたテレビジョン受信機を提供することを主目的とする。
【0009】
【課題を解決するための手段】
上記目的を達成すべく本発明は、所定周波数の基準信号を発振する水晶発振回路と、テレビジョン受信機に映像を表示させるための内部水平同期信号を前記基準信号に基づいて出力する内部水平同期信号生成回路と、装置外部から入力された外部水平同期信号と前記内部水平同期信号との位相差を検出して、検出した当該位相差に基づいて当該内部水平同期信号の位相を制御することにより、当該内部水平同期信号が当該外部水平同期信号と位相が同期するように前記内部水平同期信号生成回路を制御する位相差検出回路とを備え、前記内部水平同期信号生成回路は、前記基準信号をカウントし当該カウント値が前記基準信号の1周期で1水平走査時間を除算した値とほぼ等しい基準値に達したときに前記内部水平同期信号を生成するカウンタを備え、前記位相差検出回路は、前記基準信号が入力され、前記外部水平同期信号の本来の周期に対して所定の許容幅の範囲内で入力される信号の立下りエッジを前記外部水平同期信号の立下りエッジであると推定し、前記外部水平同期信号の立下りエッジと前記内部水平同期信号との前記位相差に対応する期間内の前記基準信号をカウントすることにより当該位相差を検出し、前記基準信号をカウントした値未満の数で前記カウンタの前記基準値を増減することを特徴とする。
【0010】
このテレビジョン受信機用同期信号生成回路では、まず、内部水平同期信号生成回路が、水晶発振回路によって生成された水平方向駆動用基準信号に基づいて内部水平同期信号を生成する。次いで、位相差検出回路が、外部水平同期信号と内部水位同期信号との位相差を検出し、両水平同期信号が同期するように内部水平同期信号生成回路を制御する。この結果、水晶発振回路を、水晶の固有周波数で安定に発振させた状態に維持しつつ、内部水平同期信号を外部水平同期信号に同期させることができる。この場合、例えば、水平方向駆動用基準信号に基づいて液晶パネルの各画素を駆動する場合において液晶パネルの水平方向の画素数を増加したときであっても、水晶発振回路が、例えば30MHz程度の周波数を安定して発振可能のため、水平方向の同期ずれを生じさせることがないため、画像の解像度を上げることが可能となる。
【0014】
また、本発明は、テレビジョン受信機用同期信号生成回路は、テレビジョン受信機用同期信号生成回路において、位相差検出回路は、検出した位相差に対応する時間を水平方向駆動用基準信号の1周期で除算した値未満の数で補正することを特徴とする。
【0015】
また、本発明のテレビジョン受信機は、前記したテレビジョン受信機用同期信号生成回路を備えていることを特徴とする。
【0016】
【発明の実施の形態】
以下、添付図面を参照して、本発明に係るテレビジョン受信機用同期信号生成回路を液晶テレビに適用した好適な実施の形態について説明する。なお、従来のテレビジョン受信機51と同一の構成要素については同一の符号を付している。図1は、液晶テレビ1の主要構成を示している。同図に示すように、液晶テレビ1は、チューナ2、テレビリニア回路3、音声出力回路4、スピーカ5、クロマ回路6、A/D変換回路7、垂直同期信号分離回路8、同期信号生成回路9、タイミング制御回路11、垂直同期信号生成回路12、Xドライバ13、Yドライバ14およびLCDパネル15を備えている。また、タイミング制御回路11は、カウンタ21およびリセット回路22を備えている。
【0017】
次に、上記した各回路の動作を説明する。
【0018】
チューナ2は、アンテナ16を介して受信した電波を、選択されたチャンネルに対応する局部発振周波数とミキシングして復調することにより中間周波信号に変換する。テレビリニア回路3は、チューナ2からの中間周波信号を増幅すると共に映像検波することによって生成したコンポジット信号CSYNCを垂直同期信号分離回路8および同期信号生成回路9に出力する。また、テレビリニア回路3は、映像検波出力を音声出力回路4およびクロマ回路6に出力する。音声出力回路4は、テレビリニア回路3から出力される映像検波出力から音声信号を取り出して増幅した後、スピーカ5から出力する。クロマ回路6は、TVリニア回路3から出力された映像検波出力から色差信号を再生し、A/D変換回路7に出力する。A/D変換回路7は、同期信号生成回路9によって生成される内部水平同期信号CPHに同期して、色信号である所定ビット数のR,G,Bのデジタルデータを生成し、生成したディジタルデータをLCDパネル15の水平方向のドライバであるXドライバ13に出力する。また、垂直同期信号分離回路8は、コンポジット信号CSYNCに含まれている垂直同期信号VSYNCを分離してタイミング制御回路11に出力する。
【0019】
同期信号生成回路9は、図2に示すように、水晶31,発振回路32、基準カウンタ33および位相差検出回路34を備えて構成されている。ここで、水晶31は、例えば、31.5MHzの固有発振周波数を有している。発振回路32は、水晶31の固有発振周波数で発振することによってXドライバ13のサンプリング周波数として用いられるシステムクロック(本発明における水平方向駆動用基準信号に相当する)CLを生成すると共に、システムクロックCLをXドライバ13および位相差検出回路34に出力する。基準カウンタ33は、発振回路32によって生成されたシステムクロックCLの数をカウントし、カウント値がシステムクロックCLの1周期で1水平走査時間(約63.56μS)を除算した値とほぼ等しい値である基準値に達したときに、A/D変換回路7、タイミング制御回路11およびXドライバ13に、位相差検出回路34を介して内部水平同期信号CPHを出力する。つまり、基準カウンタ33は、1周期が水平方向の1走査時間に相当する約63.56μSの内部水平同期信号CPHを生成する。
【0020】
位相差検出回路34は、コンポジット信号CSYNCに含まれる水平同期信号HSYNCと内部水平同期信号CPHとの位相差を検出し、内部水平同期信号CPHが水平同期信号HSYNCに同期するように基準カウンタ33の基準値またはカウント値を補正する。なお、基準値またはカウント値のいずれを補正したとしても同様の効果を得ることができるため、以下、基準値を補正する例について具体的に説明する。位相差検出回路34は、図3に示すように、水平同期信号HSYNCの立ち下がりエッジと内部水平同期信号CPHの立ち下がりエッジとの入力タイミングを比較し、水平同期信号HSYNCの立ち下がりエッジの方が早い場合には、水平同期信号HSYNCの立ち下がりエッジと内部水平同期信号CPHの立ち下がりエッジとの位相差を検出する。この場合、位相差検出回路34は、水平同期信号HSYNCの立ち下がりエッジから内部水平同期信号CPHの立ち下がりエッジまでの間に入力されるシステムクロックCLの数をカウントすることにより、両者の位相差をシステムクロックCLの数で検出する。次いで、位相差検出回路34は、検出したシステムクロックCLの数に対応する補正用データDaを基準カウンタ33に出力する。これにより、基準カウンタ33は、補正用データDaに基づいて基準値を補正することにより、コンポジット信号CSYNC内の水平同期信号HSYNCに同期した内部水平同期信号CPHを生成する。なお、位相差検出回路34は、内部水平同期信号CPHの立ち下がりエッジの入力タイミングの方が、水平同期信号HSYNCの入力タイミングよりも早い場合には、内部水平同期信号CPHの立ち下がりエッジの入力時から水平同期信号HSYNCの立ち下がりエッジの入力時までの間に入力されるシステムクロックCLの数をカウントし、そのカウント値に対応する補正用データDaを基準カウンタ33に出力することにより、基準カウンタ33の基準値を補正する。
【0021】
タイミング制御回路11のカウンタ21は、垂直同期信号分離回路8から出力された垂直同期信号VSYNCの1周期における内部水平同期信号CPHの数をカウントし、カウント値を示すカウントデータDKをリセット回路22および垂直同期信号生成回路12に出力する。この場合、カウンタ21のカウント値の初期値は、特に限定されないが、例えば値1に設定されている。リセット回路22は、カウンタ21のカウント値をリセットするための回路であって、カウントデータDKで示されるカウント値が、所定の基準数に達したときにリセット信号SRをカウンタ21に出力する。具体的には、リセット回路22は、例えば入力されているコンポジット信号CSYNCに基づいて走査される水平走査線本数が262本(または263本)のときには、基準数としての値263(または値264)に達したときにリセット信号SRを出力することにより、カウンタ21をリセットする。なお、カウンタ21は、リセット信号SRによってリセットされた場合、例えば、カウント初期値が上記した値1のときには、値2からカウントを再開する。つまり、カウンタ21は、1フィールド走査における水平走査線本数(例えば263本)と基準数(例えば値264)との差分(この例では値1となる)をカウント初期値に加算した値(この例では値2となる)を、リセット後のカウント開始値としてカウントを再開する。
【0022】
垂直同期信号生成回路12は、カウントデータDKに基づいて、垂直クロックパルスCPVを生成してYドライバ14に出力すると共に、カウントデータDKが値10のときに垂直スタートパルスSTVを生成してYドライバ14に出力する。
【0023】
LCDパネル15は、複数の液晶セルをマトリクス状に配列して構成されている。このLCDパネル15では、Xドライバ13が、内部水平同期信号CPHに同期して水平方向の入力映像信号を出力することにより、液晶セルの素子を水平配列方向に駆動し、かつ、Yドライバ14が、垂直クロックパルスCPVに同期して液晶セルを垂直方向に駆動することにより、所定の画像が表示される。
【0024】
次に、液晶テレビ1における内部水平同期信号CPHの生成処理について、図4〜7の信号波形図および図8のフローチャートを参照して説明する。
【0025】
位相差検出回路34は、テレビリニア回路3からコンポジット信号CSYNCが出力されると、図8に示すように、コンポジット信号CSYNC内の水平同期信号HSYNCの立ち下がりと内部水平同期信号CPHの立ち下がりとを比較する(ステップ41)。水平同期信号HSYNCの立ち下がりの方が早い場合には、カウントを開始し(ステップ42)、図4に示すように、水平同期信号HSYNCの立ち下がりエッジから内部水平同期信号CPHの立ち下がりエッジまでの間に入力されるシステムクロックCLの数Aをカウントする。次に、位相差検出回路34は、カウント値Aを負のカウント値にする(ステップ43)。一方、上記ステップ41において内部水平同期信号CPHの立ち下がりの方が早い場合には、位相差検出回路34は、カウントを開始し(ステップ44)、図5に示すように、内部水平同期信号CPHの立ち下がりエッジから水平同期信号HSYNCの立ち下がりエッジまでの間に入力されるシステムクロックCLの数Bをカウントする。次に、位相差検出回路34は、カウント値Bを正のカウント値にする(ステップ45)。また、上記ステップ41において、両信号の立ち下がりがほぼ同時の場合には、位相差検出回路34は、基準カウンタ33から出力された内部水平同期信号CPHをそのまま出力し、次に入力される水平同期信号HSYNCと内部水平同期信号CPHの立ち下がりを比較する。次いで、位相差検出回路34は、上記したステップ43,45において求めたカウント値を基準カウンタ33に出力することによって、基準カウンタ33の基準値を増減する(ステップ46)。
【0026】
一方、図6に示すように、コンポジット信号CSYNC内に水平同期信号HSYNCが含まれていない場合には、位相差検出回路34は、基準カウンタ33から出力される内部水平同期信号CPHをそのまま出力する。
【0027】
また、図7に示すように、水平同期信号HSYNCの1周期内にノイズNが複数含まれている場合には、位相差検出回路34は、本来の周期に対して所定の許容幅(例えば、±99%)の範囲内で入力される信号の立ち下がりエッジを水平同期信号HSYNCの立ち下がりエッジであると推定して、その信号の立ち下がりエッジと内部水平同期信号CPHの位相差を検出する。この場合、水平同期信号HSYNCであると推定した信号の立ち下がりエッジが、実際にはノイズであることもある。したがって、位相差検出回路34は、基準カウンタ33の基準値を段階的に補正してもよい。具体的には、位相差検出回路34は、例えば、以下に示すように、両信号の位相差に相当するカウント値未満の数で基準カウンタ33の基準値を増減する。
【0028】
カウント値が−6よりも小さい場合・・・・・・・基準値を5減少させる。
【0029】
カウント値が−6以上で−3よりも小さい場合・・基準値を2減少させる。
【0030】
カウント値が−3以上で+3以下の場合・・・・・カウント値で補正する。
【0031】
カウント値が+3を超え+6よりも小さい場合・・基準値を2増加させる。
【0032】
カウント値が+6以上の場合・・・・・・・・・・基準値を5増加させる。
【0033】
これ以降、基準カウンタ33は、補正後の基準値に達した時に内部水平同期信号CPHを出力する。この結果、同期信号生成回路9は、弱電界などの起因して水平同期信号HSYNCがコンポジット信号CSYNCに含まれていない場合には、内部水平同期信号CPHを自ら生成することにより、Xドライバ13およびYドライバ14によるLCDパネル15の駆動の際の同期ずれを防止することができる。また、発振回路32の発振周波数が環境条件の変化に応じて変動した場合であっても、基準カウンタ33の基準数またはカウント値を補正することによって、水平同期信号HSYNCの位相を水平同期信号HSYNCの位相に同期させることができる。これにより、LCDパネル15の水平方向の画素数を2000画素程度に増加した場合であっても、システムクロックCLによってLCDパネル15に表示すべき水平方向の映像信号を確実にサンプリングすることができるため、同期ずれを起こすことなく高解像度の画像を表示させることができる。また、弱電界下などにおいてコンポジット信号CSYNC内に多くのノイズが含まれているような場合においては、基準カウンタ33の基準値またはカウント値を段階的に補正することにより、位相差検出回路34に入力された信号の立ち下がりエッジに同期させて基準カウンタ33の基準値やカウント値を直ちに補正する場合と比較して、内部水平同期信号CPHを水平同期信号HSYNCに徐々に同期させることが可能となる。この結果、映像の水平方向の位置ずれを徐々に補正することが可能となるため、視覚の残像効果を利用した違和感のない画像を表示させることができる。
【0034】
なお、本発明は上記した実施形態に限定されない。例えば、本実施形態では、液晶テレビ1を例に挙げて説明したが、本発明は、CRTやプラズマディスプレイなどを用いたテレビジョン受信機に適用できるのは勿論である。
【0035】
また、本実施形態では、基準カウンタ33の基準値を補正する例について説明したが、上記したように、基準カウンタ33のカウント値を補正することも可能である。具体的には、水平同期信号HSYNCの立ち下がりエッジと内部水平同期信号CPHの立ち下がりエッジの位相差に応じたカウント値で、基準カウンタ33によってカウント中のカウント値を増減することにより補正可能である。さらに、本実施形態では、水平同期信号HSYNCと内部水平同期信号CPHの立ち下がりエッジで、その位相差を比較しているが、これに限定されず、水平同期信号HSYNCの極性が逆極性の場合には、水平同期信号HSYNCの立ち上がりエッジと内部水平同期信号CPHの立ち上がりエッジとの位相差を検出することにより、水平同期信号HSYNCと内部水平同期信号CPHとを同期させることもできる。
【0036】
【発明の効果】
以上のように、請求項1記載のテレビジョン受信機用同期信号生成回路によれば、位相差検出回路が、外部水平同期信号と内部水位同期信号との位相差を検出し、両水平同期信号が同期するように内部水平同期信号生成回路を制御することにより、水晶発振回路を水晶の固有周波数で安定に発振させた状態に維持しつつ、内部水平同期信号を外部水平同期信号に同期させることができるため、CRTや液晶表示器などの表示装置の水平方向の画素数を増加したとしても、水平方向の同期ずれを生じさせることなく、画像の解像度を上げることができる。
【0037】
また、請求項2または3記載のテレビジョン受信機用同期信号生成回路によれば、カウンタが、水平方向駆動用基準信号の数をカウントしカウント値が水平方向駆動用基準信号の1周期で1水平走査時間を除算した値とほぼ等しい基準値に達したときに内部水平同期信号を生成し、位相差検出回路が、外部水平同期信号と内部水平同期信号との位相差に基づいてカウンタの基準値またはカウント値を補正することにより、簡易な構成でディジタルPLLを実質的に構成することができる。
【0038】
さらに、請求項4または5記載のテレビジョン受信機用同期信号生成回路によれば、位相差検出回路が、検出した位相差に基づいて、基準値またはカウント値を段階的に補正することにより、映像の水平方向の位置ずれを徐々に補正することが可能となるため、視覚の残像効果を利用した違和感のない画像を表示させることができる。
【0039】
さらに、請求項6記載のテレビジョン受信機用同期信号生成回路によれば、位相差検出回路が、検出した位相差に対応する時間を水平方向駆動用基準信号の1周期で除算した値未満の数で補正することにより、カウンタの基準値またはカウントの急激な補正を避けることができるため、より違和感のない画像を表示させることができる。
【0040】
また、請求項7記載のテレビジョン受信機によれば、高解像度のテレビジョン受信機を構成することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態に係る液晶テレビの主要構成を示すブロック図である。
【図2】同期信号生成回路の内部ブロック図である。
【図3】(a)は水平同期信号HSYNCの信号波形図であり、(b)は内部水平同期信号CPHの信号波形図であり、(c)はシステムクロックCLの信号波形図である。
【図4】水平同期信号HSYNCの立ち下がりエッジの方が内部水平同期信号CPHの立ち下がりエッジよりも早い場合の信号波形図である。
【図5】内部水平同期信号CPHの立ち下がりエッジが水平同期信号HSYNCの立ち下がりエッジよりも早い場合の信号波形図である。
【図6】コンポジット信号CSYNCに水平同期信号HSYNCが含まれていない場合の信号波形図である。
【図7】水平同期信号HSYNCの1周期内にノイズNが数多く含まれている場合の信号波形図である。
【図8】内部水平同期信号CPHの生成処理を示すフローチャートである。
【図9】従来のテレビジョン受信機のブロック図である。
【符号の説明】
1 液晶テレビ
9 同期信号生成回路
32 発振回路
33 基準カウンタ
34 位相差検出回路
Claims (3)
- 所定周波数の基準信号を発振する水晶発振回路と、
テレビジョン受信機に映像を表示させるための内部水平同期信号を前記基準信号に基づいて出力する内部水平同期信号生成回路と、
装置外部から入力された外部水平同期信号と前記内部水平同期信号との位相差を検出して、検出した当該位相差に基づいて当該内部水平同期信号の位相を制御することにより、当該内部水平同期信号が当該外部水平同期信号と位相が同期するように前記内部水平同期信号生成回路を制御する位相差検出回路とを備え、
前記内部水平同期信号生成回路は、前記基準信号をカウントし当該カウント値が前記基準信号の1周期で1水平走査時間を除算した値とほぼ等しい基準値に達したときに前記内部水平同期信号を生成するカウンタを備え、
前記位相差検出回路は、
前記基準信号が入力され、
前記外部水平同期信号の本来の周期に対して所定の許容幅の範囲内で入力される信号の立下りエッジを前記外部水平同期信号の立下りエッジであると推定し、
前記外部水平同期信号の立下りエッジと前記内部水平同期信号との前記位相差に対応する期間内の前記基準信号をカウントすることにより当該位相差を検出し、
前記基準信号をカウントした値未満の数で前記カウンタの前記基準値を増減する
ことを特徴とするテレビジョン受信機用同期信号生成回路。 - 前記位相差検出回路は、前記検出した位相差に対応する時間を前記水平方向駆動用基準信号の1周期で除算した値未満の数で補正することを特徴とする請求項1に記載のテレビジョン受信機用同期信号生成回路。
- 請求項1または2に記載のテレビジョン受信機用同期信号生成回路を備えていることを特徴とするテレビジョン受信機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19000397A JP3814955B2 (ja) | 1997-07-15 | 1997-07-15 | テレビジョン受信機用同期信号生成回路およびテレビジョン受信機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19000397A JP3814955B2 (ja) | 1997-07-15 | 1997-07-15 | テレビジョン受信機用同期信号生成回路およびテレビジョン受信機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1141484A JPH1141484A (ja) | 1999-02-12 |
JP3814955B2 true JP3814955B2 (ja) | 2006-08-30 |
Family
ID=16250771
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19000397A Expired - Fee Related JP3814955B2 (ja) | 1997-07-15 | 1997-07-15 | テレビジョン受信機用同期信号生成回路およびテレビジョン受信機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3814955B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030002066A (ko) * | 2001-06-30 | 2003-01-08 | 삼성전자 주식회사 | 동기신호 안정화 장치 |
JP2006251122A (ja) * | 2005-03-09 | 2006-09-21 | Seiko Epson Corp | 液晶パネルの駆動装置および画像表示装置 |
-
1997
- 1997-07-15 JP JP19000397A patent/JP3814955B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1141484A (ja) | 1999-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100497725B1 (ko) | 디스플레이용 신호 처리 장치 및 그 방법 | |
US5917461A (en) | Video adapter and digital image display apparatus | |
US9147375B2 (en) | Display timing control circuit with adjustable clock divisor and method thereof | |
TWI463865B (zh) | 多切割之水平同步訊號之產生裝置及方法 | |
JP3814955B2 (ja) | テレビジョン受信機用同期信号生成回路およびテレビジョン受信機 | |
US8379149B2 (en) | Display apparatus and control method thereof | |
JP3474120B2 (ja) | スキャンコンバータ及びスキャンコンバート方法 | |
JP2001175231A (ja) | 同期周波数の変換回路 | |
JPH09270979A (ja) | 投写型表示装置 | |
JP2004144842A (ja) | マトリクス型ディスプレイ装置およびマトリクス型ディスプレイ装置におけるサンプリングクロック自動調整方法 | |
CN111277725B (zh) | 视讯自动侦测相位同步系统及方法 | |
US7432982B2 (en) | OSD insert circuit | |
KR100299591B1 (ko) | 영상 크기를 자동으로 조정할 수 있는 평판디스플레이 장치 및 그의 조정방법 | |
JPH08263032A (ja) | 画面位置自動調整装置 | |
JPH1141485A (ja) | 同期信号生成方法および同期信号生成回路ならびにテレビジョン受信機 | |
KR100598411B1 (ko) | 액정 디스플레이 장치의 수평동기신호 보상장치 | |
KR100654769B1 (ko) | 디스플레이장치 및 그 제어방법 | |
JP2002359753A (ja) | 映像表示装置および映像安定化方法 | |
US7446764B2 (en) | Display control device, display control method, and the like | |
JP2000056729A (ja) | 自動表示幅調整回路 | |
EP1926315A2 (en) | Display apparatus and control method thereof | |
KR100683141B1 (ko) | 티브이 입력 신호 자동 선택 액정 표시장치 | |
JPH08140019A (ja) | 画像表示装置 | |
JPH03236091A (ja) | ディスプレイ制御装置 | |
JP2000020009A (ja) | クロック調整回路及びそれを用いた画像表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050405 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050603 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051213 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060208 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060516 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060529 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110616 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110616 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120616 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130616 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130616 Year of fee payment: 7 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |