JPH1141484A - テレビジョン受信機用同期信号生成回路およびテレビジョン受信機 - Google Patents
テレビジョン受信機用同期信号生成回路およびテレビジョン受信機Info
- Publication number
- JPH1141484A JPH1141484A JP9190003A JP19000397A JPH1141484A JP H1141484 A JPH1141484 A JP H1141484A JP 9190003 A JP9190003 A JP 9190003A JP 19000397 A JP19000397 A JP 19000397A JP H1141484 A JPH1141484 A JP H1141484A
- Authority
- JP
- Japan
- Prior art keywords
- synchronizing signal
- circuit
- phase difference
- horizontal
- horizontal synchronizing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronizing For Television (AREA)
Abstract
(57)【要約】
【課題】 高解像度用の表示装置に映像を表示させるこ
とが可能なテレビジョン受信機用内部同期信号生成回路
を提供することを主目的とする。 【解決手段】 所定周波数の水平方向駆動用基準信号を
発振する水晶発振回路３２と、映像を表示させるための
内部水平同期信号を水平方向駆動用基準信号に基づいて
生成可能な内部水平同期信号生成回路３３と、装置外部
から入力された外部水平同期信号と内部水平同期信号と
の位相差を検出して内部水平同期信号が外部水平同期信
号に同期するように内部水平同期信号生成回路を制御す
る位相差検出回路３４とを備えている。
とが可能なテレビジョン受信機用内部同期信号生成回路
を提供することを主目的とする。 【解決手段】 所定周波数の水平方向駆動用基準信号を
発振する水晶発振回路３２と、映像を表示させるための
内部水平同期信号を水平方向駆動用基準信号に基づいて
生成可能な内部水平同期信号生成回路３３と、装置外部
から入力された外部水平同期信号と内部水平同期信号と
の位相差を検出して内部水平同期信号が外部水平同期信
号に同期するように内部水平同期信号生成回路を制御す
る位相差検出回路３４とを備えている。
Description
【０００１】
【発明の属する技術分野】本発明は、テレビジョン受信
機におけるＣＲＴや液晶表示器などの表示装置に映像を
表示させるための内部同期信号を生成するテレビジョン
受信機用同期信号生成回路、およびこれを備えたテレビ
ジョン受信機に関するものである。
機におけるＣＲＴや液晶表示器などの表示装置に映像を
表示させるための内部同期信号を生成するテレビジョン
受信機用同期信号生成回路、およびこれを備えたテレビ
ジョン受信機に関するものである。
【０００２】
【従来の技術】図９は、映像を表示するための内部水平
同期信号を生成する水平同期信号生成回路を有する液晶
テレビジョン受信機の一部の構成を示している。同図に
示すテレビジョン受信機５１は、チューナ２、テレビリ
ニア回路３、音声出力回路４、スピーカ５、クロマ回路
６、垂直同期信号分離回路８およびＰＬＬ回路５２を備
えている。
同期信号を生成する水平同期信号生成回路を有する液晶
テレビジョン受信機の一部の構成を示している。同図に
示すテレビジョン受信機５１は、チューナ２、テレビリ
ニア回路３、音声出力回路４、スピーカ５、クロマ回路
６、垂直同期信号分離回路８およびＰＬＬ回路５２を備
えている。
【０００３】このテレビジョン受信機５１では、チュー
ナ２が、アンテナ１６を介して受信した電波を、選択さ
れたチャンネルに対応する局部発振周波数とミキシング
して復調することにより中間周波信号に変換する。次い
で、テレビリニア回路３が、チューナ２からの中間周波
信号を増幅した後に映像検波することによって生成した
コンポジット信号ＣＳＹＮＣを垂直同期信号分離回路８
およびＰＬＬ回路５２に出力すると共に、映像検波出力
を音声出力回路４およびクロマ回路６に出力する。次い
で、音声出力回路４が、テレビリニア回路３から出力さ
れる映像検波出力から音声信号を取り出して増幅した
後、スピーカ５から出力する。一方、クロマ回路６は、
ＴＶリニア回路３から出力された映像検波出力から色差
信号を再生して図外のＡ／Ｄ変換回路に出力する。これ
により、色差信号は、ＰＬＬ回路５２によって生成され
る内部水平同期信号ＣＰＨに同期して、色信号である所
定ビット数のＲ，Ｇ，Ｂのデジタルデータに変換され、
変換されたディジタルデータは、例えば、ＬＣＤパネル
のＹ方向の駆動用ドライバに出力される。
ナ２が、アンテナ１６を介して受信した電波を、選択さ
れたチャンネルに対応する局部発振周波数とミキシング
して復調することにより中間周波信号に変換する。次い
で、テレビリニア回路３が、チューナ２からの中間周波
信号を増幅した後に映像検波することによって生成した
コンポジット信号ＣＳＹＮＣを垂直同期信号分離回路８
およびＰＬＬ回路５２に出力すると共に、映像検波出力
を音声出力回路４およびクロマ回路６に出力する。次い
で、音声出力回路４が、テレビリニア回路３から出力さ
れる映像検波出力から音声信号を取り出して増幅した
後、スピーカ５から出力する。一方、クロマ回路６は、
ＴＶリニア回路３から出力された映像検波出力から色差
信号を再生して図外のＡ／Ｄ変換回路に出力する。これ
により、色差信号は、ＰＬＬ回路５２によって生成され
る内部水平同期信号ＣＰＨに同期して、色信号である所
定ビット数のＲ，Ｇ，Ｂのデジタルデータに変換され、
変換されたディジタルデータは、例えば、ＬＣＤパネル
のＹ方向の駆動用ドライバに出力される。
【０００４】また、垂直同期信号分離回路８は、コンポ
ジット信号ＣＳＹＮＣに含まれている垂直同期信号ＶＳ
ＹＮＣを分離して装置内部に出力する。一方、ＰＬＬ回
路５２は、コンポジット信号ＣＳＹＮＣに含まれている
水平同期信号ＨＳＹＮＣに同期させて、所定周波数のシ
ステムクロックＣＬを生成してＬＣＤパネルのＸ方向の
駆動用ドライバに出力すると共に、生成したシステムク
ロックＣＬを分周することにより内部水平同期信号ＣＰ
Ｈを生成し、各回路に出力する。これにより、受信され
た映像信号は、内部水平同期信号ＣＰＨに同期し、かつ
液晶パネルの水平方向の各画素に対応させられて表示さ
れる。
ジット信号ＣＳＹＮＣに含まれている垂直同期信号ＶＳ
ＹＮＣを分離して装置内部に出力する。一方、ＰＬＬ回
路５２は、コンポジット信号ＣＳＹＮＣに含まれている
水平同期信号ＨＳＹＮＣに同期させて、所定周波数のシ
ステムクロックＣＬを生成してＬＣＤパネルのＸ方向の
駆動用ドライバに出力すると共に、生成したシステムク
ロックＣＬを分周することにより内部水平同期信号ＣＰ
Ｈを生成し、各回路に出力する。これにより、受信され
た映像信号は、内部水平同期信号ＣＰＨに同期し、かつ
液晶パネルの水平方向の各画素に対応させられて表示さ
れる。
【０００５】
【発明が解決しようとする課題】ところが、この従来の
テレビジョン受信機５１には、以下の問題点がある。
テレビジョン受信機５１には、以下の問題点がある。
【０００６】すなわち、ＰＬＬ回路５２によって生成さ
れるシステムクロックＣＬは、液晶パネルの水平方向の
各画素に映像信号を表示させるための同期信号として用
いられている。したがって、液晶パネルの水平方向の画
素数が数百程度の場合には、ＰＬＬ回路５２の発振周波
数は２０ＭＨｚ以下でもよい。一方、液晶パネルの水平
方向の画素数を例えば、２０００程度にして映像信号の
解像度を向上させようとした場合、ＰＬＬ回路５２の発
振周波数を３０ＭＨｚ程度に上げる必要がある。この場
合、ＰＬＬ回路５２によって安定して発振させることが
できる発振周波数は、一般的に、２０ＭＨｚ程度が限界
である。したがって、ＰＬＬ回路を使用した従来のテレ
ビジョン受信機５１には、２０ＭＨｚ以上の周波数で発
振させた場合には、同期ずれなどが生じるため、高解像
度の画像を表示することは困難であるという問題点があ
る。
れるシステムクロックＣＬは、液晶パネルの水平方向の
各画素に映像信号を表示させるための同期信号として用
いられている。したがって、液晶パネルの水平方向の画
素数が数百程度の場合には、ＰＬＬ回路５２の発振周波
数は２０ＭＨｚ以下でもよい。一方、液晶パネルの水平
方向の画素数を例えば、２０００程度にして映像信号の
解像度を向上させようとした場合、ＰＬＬ回路５２の発
振周波数を３０ＭＨｚ程度に上げる必要がある。この場
合、ＰＬＬ回路５２によって安定して発振させることが
できる発振周波数は、一般的に、２０ＭＨｚ程度が限界
である。したがって、ＰＬＬ回路を使用した従来のテレ
ビジョン受信機５１には、２０ＭＨｚ以上の周波数で発
振させた場合には、同期ずれなどが生じるため、高解像
度の画像を表示することは困難であるという問題点があ
る。
【０００７】一方、水晶発振回路は３０ＭＨｚ程度の周
波数を容易に発振させることができるため、単に水晶発
振回路をＰＬＬ回路５２に置換することも考えられる。
ところが、水晶発振回路は、水晶の固有発振周波数で発
振するため、周波数が極めて安定しているが、その発振
周波数の可変幅が極めて小さいという欠点がある。一
方、液晶パネルなどの表示装置に映像信号を表示させる
ためには、システムクロックＣＬに基づいて装置内部で
生成される内部水平同期信号ＣＰＨを、装置外部から入
力したコンポジット信号ＣＳＹＮＣ内に含まれている水
平同期信号ＨＳＹＮＣに同期させる必要がある。この場
合、水平同期信号ＨＳＹＮＣの周期は必ずしも一定では
なく、フェージングなどの種々の条件によって変動す
る。このため、ＰＬＬ回路５２を単に水晶発振回路に置
換したとしても、水平同期信号ＨＳＹＮＣに同期させて
発振する水晶発振器を設計することは極めて困難であ
る。
波数を容易に発振させることができるため、単に水晶発
振回路をＰＬＬ回路５２に置換することも考えられる。
ところが、水晶発振回路は、水晶の固有発振周波数で発
振するため、周波数が極めて安定しているが、その発振
周波数の可変幅が極めて小さいという欠点がある。一
方、液晶パネルなどの表示装置に映像信号を表示させる
ためには、システムクロックＣＬに基づいて装置内部で
生成される内部水平同期信号ＣＰＨを、装置外部から入
力したコンポジット信号ＣＳＹＮＣ内に含まれている水
平同期信号ＨＳＹＮＣに同期させる必要がある。この場
合、水平同期信号ＨＳＹＮＣの周期は必ずしも一定では
なく、フェージングなどの種々の条件によって変動す
る。このため、ＰＬＬ回路５２を単に水晶発振回路に置
換したとしても、水平同期信号ＨＳＹＮＣに同期させて
発振する水晶発振器を設計することは極めて困難であ
る。
【０００８】本発明は、かかる問題点を解決すべくなさ
れたものであり、高解像度用の表示装置に映像を表示さ
せることが可能なテレビジョン受信機用内部同期信号生
成回路、およびそのテレビジョン受信機用同期信号生成
回路を用いたテレビジョン受信機を提供することを主目
的とする。
れたものであり、高解像度用の表示装置に映像を表示さ
せることが可能なテレビジョン受信機用内部同期信号生
成回路、およびそのテレビジョン受信機用同期信号生成
回路を用いたテレビジョン受信機を提供することを主目
的とする。
【０００９】
【課題を解決するための手段】上記目的を達成すべく請
求項１記載のテレビジョン受信機用同期信号生成回路
は、所定周波数の水平方向駆動用水平方向駆動用基準信
号を発振する水晶発振回路と、映像を表示させるための
内部水平同期信号を水平方向駆動用基準信号に基づいて
生成可能な内部水平同期信号生成回路と、装置外部から
入力された外部水平同期信号と内部水平同期信号との位
相差を検出して内部水平同期信号が外部水平同期信号に
同期するように内部水平同期信号生成回路を制御する位
相差検出回路とを備えていることを特徴とする。
求項１記載のテレビジョン受信機用同期信号生成回路
は、所定周波数の水平方向駆動用水平方向駆動用基準信
号を発振する水晶発振回路と、映像を表示させるための
内部水平同期信号を水平方向駆動用基準信号に基づいて
生成可能な内部水平同期信号生成回路と、装置外部から
入力された外部水平同期信号と内部水平同期信号との位
相差を検出して内部水平同期信号が外部水平同期信号に
同期するように内部水平同期信号生成回路を制御する位
相差検出回路とを備えていることを特徴とする。
【００１０】このテレビジョン受信機用同期信号生成回
路では、まず、内部水平同期信号生成回路が、水晶発振
回路によって生成された水平方向駆動用基準信号に基づ
いて内部水平同期信号を生成する。次いで、位相差検出
回路が、外部水平同期信号と内部水位同期信号との位相
差を検出し、両水平同期信号が同期するように内部水平
同期信号生成回路を制御する。この結果、水晶発振回路
を、水晶の固有周波数で安定に発振させた状態に維持し
つつ、内部水平同期信号を外部水平同期信号に同期させ
ることができる。この場合、例えば、水平方向駆動用基
準信号に基づいて液晶パネルの各画素を駆動する場合に
おいて液晶パネルの水平方向の画素数を増加したときで
あっても、水晶発振回路が、例えば３０ＭＨｚ程度の周
波数を安定して発振可能のため、水平方向の同期ずれを
生じさせることがないため、画像の解像度を上げること
が可能となる。
路では、まず、内部水平同期信号生成回路が、水晶発振
回路によって生成された水平方向駆動用基準信号に基づ
いて内部水平同期信号を生成する。次いで、位相差検出
回路が、外部水平同期信号と内部水位同期信号との位相
差を検出し、両水平同期信号が同期するように内部水平
同期信号生成回路を制御する。この結果、水晶発振回路
を、水晶の固有周波数で安定に発振させた状態に維持し
つつ、内部水平同期信号を外部水平同期信号に同期させ
ることができる。この場合、例えば、水平方向駆動用基
準信号に基づいて液晶パネルの各画素を駆動する場合に
おいて液晶パネルの水平方向の画素数を増加したときで
あっても、水晶発振回路が、例えば３０ＭＨｚ程度の周
波数を安定して発振可能のため、水平方向の同期ずれを
生じさせることがないため、画像の解像度を上げること
が可能となる。
【００１１】請求項２記載のテレビジョン受信機用同期
信号生成回路は、請求項１記載のテレビジョン受信機用
同期信号生成回路において、内部水平同期信号生成回路
は、水平方向駆動用基準信号の数をカウントしカウント
値が水平方向駆動用基準信号の１周期で１水平走査時間
を除算した値とほぼ等しい基準値に達したときに内部水
平同期信号を生成するカウンタを備えて構成され、位相
差検出回路は、外部水平同期信号と内部水平同期信号と
の位相差に基づいて基準値を補正することを特徴とす
る。
信号生成回路は、請求項１記載のテレビジョン受信機用
同期信号生成回路において、内部水平同期信号生成回路
は、水平方向駆動用基準信号の数をカウントしカウント
値が水平方向駆動用基準信号の１周期で１水平走査時間
を除算した値とほぼ等しい基準値に達したときに内部水
平同期信号を生成するカウンタを備えて構成され、位相
差検出回路は、外部水平同期信号と内部水平同期信号と
の位相差に基づいて基準値を補正することを特徴とす
る。
【００１２】請求項３記載のテレビジョン受信機用同期
信号生成回路は、請求項１記載のテレビジョン受信機用
同期信号生成回路において、内部水平同期信号生成回路
は、水平方向駆動用基準信号の数をカウントしカウント
値が水平方向駆動用基準信号の１周期で１水平走査時間
を除算した値とほぼ等しい基準値に達したときに内部水
平同期信号を生成するカウンタを備えて構成され、位相
差検出回路は、外部水平同期信号と内部水平同期信号と
の位相差に基づいてカウンタのカウント値を補正するこ
とを特徴とする。
信号生成回路は、請求項１記載のテレビジョン受信機用
同期信号生成回路において、内部水平同期信号生成回路
は、水平方向駆動用基準信号の数をカウントしカウント
値が水平方向駆動用基準信号の１周期で１水平走査時間
を除算した値とほぼ等しい基準値に達したときに内部水
平同期信号を生成するカウンタを備えて構成され、位相
差検出回路は、外部水平同期信号と内部水平同期信号と
の位相差に基づいてカウンタのカウント値を補正するこ
とを特徴とする。
【００１３】請求項４記載のテレビジョン受信機用同期
信号生成回路は、請求項２記載のテレビジョン受信機用
同期信号生成回路において、位相差検出回路は、検出し
た位相差に基づいて、基準値を段階的に補正することを
特徴とする。
信号生成回路は、請求項２記載のテレビジョン受信機用
同期信号生成回路において、位相差検出回路は、検出し
た位相差に基づいて、基準値を段階的に補正することを
特徴とする。
【００１４】請求項５記載のテレビジョン受信機用同期
信号生成回路は、請求項３記載のテレビジョン受信機用
同期信号生成回路において、位相差検出回路は、検出し
た位相差に基づいて、カウンタのカウント値を段階的に
補正することを特徴とする。請求項６記載のテレビジョ
ン受信機用同期信号生成回路は、請求項２から５のいず
れかに記載のテレビジョン受信機用同期信号生成回路に
おいて、位相差検出回路は、検出した位相差に対応する
時間を水平方向駆動用基準信号の１周期で除算した値未
満の数で補正することを特徴とする。
信号生成回路は、請求項３記載のテレビジョン受信機用
同期信号生成回路において、位相差検出回路は、検出し
た位相差に基づいて、カウンタのカウント値を段階的に
補正することを特徴とする。請求項６記載のテレビジョ
ン受信機用同期信号生成回路は、請求項２から５のいず
れかに記載のテレビジョン受信機用同期信号生成回路に
おいて、位相差検出回路は、検出した位相差に対応する
時間を水平方向駆動用基準信号の１周期で除算した値未
満の数で補正することを特徴とする。
【００１５】請求項７記載のテレビジョン受信機は、請
求項１から６のいずれかに記載のテレビジョン受信機用
同期信号生成回路を備えていることを特徴とする。
求項１から６のいずれかに記載のテレビジョン受信機用
同期信号生成回路を備えていることを特徴とする。
【００１６】
【発明の実施の形態】以下、添付図面を参照して、本発
明に係るテレビジョン受信機用同期信号生成回路を液晶
テレビに適用した好適な実施の形態について説明する。
なお、従来のテレビジョン受信機５１と同一の構成要素
については同一の符号を付している。図１は、液晶テレ
ビ１の主要構成を示している。同図に示すように、液晶
テレビ１は、チューナ２、テレビリニア回路３、音声出
力回路４、スピーカ５、クロマ回路６、Ａ／Ｄ変換回路
７、垂直同期信号分離回路８、同期信号生成回路９、タ
イミング制御回路１１、垂直同期信号生成回路１２、Ｘ
ドライバ１３、Ｙドライバ１４およびＬＣＤパネル１５
を備えている。また、タイミング制御回路１１は、カウ
ンタ２１およびリセット回路２２を備えている。
明に係るテレビジョン受信機用同期信号生成回路を液晶
テレビに適用した好適な実施の形態について説明する。
なお、従来のテレビジョン受信機５１と同一の構成要素
については同一の符号を付している。図１は、液晶テレ
ビ１の主要構成を示している。同図に示すように、液晶
テレビ１は、チューナ２、テレビリニア回路３、音声出
力回路４、スピーカ５、クロマ回路６、Ａ／Ｄ変換回路
７、垂直同期信号分離回路８、同期信号生成回路９、タ
イミング制御回路１１、垂直同期信号生成回路１２、Ｘ
ドライバ１３、Ｙドライバ１４およびＬＣＤパネル１５
を備えている。また、タイミング制御回路１１は、カウ
ンタ２１およびリセット回路２２を備えている。
【００１７】次に、上記した各回路の動作を説明する。
【００１８】チューナ２は、アンテナ１６を介して受信
した電波を、選択されたチャンネルに対応する局部発振
周波数とミキシングして復調することにより中間周波信
号に変換する。テレビリニア回路３は、チューナ２から
の中間周波信号を増幅すると共に映像検波することによ
って生成したコンポジット信号ＣＳＹＮＣを垂直同期信
号分離回路８および同期信号生成回路９に出力する。ま
た、テレビリニア回路３は、映像検波出力を音声出力回
路４およびクロマ回路６に出力する。音声出力回路４
は、テレビリニア回路３から出力される映像検波出力か
ら音声信号を取り出して増幅した後、スピーカ５から出
力する。クロマ回路６は、ＴＶリニア回路３から出力さ
れた映像検波出力から色差信号を再生し、Ａ／Ｄ変換回
路７に出力する。Ａ／Ｄ変換回路７は、同期信号生成回
路９によって生成される内部水平同期信号ＣＰＨに同期
して、色信号である所定ビット数のＲ，Ｇ，Ｂのデジタ
ルデータを生成し、生成したディジタルデータをＬＣＤ
パネル１５の水平方向のドライバであるＸドライバ１３
に出力する。また、垂直同期信号分離回路８は、コンポ
ジット信号ＣＳＹＮＣに含まれている垂直同期信号ＶＳ
ＹＮＣを分離してタイミング制御回路１１に出力する。
した電波を、選択されたチャンネルに対応する局部発振
周波数とミキシングして復調することにより中間周波信
号に変換する。テレビリニア回路３は、チューナ２から
の中間周波信号を増幅すると共に映像検波することによ
って生成したコンポジット信号ＣＳＹＮＣを垂直同期信
号分離回路８および同期信号生成回路９に出力する。ま
た、テレビリニア回路３は、映像検波出力を音声出力回
路４およびクロマ回路６に出力する。音声出力回路４
は、テレビリニア回路３から出力される映像検波出力か
ら音声信号を取り出して増幅した後、スピーカ５から出
力する。クロマ回路６は、ＴＶリニア回路３から出力さ
れた映像検波出力から色差信号を再生し、Ａ／Ｄ変換回
路７に出力する。Ａ／Ｄ変換回路７は、同期信号生成回
路９によって生成される内部水平同期信号ＣＰＨに同期
して、色信号である所定ビット数のＲ，Ｇ，Ｂのデジタ
ルデータを生成し、生成したディジタルデータをＬＣＤ
パネル１５の水平方向のドライバであるＸドライバ１３
に出力する。また、垂直同期信号分離回路８は、コンポ
ジット信号ＣＳＹＮＣに含まれている垂直同期信号ＶＳ
ＹＮＣを分離してタイミング制御回路１１に出力する。
【００１９】同期信号生成回路９は、図２に示すよう
に、水晶３１，発振回路３２、基準カウンタ３３および
位相差検出回路３４を備えて構成されている。ここで、
水晶３１は、例えば、３１．５ＭＨｚの固有発振周波数
を有している。発振回路３２は、水晶３１の固有発振周
波数で発振することによってＸドライバ１３のサンプリ
ング周波数として用いられるシステムクロック（本発明
における水平方向駆動用基準信号に相当する）ＣＬを生
成すると共に、システムクロックＣＬをＸドライバ１３
および位相差検出回路３４に出力する。基準カウンタ３
３は、発振回路３２によって生成されたシステムクロッ
クＣＬの数をカウントし、カウント値がシステムクロッ
クＣＬの１周期で１水平走査時間（約６３．５６μＳ）
を除算した値とほぼ等しい値である基準値に達したとき
に、Ａ／Ｄ変換回路７、タイミング制御回路１１および
Ｘドライバ１３に、位相差検出回路３４を介して内部水
平同期信号ＣＰＨを出力する。つまり、基準カウンタ３
３は、１周期が水平方向の１走査時間に相当する約６
３．５６μＳの内部水平同期信号ＣＰＨを生成する。
に、水晶３１，発振回路３２、基準カウンタ３３および
位相差検出回路３４を備えて構成されている。ここで、
水晶３１は、例えば、３１．５ＭＨｚの固有発振周波数
を有している。発振回路３２は、水晶３１の固有発振周
波数で発振することによってＸドライバ１３のサンプリ
ング周波数として用いられるシステムクロック（本発明
における水平方向駆動用基準信号に相当する）ＣＬを生
成すると共に、システムクロックＣＬをＸドライバ１３
および位相差検出回路３４に出力する。基準カウンタ３
３は、発振回路３２によって生成されたシステムクロッ
クＣＬの数をカウントし、カウント値がシステムクロッ
クＣＬの１周期で１水平走査時間（約６３．５６μＳ）
を除算した値とほぼ等しい値である基準値に達したとき
に、Ａ／Ｄ変換回路７、タイミング制御回路１１および
Ｘドライバ１３に、位相差検出回路３４を介して内部水
平同期信号ＣＰＨを出力する。つまり、基準カウンタ３
３は、１周期が水平方向の１走査時間に相当する約６
３．５６μＳの内部水平同期信号ＣＰＨを生成する。
【００２０】位相差検出回路３４は、コンポジット信号
ＣＳＹＮＣに含まれる水平同期信号ＨＳＹＮＣと内部水
平同期信号ＣＰＨとの位相差を検出し、内部水平同期信
号ＣＰＨが水平同期信号ＨＳＹＮＣに同期するように基
準カウンタ３３の基準値またはカウント値を補正する。
なお、基準値またはカウント値のいずれを補正したとし
ても同様の効果を得ることができるため、以下、基準値
を補正する例について具体的に説明する。位相差検出回
路３４は、図３に示すように、水平同期信号ＨＳＹＮＣ
の立ち下がりエッジと内部水平同期信号ＣＰＨの立ち下
がりエッジとの入力タイミングを比較し、水平同期信号
ＨＳＹＮＣの立ち下がりエッジの方が早い場合には、水
平同期信号ＨＳＹＮＣの立ち下がりエッジと内部水平同
期信号ＣＰＨの立ち下がりエッジとの位相差を検出す
る。この場合、位相差検出回路３４は、水平同期信号Ｈ
ＳＹＮＣの立ち下がりエッジから内部水平同期信号ＣＰ
Ｈの立ち下がりエッジまでの間に入力されるシステムク
ロックＣＬの数をカウントすることにより、両者の位相
差をシステムクロックＣＬの数で検出する。次いで、位
相差検出回路３４は、検出したシステムクロックＣＬの
数に対応する補正用データＤａを基準カウンタ３３に出
力する。これにより、基準カウンタ３３は、補正用デー
タＤａに基づいて基準値を補正することにより、コンポ
ジット信号ＣＳＹＮＣ内の水平同期信号ＨＳＹＮＣに同
期した内部水平同期信号ＣＰＨを生成する。なお、位相
差検出回路３４は、内部水平同期信号ＣＰＨの立ち下が
りエッジの入力タイミングの方が、水平同期信号ＨＳＹ
ＮＣの入力タイミングよりも早い場合には、内部水平同
期信号ＣＰＨの立ち下がりエッジの入力時から水平同期
信号ＨＳＹＮＣの立ち下がりエッジの入力時までの間に
入力されるシステムクロックＣＬの数をカウントし、そ
のカウント値に対応する補正用データＤａを基準カウン
タ３３に出力することにより、基準カウンタ３３の基準
値を補正する。
ＣＳＹＮＣに含まれる水平同期信号ＨＳＹＮＣと内部水
平同期信号ＣＰＨとの位相差を検出し、内部水平同期信
号ＣＰＨが水平同期信号ＨＳＹＮＣに同期するように基
準カウンタ３３の基準値またはカウント値を補正する。
なお、基準値またはカウント値のいずれを補正したとし
ても同様の効果を得ることができるため、以下、基準値
を補正する例について具体的に説明する。位相差検出回
路３４は、図３に示すように、水平同期信号ＨＳＹＮＣ
の立ち下がりエッジと内部水平同期信号ＣＰＨの立ち下
がりエッジとの入力タイミングを比較し、水平同期信号
ＨＳＹＮＣの立ち下がりエッジの方が早い場合には、水
平同期信号ＨＳＹＮＣの立ち下がりエッジと内部水平同
期信号ＣＰＨの立ち下がりエッジとの位相差を検出す
る。この場合、位相差検出回路３４は、水平同期信号Ｈ
ＳＹＮＣの立ち下がりエッジから内部水平同期信号ＣＰ
Ｈの立ち下がりエッジまでの間に入力されるシステムク
ロックＣＬの数をカウントすることにより、両者の位相
差をシステムクロックＣＬの数で検出する。次いで、位
相差検出回路３４は、検出したシステムクロックＣＬの
数に対応する補正用データＤａを基準カウンタ３３に出
力する。これにより、基準カウンタ３３は、補正用デー
タＤａに基づいて基準値を補正することにより、コンポ
ジット信号ＣＳＹＮＣ内の水平同期信号ＨＳＹＮＣに同
期した内部水平同期信号ＣＰＨを生成する。なお、位相
差検出回路３４は、内部水平同期信号ＣＰＨの立ち下が
りエッジの入力タイミングの方が、水平同期信号ＨＳＹ
ＮＣの入力タイミングよりも早い場合には、内部水平同
期信号ＣＰＨの立ち下がりエッジの入力時から水平同期
信号ＨＳＹＮＣの立ち下がりエッジの入力時までの間に
入力されるシステムクロックＣＬの数をカウントし、そ
のカウント値に対応する補正用データＤａを基準カウン
タ３３に出力することにより、基準カウンタ３３の基準
値を補正する。
【００２１】タイミング制御回路１１のカウンタ２１
は、垂直同期信号分離回路８から出力された垂直同期信
号ＶＳＹＮＣの１周期における内部水平同期信号ＣＰＨ
の数をカウントし、カウント値を示すカウントデータＤ
Ｋをリセット回路２２および垂直同期信号生成回路１２
に出力する。この場合、カウンタ２１のカウント値の初
期値は、特に限定されないが、例えば値１に設定されて
いる。リセット回路２２は、カウンタ２１のカウント値
をリセットするための回路であって、カウントデータＤ
Ｋで示されるカウント値が、所定の基準数に達したとき
にリセット信号ＳＲをカウンタ２１に出力する。具体的
には、リセット回路２２は、例えば入力されているコン
ポジット信号ＣＳＹＮＣに基づいて走査される水平走査
線本数が２６２本（または２６３本）のときには、基準
数としての値２６３（または値２６４）に達したときに
リセット信号ＳＲを出力することにより、カウンタ２１
をリセットする。なお、カウンタ２１は、リセット信号
ＳＲによってリセットされた場合、例えば、カウント初
期値が上記した値１のときには、値２からカウントを再
開する。つまり、カウンタ２１は、１フィールド走査に
おける水平走査線本数（例えば２６３本）と基準数（例
えば値２６４）との差分（この例では値１となる）をカ
ウント初期値に加算した値（この例では値２となる）
を、リセット後のカウント開始値としてカウントを再開
する。
は、垂直同期信号分離回路８から出力された垂直同期信
号ＶＳＹＮＣの１周期における内部水平同期信号ＣＰＨ
の数をカウントし、カウント値を示すカウントデータＤ
Ｋをリセット回路２２および垂直同期信号生成回路１２
に出力する。この場合、カウンタ２１のカウント値の初
期値は、特に限定されないが、例えば値１に設定されて
いる。リセット回路２２は、カウンタ２１のカウント値
をリセットするための回路であって、カウントデータＤ
Ｋで示されるカウント値が、所定の基準数に達したとき
にリセット信号ＳＲをカウンタ２１に出力する。具体的
には、リセット回路２２は、例えば入力されているコン
ポジット信号ＣＳＹＮＣに基づいて走査される水平走査
線本数が２６２本（または２６３本）のときには、基準
数としての値２６３（または値２６４）に達したときに
リセット信号ＳＲを出力することにより、カウンタ２１
をリセットする。なお、カウンタ２１は、リセット信号
ＳＲによってリセットされた場合、例えば、カウント初
期値が上記した値１のときには、値２からカウントを再
開する。つまり、カウンタ２１は、１フィールド走査に
おける水平走査線本数（例えば２６３本）と基準数（例
えば値２６４）との差分（この例では値１となる）をカ
ウント初期値に加算した値（この例では値２となる）
を、リセット後のカウント開始値としてカウントを再開
する。
【００２２】垂直同期信号生成回路１２は、カウントデ
ータＤＫに基づいて、垂直クロックパルスＣＰＶを生成
してＹドライバ１４に出力すると共に、カウントデータ
ＤＫが値１０のときに垂直スタートパルスＳＴＶを生成
してＹドライバ１４に出力する。
ータＤＫに基づいて、垂直クロックパルスＣＰＶを生成
してＹドライバ１４に出力すると共に、カウントデータ
ＤＫが値１０のときに垂直スタートパルスＳＴＶを生成
してＹドライバ１４に出力する。
【００２３】ＬＣＤパネル１５は、複数の液晶セルをマ
トリクス状に配列して構成されている。このＬＣＤパネ
ル１５では、Ｘドライバ１３が、内部水平同期信号ＣＰ
Ｈに同期して水平方向の入力映像信号を出力することに
より、液晶セルの素子を水平配列方向に駆動し、かつ、
Ｙドライバ１４が、垂直クロックパルスＣＰＶに同期し
て液晶セルを垂直方向に駆動することにより、所定の画
像が表示される。
トリクス状に配列して構成されている。このＬＣＤパネ
ル１５では、Ｘドライバ１３が、内部水平同期信号ＣＰ
Ｈに同期して水平方向の入力映像信号を出力することに
より、液晶セルの素子を水平配列方向に駆動し、かつ、
Ｙドライバ１４が、垂直クロックパルスＣＰＶに同期し
て液晶セルを垂直方向に駆動することにより、所定の画
像が表示される。
【００２４】次に、液晶テレビ１における内部水平同期
信号ＣＰＨの生成処理について、図４〜７の信号波形図
および図８のフローチャートを参照して説明する。
信号ＣＰＨの生成処理について、図４〜７の信号波形図
および図８のフローチャートを参照して説明する。
【００２５】位相差検出回路３４は、テレビリニア回路
３からコンポジット信号ＣＳＹＮＣが出力されると、図
８に示すように、コンポジット信号ＣＳＹＮＣ内の水平
同期信号ＨＳＹＮＣの立ち下がりと内部水平同期信号Ｃ
ＰＨの立ち下がりとを比較する（ステップ４１）。水平
同期信号ＨＳＹＮＣの立ち下がりの方が早い場合には、
カウントを開始し（ステップ４２）、図４に示すよう
に、水平同期信号ＨＳＹＮＣの立ち下がりエッジから内
部水平同期信号ＣＰＨの立ち下がりエッジまでの間に入
力されるシステムクロックＣＬの数Ａをカウントする。
次に、位相差検出回路３４は、カウント値Ａを負のカウ
ント値にする（ステップ４３）。一方、上記ステップ４
１において内部水平同期信号ＣＰＨの立ち下がりの方が
早い場合には、位相差検出回路３４は、カウントを開始
し（ステップ４４）、図５に示すように、内部水平同期
信号ＣＰＨの立ち下がりエッジから水平同期信号ＨＳＹ
ＮＣの立ち下がりエッジまでの間に入力されるシステム
クロックＣＬの数Ｂをカウントする。次に、位相差検出
回路３４は、カウント値Ｂを正のカウント値にする（ス
テップ４５）。また、上記ステップ４１において、両信
号の立ち下がりがほぼ同時の場合には、位相差検出回路
３４は、基準カウンタ３３から出力された内部水平同期
信号ＣＰＨをそのまま出力し、次に入力される水平同期
信号ＨＳＹＮＣと内部水平同期信号ＣＰＨの立ち下がり
を比較する。次いで、位相差検出回路３４は、上記した
ステップ４３，４５において求めたカウント値を基準カ
ウンタ３３に出力することによって、基準カウンタ３３
の基準値を増減する（ステップ４６）。
３からコンポジット信号ＣＳＹＮＣが出力されると、図
８に示すように、コンポジット信号ＣＳＹＮＣ内の水平
同期信号ＨＳＹＮＣの立ち下がりと内部水平同期信号Ｃ
ＰＨの立ち下がりとを比較する（ステップ４１）。水平
同期信号ＨＳＹＮＣの立ち下がりの方が早い場合には、
カウントを開始し（ステップ４２）、図４に示すよう
に、水平同期信号ＨＳＹＮＣの立ち下がりエッジから内
部水平同期信号ＣＰＨの立ち下がりエッジまでの間に入
力されるシステムクロックＣＬの数Ａをカウントする。
次に、位相差検出回路３４は、カウント値Ａを負のカウ
ント値にする（ステップ４３）。一方、上記ステップ４
１において内部水平同期信号ＣＰＨの立ち下がりの方が
早い場合には、位相差検出回路３４は、カウントを開始
し（ステップ４４）、図５に示すように、内部水平同期
信号ＣＰＨの立ち下がりエッジから水平同期信号ＨＳＹ
ＮＣの立ち下がりエッジまでの間に入力されるシステム
クロックＣＬの数Ｂをカウントする。次に、位相差検出
回路３４は、カウント値Ｂを正のカウント値にする（ス
テップ４５）。また、上記ステップ４１において、両信
号の立ち下がりがほぼ同時の場合には、位相差検出回路
３４は、基準カウンタ３３から出力された内部水平同期
信号ＣＰＨをそのまま出力し、次に入力される水平同期
信号ＨＳＹＮＣと内部水平同期信号ＣＰＨの立ち下がり
を比較する。次いで、位相差検出回路３４は、上記した
ステップ４３，４５において求めたカウント値を基準カ
ウンタ３３に出力することによって、基準カウンタ３３
の基準値を増減する（ステップ４６）。
【００２６】一方、図６に示すように、コンポジット信
号ＣＳＹＮＣ内に水平同期信号ＨＳＹＮＣが含まれてい
ない場合には、位相差検出回路３４は、基準カウンタ３
３から出力される内部水平同期信号ＣＰＨをそのまま出
力する。
号ＣＳＹＮＣ内に水平同期信号ＨＳＹＮＣが含まれてい
ない場合には、位相差検出回路３４は、基準カウンタ３
３から出力される内部水平同期信号ＣＰＨをそのまま出
力する。
【００２７】また、図７に示すように、水平同期信号Ｈ
ＳＹＮＣの１周期内にノイズＮが複数含まれている場合
には、位相差検出回路３４は、本来の周期に対して所定
の許容幅（例えば、±９９％）の範囲内で入力される信
号の立ち下がりエッジを水平同期信号ＨＳＹＮＣの立ち
下がりエッジであると推定して、その信号の立ち下がり
エッジと内部水平同期信号ＣＰＨの位相差を検出する。
この場合、水平同期信号ＨＳＹＮＣであると推定した信
号の立ち下がりエッジが、実際にはノイズであることも
ある。したがって、位相差検出回路３４は、基準カウン
タ３３の基準値を段階的に補正してもよい。具体的に
は、位相差検出回路３４は、例えば、以下に示すよう
に、両信号の位相差に相当するカウント値未満の数で基
準カウンタ３３の基準値を増減する。
ＳＹＮＣの１周期内にノイズＮが複数含まれている場合
には、位相差検出回路３４は、本来の周期に対して所定
の許容幅（例えば、±９９％）の範囲内で入力される信
号の立ち下がりエッジを水平同期信号ＨＳＹＮＣの立ち
下がりエッジであると推定して、その信号の立ち下がり
エッジと内部水平同期信号ＣＰＨの位相差を検出する。
この場合、水平同期信号ＨＳＹＮＣであると推定した信
号の立ち下がりエッジが、実際にはノイズであることも
ある。したがって、位相差検出回路３４は、基準カウン
タ３３の基準値を段階的に補正してもよい。具体的に
は、位相差検出回路３４は、例えば、以下に示すよう
に、両信号の位相差に相当するカウント値未満の数で基
準カウンタ３３の基準値を増減する。
【００２８】カウント値が−６よりも小さい場合・・・
・・・・基準値を５減少させる。
・・・・基準値を５減少させる。
【００２９】カウント値が−６以上で−３よりも小さい
場合・・基準値を２減少させる。
場合・・基準値を２減少させる。
【００３０】カウント値が−３以上で＋３以下の場合・
・・・・カウント値で補正する。
・・・・カウント値で補正する。
【００３１】カウント値が＋３を超え＋６よりも小さい
場合・・基準値を２増加させる。
場合・・基準値を２増加させる。
【００３２】カウント値が＋６以上の場合・・・・・・
・・・・基準値を５増加させる。
・・・・基準値を５増加させる。
【００３３】これ以降、基準カウンタ３３は、補正後の
基準値に達した時に内部水平同期信号ＣＰＨを出力す
る。この結果、同期信号生成回路９は、弱電界などの起
因して水平同期信号ＨＳＹＮＣがコンポジット信号ＣＳ
ＹＮＣに含まれていない場合には、内部水平同期信号Ｃ
ＰＨを自ら生成することにより、Ｘドライバ１３および
Ｙドライバ１４によるＬＣＤパネル１５の駆動の際の同
期ずれを防止することができる。また、発振回路３２の
発振周波数が環境条件の変化に応じて変動した場合であ
っても、基準カウンタ３３の基準数またはカウント値を
補正することによって、水平同期信号ＨＳＹＮＣの位相
を水平同期信号ＨＳＹＮＣの位相に同期させることがで
きる。これにより、ＬＣＤパネル１５の水平方向の画素
数を２０００画素程度に増加した場合であっても、シス
テムクロックＣＬによってＬＣＤパネル１５に表示すべ
き水平方向の映像信号を確実にサンプリングすることが
できるため、同期ずれを起こすことなく高解像度の画像
を表示させることができる。また、弱電界下などにおい
てコンポジット信号ＣＳＹＮＣ内に多くのノイズが含ま
れているような場合においては、基準カウンタ３３の基
準値またはカウント値を段階的に補正することにより、
位相差検出回路３４に入力された信号の立ち下がりエッ
ジに同期させて基準カウンタ３３の基準値やカウント値
を直ちに補正する場合と比較して、内部水平同期信号Ｃ
ＰＨを水平同期信号ＨＳＹＮＣに徐々に同期させること
が可能となる。この結果、映像の水平方向の位置ずれを
徐々に補正することが可能となるため、視覚の残像効果
を利用した違和感のない画像を表示させることができ
る。
基準値に達した時に内部水平同期信号ＣＰＨを出力す
る。この結果、同期信号生成回路９は、弱電界などの起
因して水平同期信号ＨＳＹＮＣがコンポジット信号ＣＳ
ＹＮＣに含まれていない場合には、内部水平同期信号Ｃ
ＰＨを自ら生成することにより、Ｘドライバ１３および
Ｙドライバ１４によるＬＣＤパネル１５の駆動の際の同
期ずれを防止することができる。また、発振回路３２の
発振周波数が環境条件の変化に応じて変動した場合であ
っても、基準カウンタ３３の基準数またはカウント値を
補正することによって、水平同期信号ＨＳＹＮＣの位相
を水平同期信号ＨＳＹＮＣの位相に同期させることがで
きる。これにより、ＬＣＤパネル１５の水平方向の画素
数を２０００画素程度に増加した場合であっても、シス
テムクロックＣＬによってＬＣＤパネル１５に表示すべ
き水平方向の映像信号を確実にサンプリングすることが
できるため、同期ずれを起こすことなく高解像度の画像
を表示させることができる。また、弱電界下などにおい
てコンポジット信号ＣＳＹＮＣ内に多くのノイズが含ま
れているような場合においては、基準カウンタ３３の基
準値またはカウント値を段階的に補正することにより、
位相差検出回路３４に入力された信号の立ち下がりエッ
ジに同期させて基準カウンタ３３の基準値やカウント値
を直ちに補正する場合と比較して、内部水平同期信号Ｃ
ＰＨを水平同期信号ＨＳＹＮＣに徐々に同期させること
が可能となる。この結果、映像の水平方向の位置ずれを
徐々に補正することが可能となるため、視覚の残像効果
を利用した違和感のない画像を表示させることができ
る。
【００３４】なお、本発明は上記した実施形態に限定さ
れない。例えば、本実施形態では、液晶テレビ１を例に
挙げて説明したが、本発明は、ＣＲＴやプラズマディス
プレイなどを用いたテレビジョン受信機に適用できるの
は勿論である。
れない。例えば、本実施形態では、液晶テレビ１を例に
挙げて説明したが、本発明は、ＣＲＴやプラズマディス
プレイなどを用いたテレビジョン受信機に適用できるの
は勿論である。
【００３５】また、本実施形態では、基準カウンタ３３
の基準値を補正する例について説明したが、上記したよ
うに、基準カウンタ３３のカウント値を補正することも
可能である。具体的には、水平同期信号ＨＳＹＮＣの立
ち下がりエッジと内部水平同期信号ＣＰＨの立ち下がり
エッジの位相差に応じたカウント値で、基準カウンタ３
３によってカウント中のカウント値を増減することによ
り補正可能である。さらに、本実施形態では、水平同期
信号ＨＳＹＮＣと内部水平同期信号ＣＰＨの立ち下がり
エッジで、その位相差を比較しているが、これに限定さ
れず、水平同期信号ＨＳＹＮＣの極性が逆極性の場合に
は、水平同期信号ＨＳＹＮＣの立ち上がりエッジと内部
水平同期信号ＣＰＨの立ち上がりエッジとの位相差を検
出することにより、水平同期信号ＨＳＹＮＣと内部水平
同期信号ＣＰＨとを同期させることもできる。
の基準値を補正する例について説明したが、上記したよ
うに、基準カウンタ３３のカウント値を補正することも
可能である。具体的には、水平同期信号ＨＳＹＮＣの立
ち下がりエッジと内部水平同期信号ＣＰＨの立ち下がり
エッジの位相差に応じたカウント値で、基準カウンタ３
３によってカウント中のカウント値を増減することによ
り補正可能である。さらに、本実施形態では、水平同期
信号ＨＳＹＮＣと内部水平同期信号ＣＰＨの立ち下がり
エッジで、その位相差を比較しているが、これに限定さ
れず、水平同期信号ＨＳＹＮＣの極性が逆極性の場合に
は、水平同期信号ＨＳＹＮＣの立ち上がりエッジと内部
水平同期信号ＣＰＨの立ち上がりエッジとの位相差を検
出することにより、水平同期信号ＨＳＹＮＣと内部水平
同期信号ＣＰＨとを同期させることもできる。
【００３６】
【発明の効果】以上のように、請求項１記載のテレビジ
ョン受信機用同期信号生成回路によれば、位相差検出回
路が、外部水平同期信号と内部水位同期信号との位相差
を検出し、両水平同期信号が同期するように内部水平同
期信号生成回路を制御することにより、水晶発振回路を
水晶の固有周波数で安定に発振させた状態に維持しつ
つ、内部水平同期信号を外部水平同期信号に同期させる
ことができるため、ＣＲＴや液晶表示器などの表示装置
の水平方向の画素数を増加したとしても、水平方向の同
期ずれを生じさせることなく、画像の解像度を上げるこ
とができる。
ョン受信機用同期信号生成回路によれば、位相差検出回
路が、外部水平同期信号と内部水位同期信号との位相差
を検出し、両水平同期信号が同期するように内部水平同
期信号生成回路を制御することにより、水晶発振回路を
水晶の固有周波数で安定に発振させた状態に維持しつ
つ、内部水平同期信号を外部水平同期信号に同期させる
ことができるため、ＣＲＴや液晶表示器などの表示装置
の水平方向の画素数を増加したとしても、水平方向の同
期ずれを生じさせることなく、画像の解像度を上げるこ
とができる。
【００３７】また、請求項２または３記載のテレビジョ
ン受信機用同期信号生成回路によれば、カウンタが、水
平方向駆動用基準信号の数をカウントしカウント値が水
平方向駆動用基準信号の１周期で１水平走査時間を除算
した値とほぼ等しい基準値に達したときに内部水平同期
信号を生成し、位相差検出回路が、外部水平同期信号と
内部水平同期信号との位相差に基づいてカウンタの基準
値またはカウント値を補正することにより、簡易な構成
でディジタルＰＬＬを実質的に構成することができる。
ン受信機用同期信号生成回路によれば、カウンタが、水
平方向駆動用基準信号の数をカウントしカウント値が水
平方向駆動用基準信号の１周期で１水平走査時間を除算
した値とほぼ等しい基準値に達したときに内部水平同期
信号を生成し、位相差検出回路が、外部水平同期信号と
内部水平同期信号との位相差に基づいてカウンタの基準
値またはカウント値を補正することにより、簡易な構成
でディジタルＰＬＬを実質的に構成することができる。
【００３８】さらに、請求項４または５記載のテレビジ
ョン受信機用同期信号生成回路によれば、位相差検出回
路が、検出した位相差に基づいて、基準値またはカウン
ト値を段階的に補正することにより、映像の水平方向の
位置ずれを徐々に補正することが可能となるため、視覚
の残像効果を利用した違和感のない画像を表示させるこ
とができる。
ョン受信機用同期信号生成回路によれば、位相差検出回
路が、検出した位相差に基づいて、基準値またはカウン
ト値を段階的に補正することにより、映像の水平方向の
位置ずれを徐々に補正することが可能となるため、視覚
の残像効果を利用した違和感のない画像を表示させるこ
とができる。
【００３９】さらに、請求項６記載のテレビジョン受信
機用同期信号生成回路によれば、位相差検出回路が、検
出した位相差に対応する時間を水平方向駆動用基準信号
の１周期で除算した値未満の数で補正することにより、
カウンタの基準値またはカウントの急激な補正を避ける
ことができるため、より違和感のない画像を表示させる
ことができる。
機用同期信号生成回路によれば、位相差検出回路が、検
出した位相差に対応する時間を水平方向駆動用基準信号
の１周期で除算した値未満の数で補正することにより、
カウンタの基準値またはカウントの急激な補正を避ける
ことができるため、より違和感のない画像を表示させる
ことができる。
【００４０】また、請求項７記載のテレビジョン受信機
によれば、高解像度のテレビジョン受信機を構成するこ
とができる。
によれば、高解像度のテレビジョン受信機を構成するこ
とができる。
【図１】本発明の実施の形態に係る液晶テレビの主要構
成を示すブロック図である。
成を示すブロック図である。
【図２】同期信号生成回路の内部ブロック図である。
【図３】（ａ）は水平同期信号ＨＳＹＮＣの信号波形図
であり、（ｂ）は内部水平同期信号ＣＰＨの信号波形図
であり、（ｃ）はシステムクロックＣＬの信号波形図で
ある。
であり、（ｂ）は内部水平同期信号ＣＰＨの信号波形図
であり、（ｃ）はシステムクロックＣＬの信号波形図で
ある。
【図４】水平同期信号ＨＳＹＮＣの立ち下がりエッジの
方が内部水平同期信号ＣＰＨの立ち下がりエッジよりも
早い場合の信号波形図である。
方が内部水平同期信号ＣＰＨの立ち下がりエッジよりも
早い場合の信号波形図である。
【図５】内部水平同期信号ＣＰＨの立ち下がりエッジが
水平同期信号ＨＳＹＮＣの立ち下がりエッジよりも早い
場合の信号波形図である。
水平同期信号ＨＳＹＮＣの立ち下がりエッジよりも早い
場合の信号波形図である。
【図６】コンポジット信号ＣＳＹＮＣに水平同期信号Ｈ
ＳＹＮＣが含まれていない場合の信号波形図である。
ＳＹＮＣが含まれていない場合の信号波形図である。
【図７】水平同期信号ＨＳＹＮＣの１周期内にノイズＮ
が数多く含まれている場合の信号波形図である。
が数多く含まれている場合の信号波形図である。
【図８】内部水平同期信号ＣＰＨの生成処理を示すフロ
ーチャートである。
ーチャートである。
【図９】従来のテレビジョン受信機のブロック図であ
る。
る。
１ 液晶テレビ ９ 同期信号生成回路 ３２ 発振回路 ３３ 基準カウンタ ３４ 位相差検出回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０４Ｎ 5/44 Ｈ０４Ｎ 5/44 5/66 １０２ 5/66 １０２Ｚ
Claims (7)
- 【請求項１】 所定周波数の水平方向駆動用基準信号を
発振する水晶発振回路と、映像を表示させるための内部
水平同期信号を前記水平方向駆動用基準信号に基づいて
生成可能な内部水平同期信号生成回路と、装置外部から
入力された外部水平同期信号と前記内部水平同期信号と
の位相差を検出して当該内部水平同期信号が当該外部水
平同期信号に同期するように前記内部水平同期信号生成
回路を制御する位相差検出回路とを備えていることを特
徴とするテレビジョン受信機用同期信号生成回路。 - 【請求項２】 前記内部水平同期信号生成回路は、前記
水平方向駆動用基準信号の数をカウントし当該カウント
値が前記水平方向駆動用基準信号の１周期で１水平走査
時間を除算した値とほぼ等しい基準値に達したときに前
記内部水平同期信号を生成するカウンタを備えて構成さ
れ、 前記位相差検出回路は、前記外部水平同期信号と前記内
部水平同期信号との前記位相差に基づいて前記基準値を
補正することを特徴とする請求項１記載のテレビジョン
受信機用同期信号生成回路。 - 【請求項３】 前記内部水平同期信号生成回路は、前記
水平方向駆動用基準信号の数をカウントし当該カウント
値が前記水平方向駆動用基準信号の１周期で１水平走査
時間を除算した値とほぼ等しい基準値に達したときに前
記内部水平同期信号を生成するカウンタを備えて構成さ
れ、 前記位相差検出回路は、前記外部水平同期信号と前記内
部水平同期信号との前記位相差に基づいて前記カウンタ
のカウント値を補正することを特徴とする請求項１記載
のテレビジョン受信機用同期信号生成回路。 - 【請求項４】 前記位相差検出回路は、前記検出した位
相差に基づいて、前記基準値を段階的に補正することを
特徴とする請求項２記載のテレビジョン受信機用同期信
号生成回路。 - 【請求項５】 前記位相差検出回路は、前記検出した位
相差に基づいて、前記カウンタのカウント値を段階的に
補正することを特徴とする請求項３記載のテレビジョン
受信機用同期信号生成回路。 - 【請求項６】 前記位相差検出回路は、前記検出した位
相差に対応する時間を前記水平方向駆動用基準信号の１
周期で除算した値未満の数で補正することを特徴とする
請求項２から５のいずれかに記載のテレビジョン受信機
用同期信号生成回路。 - 【請求項７】 請求項１から６のいずれかに記載のテレ
ビジョン受信機用同期信号生成回路を備えていることを
特徴とするテレビジョン受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19000397A JP3814955B2 (ja) | 1997-07-15 | 1997-07-15 | テレビジョン受信機用同期信号生成回路およびテレビジョン受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19000397A JP3814955B2 (ja) | 1997-07-15 | 1997-07-15 | テレビジョン受信機用同期信号生成回路およびテレビジョン受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1141484A true JPH1141484A (ja) | 1999-02-12 |
| JP3814955B2 JP3814955B2 (ja) | 2006-08-30 |
Family
ID=16250771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19000397A Expired - Fee Related JP3814955B2 (ja) | 1997-07-15 | 1997-07-15 | テレビジョン受信機用同期信号生成回路およびテレビジョン受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3814955B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030002066A (ko) * | 2001-06-30 | 2003-01-08 | 삼성전자 주식회사 | 동기신호 안정화 장치 |
| JP2006251122A (ja) * | 2005-03-09 | 2006-09-21 | Seiko Epson Corp | 液晶パネルの駆動装置および画像表示装置 |
-
1997
- 1997-07-15 JP JP19000397A patent/JP3814955B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030002066A (ko) * | 2001-06-30 | 2003-01-08 | 삼성전자 주식회사 | 동기신호 안정화 장치 |
| JP2006251122A (ja) * | 2005-03-09 | 2006-09-21 | Seiko Epson Corp | 液晶パネルの駆動装置および画像表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3814955B2 (ja) | 2006-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006235129A (ja) | 映像信号処理装置 | |
| US6037994A (en) | Sync signal processing device for combined video appliance | |
| JP3814955B2 (ja) | テレビジョン受信機用同期信号生成回路およびテレビジョン受信機 | |
| KR100825195B1 (ko) | 수평 수직 동기 신호 생성 회로 | |
| US8379149B2 (en) | Display apparatus and control method thereof | |
| JP3474120B2 (ja) | スキャンコンバータ及びスキャンコンバート方法 | |
| JPH09270979A (ja) | 投写型表示装置 | |
| JP2004144842A (ja) | マトリクス型ディスプレイ装置およびマトリクス型ディスプレイ装置におけるサンプリングクロック自動調整方法 | |
| US7432982B2 (en) | OSD insert circuit | |
| CN111277725B (zh) | 视讯自动侦测相位同步系统及方法 | |
| JPH1141485A (ja) | 同期信号生成方法および同期信号生成回路ならびにテレビジョン受信機 | |
| JP2794693B2 (ja) | 水平偏向回路 | |
| JPH08263032A (ja) | 画面位置自動調整装置 | |
| KR100654769B1 (ko) | 디스플레이장치 및 그 제어방법 | |
| KR100598411B1 (ko) | 액정 디스플레이 장치의 수평동기신호 보상장치 | |
| JP3203682B2 (ja) | 垂直同期処理回路 | |
| KR100683141B1 (ko) | 티브이 입력 신호 자동 선택 액정 표시장치 | |
| JP2644045B2 (ja) | ハイビジョン受信機の時間圧縮装置 | |
| JP3518215B2 (ja) | 映像表示装置 | |
| JP2000056729A (ja) | 自動表示幅調整回路 | |
| US7446764B2 (en) | Display control device, display control method, and the like | |
| JP4646637B2 (ja) | ゲンロック装置 | |
| JP2002359753A (ja) | 映像表示装置および映像安定化方法 | |
| JPH08140019A (ja) | 画像表示装置 | |
| JP2000020009A (ja) | クロック調整回路及びそれを用いた画像表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050318 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050405 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050603 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051213 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060208 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060516 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060529 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110616 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110616 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120616 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130616 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130616 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |