JP3474120B2 - スキャンコンバータ及びスキャンコンバート方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、任意の入力側画
像表示方式の画像データが入力されて所定の出力側画像
表示方式の表示装置に出力する際に使用されるスキャン
コンバータ及びスキャンコンバート方法に関する。

【０００２】

【従来の技術】一般的なコンピューティングシステムの
ディスプレー機器においては、用途や設置スペースの問
題から、様々なサイズ及び様々な解像度のものが要求さ
れる。例えば、大きな画像でマルチメディアソフトを楽
しみたいような場合には６４０×４８０ドットの解像度
を使用する一方、仕事のためにできるだけたくさんの情
報を１画面で見通しよく表示したい場合や、肉眼での視
認による疲れを軽減するためには、できるだけ高い解像
度で表示を行うことが望ましい。また、近年のコンピュ
ーティングシステムにおけるマルチメディア技術の発展
や、デジタルテレビジョン放送サービスの開始に関連し
て、近い将来には家庭等でのコンピューティングシステ
ムとテレビジョン放送との棲み分けがなくなる事態も予
想されており、異なった複数種類の同期周波数の画像信
号を相互に変換して、コンピューティングシステムとテ
レビジョン放送受像機との間など、異なる同期周波数の
画像表示の整合を図ることが益々重要になりつつある。

【０００３】このように、異なった複数種類の同期周波
数の画像信号を相互に変換する際のインターフェースと
しては、通常はスキャンコンバータが使用される。

【０００４】一般に、スキャンコンバータは、図６の如
く、入力元の機器から入力された画像データＳｉｎに応
じて、水平同期周波数を変換した後に液晶表示ディスプ
レーまたはプラズマディスプレーといったフラットパネ
ルディスプレー等の表示装置１に出力画像データＳｏｕ
ｔを出力するようになっている。この際、例えば入力元
の信号の表示方式としては、図７の如く、ＸＧＡ、ＳＶ
ＧＡ、ＶＧＡ及びＶＴＸＴなど様々なものがあり、これ
らの方式における水平同期周波数（Ｈ）及び垂直同期周
波数（Ｖ）は、これらの方式が開発された時点の技術水
準等の要因によって図７のようにまちまちに設定されて
いる。したがって、この様々な周波数の信号をディプレ
イ装置に同期させるべく調整するのがスキャンコンバー
タの主な機能である。

【０００５】このスキャンコンバータにおいては、図６
の如く、ＲＧＢ（赤、緑、青）信号、ＹＵＶ（輝度成
分、Ｒ−Ｙ色差成分、Ｂ−Ｙ色差成分）信号、またはＹ
ＣｒＣｂ（ガンマ変換された輝度／色差分離表色系）信
号といった所定の画像データが入力元の機器から入力さ
れると、必要に応じて第１の画素処理部１１で画素の間
引き処理を行い、メモリコントローラ１２を通じて１画
面（フレーム）分の画像データをフレームメモリ１３に
蓄える。そして、再びメモリコントローラ１２で画像デ
ータを読み出した後、必要に応じて第２の画素処理部１
４で画素の水増しを行い、ＹＵＶ信号またはＹＣｒＣｂ
信号として色形式変換部１５に入力してＲＧＢ信号に変
換する。そして、輝度及びコントラストを輝度・コント
ラスト調整部１６で調整した後、表示装置毎に異なる色
の調整変化の直線性をガンマ補正部１７により補正し、
表示色が少ない場合に色の近似補正をディザリング部１
８で行う。そして、所定のディスプレー調整表示をオン
スクリーンディスプレー合成部１９で画像合成して制御
する。しかる後、出力調整部２０により、表示装置１の
表示デバイスのポート形式に対応して奇数番目の画素に
対応する奇数ポートと偶数番目の画素に対応する偶数ポ
ートのそれぞれに、２４ビットのＲＧＢ信号を交互に出
力する。これらの画像処理動作は、全てＣＰＵ２１が所
定のソフトウェアプログラム（ドライバデバイス）に従
って実行される。

【０００６】ここで、スキャンコンバータには、少なく
とも２個のＰＬＬ回路２２，２３が組み込まれている。
一方のＰＬＬ回路（第１のＰＬＬ回路）２２は、第１の
画素処理部１１で画像データを読み込んだ後メモリコン
トローラ１２でフレームメモリ１３に画像データを書き
込むまでの同期をとることに使用される。また、他方の
ＰＬＬ回路（第２のＰＬＬ回路）２３は、フレームメモ
リ１３から画像データを読み出して表示装置１に出力す
るまでの動作同期をとることに使用される。即ち、メモ
リコントローラ１２によりフレームメモリ１３への画像
データの書き込み動作は、第１のＰＬＬ回路２２の発信
周波数に対応して、入力元の機器からの信号に同期して
行われる。一方、メモリコントローラ１２がフレームメ
モリ１３内の画像データを読み出す動作は、第２のＰＬ
Ｌ回路２３の発信周波数に対応して、出力先の表示装置
１の動作クロックに対応するように実行される。このよ
うに、ＣＰＵ２１での制御に基づいて別々の２個のＰＬ
Ｌ回路２２，２３が互いに異なる周波数の動作クロック
を発信し、これに基づいてフレームメモリ１３に対する
画像データの読み書きを別々のクロック周波数で実行す
ることで、入出力画像信号の水平同期周波数を容易に変
更できるようになっている。尚、図６中の符号ＲＧＢ２
４は、２４ビットのＲＧＢ信号を示している。

【０００７】

【発明が解決しようとする課題】図８は、従来のスキャ
ンコンバータにおける入力用垂直同期周波数（ｉｎｐｕ
ｔ）と出力用垂直同期周波数（ｏｕｔｐｕｔ）とが非同
期の状態を示す図である。２個のＰＬＬ回路２２，２３
を用いてメモリコントローラ１２及びフレームメモリ１
３への信号入出力を行う場合、これら両ＰＬＬ回路２
２，２３の同期がとれていないと（図８）、１フレーム
内の画像が乱れてしまうことになる。例えば、出力側の
第２のＰＬＬ回路２４の垂直同期周波数（出力側垂直同
期周波数信号Ｖｓｙｎｃ１の周波数）が入力側の第１の
ＰＬＬ回路２３の垂直同期周波数（入力側垂直同期周波
数信号Ｖｓｙｎｃ０の周波数）より高い場合、図９のよ
うに、フレームメモリ１３中の入力ポイント（Ｗｒｉｔ
ｅ Ｐｏｉｎｔ：ｉｎｐｕｔ）に対して出力ポイント
（Ｒｅａｄ Ｐｏｉｎｔ：ｏｕｔｐｕｔ）が追いつかな
くなり、画像の一部が不自然に写ってしまう。図１０は
このような場合の入力画像と出力画像の変化を示す図で
あって、図１０（ａ）〜（ｅ）は入力画像、同図（ｆ）
〜（ｉ）は出力画像の変化を示している。図６のように
フレームメモリ１３の容量が１フレーム分しかない場
合、各フレームについての画像データはそのうちの１ラ
インずつ入力されて１個のフレームメモリ１３内のデー
タを繰り返し更新することになる。この際に、画像デー
タを出力する出力側垂直同期周波数が入力側の第１のＰ
ＬＬ回路２３の垂直同期周波数より高い場合、出力にか
かるデータラインが入力に係るデータラインを追い越し
てしまい、図１０（ｇ）の出力画像のように、上部の画
像はその時点で最新の入力に係る画像データ（図１０
（ｃ））のものであるにもかかわらず、あるラインより
下側はそれより１フレーム分過去の画像データ（図１０
（ｂ））のものを読み出してしまう。また、図１０
（ｈ）の出力画像も同様に、上部の画像はその時点で最
新の入力に係る画像データ（図１０（ｄ））のものであ
るにもかかわらず、あるラインより下側はそれより１フ
レーム分過去の画像データ（図１０（ｃ））のものを読
み出してしまった状態を示している。このような場合
は、１フレーム中に不自然に不連続なラインが生じるこ
とになり、特に図１０（ａ）〜（ｅ）のように画像の変
化が激しい映像については、これが画像の乱れとして顕
著に視認者の目に映り、表示品質としては好ましい状態
ではない。

【０００８】このように出力画像の同期周波数が入力画
像の同期周波数より早い場合とは逆に、出力画像の同期
周波数が入力画像の同期周波数より遅い場合には、逆に
入力画像データが出力画像データを追い越すことになる
が、結果としてこのような場合も同様に画像の乱れが生
じる点で変わりがない。

【０００９】このように、両ＰＬＬ回路２２，２３同士
が非同期である場合は画像に乱れが生じるので、これら
の両ＰＬＬ回路２２，２３に同期をとらせるようにする
方法があった。この方法は、第１の画素処理部１１から
第２の画素処理部１４に垂直同期周波数信号Ｖｓｙｎｃ
を渡してやり、この垂直同期周波数信号Ｖｓｙｎｃから
所定の分周回路（図示しない）で分周して図１１のよう
な水平同期周波数信号Ｈｓｙｎｃを生成し、さらにこの
水平同期周波数信号Ｈｓｙｎｃ所定の分周回路（図示し
ない）で分周して画素の読み出しタイミングを規律する
ドットクロック（ＤｏｔＣｌｏｃｋ）を生成し、このド
ットクロック（ＤｏｔＣｌｏｃｋ）、水平同期周波数信
号Ｈｓｙｎｃ及び垂直同期周波数信号Ｖｓｙｎｃに従っ
て、フレームメモリ１３内の画像データを読み出すよう
にするものである。この方法を採用する場合、画像デー
タの入出力についての同期がとれるため、上記のような
画像の乱れを防止することができる。しかしながら、フ
レームメモリ１３に対する入出力について各画素（ドッ
トクロック信号）単位で完全に同期させなければ不安定
な画像になるため、分周回路は高精度に正確なものを使
用せざるを得ず、また回路構成が複雑で大規模になる
分、装置として高価なものとなり、また回路面積を多く
必要とする等の不利があった。さらに、分周に要する所
定の処理を必要とするため、高速な画像を処理すること
が困難であるという不利もあった。

【００１０】尚、上記の課題については、フレームメモ
リ１３として１フレーム分の容量しか持たないものにつ
いて説明したが、このことは、フレームメモリ１３とし
て２フレーム分の容量を持つものについても同様に言え
ることであり、２フレームの画像データを交互に入出力
する際にも、書き込みタイミングと読み出しタイミング
とが同期を正確にとれないと、いつかはラインデータの
書き込みまたは読み出が他方の動作に対して追い越すこ
とに変わりがない。ただし、３フレーム分のフレームメ
モリを容易すれば、書き込みと読み出しの処理手順を工
夫することで、書き込みフレームに読み出しをかけない
ようにできる点で、不自然に不連続なラインの発生を防
止できる。しかしながら、３フレーム分のフレームメモ
リは高価であり、そのための制御回路も複雑となってし
まうという欠点がある。

【００１１】そこで、この発明の課題は、安価で回路構
成が簡素であり、且つ入出力の非同期に起因する画像の
乱れの生じないスキャンコンバータ及びスキャンコンバ
ート方法を提供することにある。

【００１２】

【課題を解決するための手段】上記課題を解決すべく、
請求項１に記載の発明は、任意の入力側画像表示方式の
画像データが入力されて所定の出力側画像表示方式の表
示装置に出力する際に使用されるスキャンコンバータで
あって、入力元の機器から与えられた画像データを入力
側垂直同期周波数信号に従って一旦バッファメモリに格
納した後、当該画像データを出力する際のタイミングを
規律する出力側垂直同期周波数信号を、前記入力側垂直
同期周波数信号に対して同期をとらずに発生させる第１
の手段と、前記入力側垂直同期周波数信号と前記出力側
垂直同期周波数信号とのタイミングのずれを検出して、
当該タイミングのずれが所定の最大基準比較値より大き
いときに当該ずれが小さくなるように前記出力側垂直同
期周波数を調整するとともに、前記タイミングのずれが
所定の最小基準比較値より小さいときに当該ずれが大き
くなるように出力側垂直同期周波数を調整する第２の手
段と、一定のドットクロックパルス信号を基準に一定周
期の出力側水平同期周波数信号を発生する水平同期周波
数信号設定器とを備え、前記第２の手段が、入出力の垂
直同期周波数のタイミングのずれを検出し、このずれに
基づいて１周期分の出力側垂直同期周波数に対応して出
力すべき水平同期周波数信号のパルス数の増減決定を行
う制御部と、前記水平同期周波数信号設定器で発生され
た実際の出力側水平同期周波数信号のパルス数をカウン
トし、前記制御部で増減決定されたパルス数と比較して
一致した場合にのみ信号出力を行うカウンタとを備え、
前記第１の手段が、前記カウンタからの出力信号に応じ
て出力側垂直同期周波数信号を発生する垂直同期周波数
信号設定器であり、前記バッファメモリに対する入出力
いずれか一方の他方に対する追い越しを防止するように
したものである。

【００１３】

【００１４】請求項２に記載の発明は、前記カウンタ
は、１フレーム中のライン数に対応して１周期分の出力
側垂直同期周波数に対応して出力すべき水平同期周波数
信号のパルス数としての比較パルス数を格納するととも
に、前記水平同期周波数信号設定器から出力された水平
同期周波数信号のパルス数をカウントし、そのカウント
結果を前記比較パルス数と比較し、一致したときに所定
の出力信号を出力してリセットするようにされ、前記制
御部は、前記入力側垂直同期周波数信号が外部から与え
られた際に、当該入力側垂直同期周波数信号の入力時刻
と、前記垂直同期周波数信号設定器から出力された出力
側垂直同期周波数信号の入力時刻とを比較し、両時刻の
差を検出する遅れ検出機能と、当該時刻の差が所定の最
大基準比較値より大きい場合に前記カウンタの前記比較
パルス数を増大または減少させて前記時刻の差が所定の
最大基準比較値より小さくなるよう調整するとともに、
前記時刻の差が所定の最小基準比較値より小さい場合に
前記カウンタの前記比較パルス数を減少または増大させ
て前記時刻の差が所定の最小基準比較値より大きくなる
よう調整する周波数調整機能とを有するものである。

【００１５】請求項３に記載の発明は、任意の入力側画
像表示方式の画像データが入力されて所定の出力側画像
表示方式の表示装置に出力する際に、入力元の機器から
与えられた画像データを入力側垂直同期周波数信号に従
って一旦バッファメモリに格納した後、当該画像データ
を出力する際のタイミングを規律する出力側垂直同期周
波数信号を、前記入力側垂直同期周波数信号に対して同
期をとらずに発生させ、この際の両周波数のタイミング
のずれを検出して、当該タイミングのずれが所定の最大
基準比較値より大きいときに当該ずれが小さくなるよう
に出力側垂直同期周波数を調整するとともに、前記タイ
ミングのずれが所定の最小基準比較値より小さいときに
当該ずれが大きくなるように出力側垂直同期周波数を調
整するようにして、前記バッファメモリに対する入出力
いずれか一方の他方に対する追い越しを防止するように
したスキャンコンバート方法であって、入出力の垂直同
期周波数のタイミングのずれを検出し、このずれに基づ
いて１周期分の出力側垂直同期周波数に対応して出力す
べき水平同期周波数信号のパルス数の増減決定を行う第
１の工程と、一定のドットクロックパルス信号を基準に
一定周期の出力側水平同期周波数信号を発生する第２の
工程と、前記第１の工程で発生された実際の出力側水平
同期周波数信号のパルス数をカウントし、前記第１の工
程で増減決定されたパルス数と比較して一致した場合に
のみ信号出力を行う第３の工程と、前記第３の工程によ
り出力された出力信号に応じて出力側垂直同期周波数信
号を発生する工程とを備えるものである。

【００１６】

【００１７】請求項４に記載の発明は、前記第３の工程
は、１フレーム中のライン数に対応して１周期分の出力
側垂直同期周波数に対応して出力すべき水平同期周波数
信号のパルス数としての比較パルス数を格納するととも
に、前記第２の工程で出力された水平同期周波数信号の
パルス数をカウントし、そのカウント結果を前記比較パ
ルス数と比較し、一致したときに所定の出力信号を出力
してリセットするようにされ、前記第１の工程は、前記
入力側垂直同期周波数信号が外部から与えられた際に、
当該入力側垂直同期周波数信号の入力時刻と、前記第３
の工程で出力された出力側垂直同期周波数信号の入力時
刻とを比較し、両時刻の差を検出する遅れ検出工程と、
当該時刻の差が所定の最大基準比較値より大きい場合に
前記第３の工程で前記比較パルス数を増大または減少さ
せて前記時刻の差が所定の最大基準比較値より小さくな
るよう調整するとともに、前記時刻の差が所定の最小基
準比較値より小さい場合に前記比較パルス数を減少また
は増大させて前記時刻の差が所定の最小基準比較値より
大きくなるよう調整する周波数調整工程とを有するもの
である。

【００１８】

【発明の実施の形態】図１はこの発明の一の実施の形態
のスキャンコンバータ３０を示すブロック図である。
尚、フレームメモリ及びそれに対する画像データの入出
力回路は図示を省略しているが、従来のものと同様のも
のが使用される。そして、このスキャンコンバータは、
例えばコンピューティングシステムやテレビジョン受像
機等からの画像情報を表示するためのマルチディスプレ
イ等に予め組み込まれて設置されるものであって、図１
の如く、入力元の機器から与えられた画像データを一旦
バッファメモリに格納した後に出力する際に、入出力の
垂直同期周波数をある程度だけ不完全に同調させ、この
際の両周波数のタイミングのずれを検出して、水平走査
の追い越しが生じるような場合にのみ、出力側垂直同期
周波数自体を増減変化させてタイミング修正を図るよう
にしたものである。

【００１９】具体的に、このスキャンコンバータ３０
は、ＲＯＭ、ＲＡＭ及びＣＰＵ等が内蔵されて上記した
入出力の垂直同期周波数のタイミングのずれを検出し、
このずれに基づいて１周期分の出力側垂直同期周波数信
号Ｖｓｙｎｃ１に対応する出力側水平同期周波数信号Ｈ
ｓｙｎｃ１のパルス数の増減決定を行う制御部３１と、
一定のドットクロックパルス信号を基準に一定周期の出
力側水平同期周波数信号Ｈｓｙｎｃ１を発生する水平同
期周波数信号設定器３２と、水平同期周波数信号設定器
３２で発生された実際の出力側水平同期周波数信号Ｈｓ
ｙｎｃ１のパルス数をカウントし、制御部３１で増減決
定されたパルス数と比較して一致した場合に信号出力を
行うカウンタ３３と、カウンタ３３からの出力信号に応
じて出力側垂直同期周波数信号Ｖｓｙｎｃ１を発生する
垂直同期周波数信号設定器３４とを備えてなるものであ
る。

【００２０】制御部３１は、ＲＯＭ等の所定の記憶部に
予め格納されたソフトウェアプログラムに従って動作す
る機能部品であって、入力側垂直同期周波数信号Ｖｓｙ
ｎｃ０が外部から与えられた際に、垂直同期周波数信号
設定器３４から出力された出力側垂直同期周波数信号Ｖ
ｓｙｎｃ１に対する入力側垂直同期周波数信号Ｖｓｙｎ
ｃ０の入力の遅れ時間（時刻の差）を検出する遅れ検出
機能と、当該遅れ時間が所定の最大基準比較値より大き
い場合には（図３）出力側垂直同期周波数信号Ｖｓｙｎ
ｃ１の周波数を増加させる（即ちその周期を減少させ
る：具体的には、後述のカウンタ３３の比較パルス数を
減少させる）一方、当該遅れ時間が所定の最小基準比較
値より小さい場合には（図２）出力側垂直同期周波数信
号Ｖｓｙｎｃ１の周波数を減少させる（即ちその周期を
増加させる：具体的には、後述のカウンタ３３の比較パ
ルス数を増加させる）機能（周波数調整機能）とを有し
ている。

【００２１】水平同期周波数信号設定器３２は、ＰＬＬ
発振器等と所定のドットクロック発生器３２ａから与え
られるドットクロックパルス信号をカウントし、一定の
カウント数が得られた時点で一定周期の出力側水平同期
周波数信号Ｈｓｙｎｃ１を発生するものである。尚、こ
の１周期の出力側水平同期周波数信号Ｈｓｙｎｃ１当た
りのドットクロックパルス数は、１ライン中の描画ドッ
ト数に対応して設定されるものであり、ＶＧＡ、ＳＶＧ
Ａ及びＸＧＡ等の解像度モードの切り換え等に従って一
定のパルス数が一意に設定されるものである。ここで、
ドットクロック発生器３２ａで発生されるドットクロッ
クパルス信号は、入力側垂直同期周波数信号Ｖｓｙｎｃ
０等の入力画像データに関する信号には殆ど影響を受け
ずに自発的に生成され、正確には入力データ等に同期を
とっていないものの、概算的には、入力画像データに係
る信号の１倍前後に設定される。このように正確な同期
を行わないことで、処理効率が向上するが、最終的な同
期周波数が入出力で異なると、そのままではデータの読
み書きに追い越しを生じることになってしまうため、上
述のように制御部３１での調整が必要とされるものであ
る。

【００２２】カウンタ３３は、上記各解像度モードに応
じた１フレーム中のライン数に対応して内蔵メモリ等に
比較パルス数を格納するとともに、水平同期周波数信号
設定器３２から出力された水平同期周波数信号Ｈｓｙｎ
ｃ１をカウントし、そのカウント結果を比較パルス数と
比較し、一致したときに所定の出力信号を出力するとと
もに自律的にリセットするカウント／コンペア回路であ
り、一般的なシフトレジスタ等が使用されている。

【００２３】垂直同期周波数信号設定器３４は、カウン
タ３３からの出力信号が与えられたときに、これに応じ
た周期で垂直同期周波数信号Ｖｓｙｎｃ１を発生するも
のである。尚、垂直同期周波数信号設定器３４で発生さ
れる垂直同期周波数信号Ｖｓｙｎｃ１は、画像データ中
の画面の上下方向にはみ出て画像表示が無効となる垂直
帰線期間内に現れるように生成される。

【００２４】上記構成のスキャンコンバータの動作を図
４のフローチャートを用いて説明する。尚、カウンタ３
３における比較パルス数は、ＶＧＡ、ＳＶＧＡ及びＸＧ
Ａ等の各解像度モードに応じた１フレーム中のライン数
に対応して設定されたデフォルト値がＲＯＭ等に予め格
納されているものとする。

【００２５】まず、水平同期周波数信号設定器３２は、
所定のＰＬＬ発振器等（図示しない）から与えられるド
ットクロックパルス信号をカウントし、一定のカウント
数が得られた時点で一定周期の出力側水平同期周波数信
号Ｈｓｙｎｃ１を発生する。尚、この１周期の出力側水
平同期周波数信号Ｈｓｙｎｃ１当たりのドットクロック
パルス数は、１ライン中の描画ドット数に対応して設定
されるものであり、ＶＧＡ、ＳＶＧＡ及びＸＧＡ等の解
像度モードの切り換え等に従って一定のパルス数が一意
に設定される。

【００２６】カウンタ３３は、水平同期周波数信号設定
器３２から出力された水平同期周波数信号Ｈｓｙｎｃ１
をカウントし、そのカウント結果を比較パルス数として
のデフォルト値と比較する。そして、カウント結果が比
較パルス数に一致したときに、所定の出力信号を垂直同
期周波数信号設定器３４に出力するとともに、内部レジ
スタの自律的なリセットを行う。そして、垂直同期周波
数信号設定器３４は、カウンタ３３からの出力信号が与
えられると、これに応じた周期で各画像データフレーム
中の垂直帰線期間内で垂直同期周波数信号Ｖｓｙｎｃ１
を発生する。また同時に、垂直同期周波数信号設定器３
４は垂直同期周波数信号Ｖｓｙｎｃ１を制御部３１にも
送信する。

【００２７】ここで、図４中のステップＳ０１の如く、
外部から制御部３１に入力側垂直同期周波数信号Ｖｓｙ
ｎｃ０が与えられると、この制御部３１は、図２及び図
３の如く、入力側垂直同期周波数信号Ｖｓｙｎｃ０（ｉ
ｎｐｕｔ）の立ち上がり時刻ＩＶを検出する（ステップ
Ｓ０２）。また、垂直同期周波数信号設定器３４から出
力側垂直同期周波数信号Ｖｓｙｎｃ１（ｏｕｔｐｕｔ）
が与えられると（ステップＳ０３）、その立ち上がり時
刻ＯＶを検出する（ステップＳ０４）。尚、図２中の符
号３６は入力された１フレーム分の画像データであり、
斜線ハッチ部分３７は垂直帰線期間を示している。

【００２８】次に、出力側垂直同期周波数信号Ｖｓｙｎ
ｃ１に対する入力側垂直同期周波数信号Ｖｓｙｎｃ０の
入力の遅れ時間（時刻の差＝ＯＶ−ＩＶ）を検出する
（遅れ検出機能：ステップＳ０５，Ｓ０７）。

【００２９】そして、ステップＳ０５の如く、遅れ時間
（ＯＶ−ＩＶ）が所定の最大基準比較値より大きい場合
には（図３）、出力側垂直同期周波数信号Ｖｓｙｎｃ１
の周波数を増加（即ちその周期を減少）させる。具体的
には、カウンタ３３の比較パルス数を減少させて、１周
期の垂直同期周波数信号Ｖｓｙｎｃ１当たりの水平同期
周波数信号Ｈｓｙｎｃ１のパルス数を減少させる（ステ
ップＳ０６）。

【００３０】カウンタ３３では、制御部３１により増大
された比較パルス数を内蔵メモリ等に更新格納し、水平
同期周波数信号設定器３２から出力された水平同期周波
数信号Ｈｓｙｎｃ１をカウントしたカウント結果につい
て、新たに更新格納された比較パルス数と比較する。そ
して、一致したときに所定の出力信号を出力するととも
に自律的にリセットする。即ち、制御部３１により比較
パルス数が減少されたとき（この場合は図３のように出
力に係る垂直同期周波数信号Ｖｓｙｎｃ１に対して入力
側垂直同期周波数信号Ｖｓｙｎｃ０の遅れ時間（ＯＶ−
ＩＶ）が大きくなっている状態である）には、この増大
された比較パルス数とカウント結果とを比較し、一致し
たときに垂直同期周波数信号設定器３４に出力信号を出
力する。その結果、これ以前に比べて、一周期の垂直同
期周波数信号Ｖｓｙｎｃ１に対応する水平同期周波数信
号Ｈｓｙｎｃ１のパルス数が減少し、水平同期周波数信
号Ｈｓｙｎｃ１の周期自体は何ら変化していないことか
ら、全体として垂直同期周波数信号Ｖｓｙｎｃ１の周期
が減少する。このようにカウンタ３３からの出力信号の
出力周期を遅くすることで、出力側垂直同期周波数信号
Ｖｓｙｎｃ１の周波数を増加させる。これにより、図３
に示した出力側垂直同期周波数信号Ｖｓｙｎｃ１（ｏｕ
ｔｐｕｔ）の周波数は増加し、垂直同期周波数信号Ｖｓ
ｙｎｃ１が図中の矢示方向に徐々にずれていき、遅れ時
間（ＯＶ−ＩＶ）が徐々に小さくなるため、読み出し速
度が速すぎることによるバッファデータの追い越しを防
止できる。

【００３１】逆に、ステップＳ０７の如く、遅れ時間
（ＯＶ−ＩＶ）が所定の最小基準比較値より小さい場合
には（図３）、カウンタ３３の比較パルス数を増加させ
て、１周期の垂直同期周波数信号Ｖｓｙｎｃ１当たりの
水平同期周波数信号Ｈｓｙｎｃ１のパルス数を増大させ
（ステップＳ０８）、これによりカウンタ３３からの出
力信号の出力周期を遅くすることで、出力側垂直同期周
波数信号Ｖｓｙｎｃ１の周波数を減少（即ちその周期を
増加）させる。これにより、図３に示した出力側垂直同
期周波数信号Ｖｓｙｎｃ１（ｏｕｔｐｕｔ）の周波数は
低下し、垂直同期周波数信号Ｖｓｙｎｃ１が図中の矢示
方向に徐々にずれていき、遅れ時間（ＯＶ−ＩＶ）が徐
々に大きくなるため、読み出し速度が速すぎることによ
るバッファデータの追い越し（図８及び図９参照）を防
止できる。

【００３２】このように、この実施の形態のスキャンコ
ンバータでは、フレームメモリに対する入出力について
各画素（ドットクロック信号）単位で完全に同期させな
くても、データラインの追い越しが生じそうになる以前
に垂直同期周波数信号Ｖｓｙｎｃ１の周波数を増減調整
してこの追い越しを防止するようにしているので、フレ
ーム中の不自然に不連続なラインの発生を防止するに当
たって、高精度な分周回路等を使用する必要がなくな
り、回路構成が簡素化し、装置として安価なものを使用
できる。また回路面積が小さくて済むため、省スペース
化に寄与する。さらに、高精度な分周を要しないことか
ら、高速な画像処理が可能となる。

【００３３】特に、図２のように、一般に、垂直同期周
波数信号Ｖｓｙｎｃ０は入力された画像データにかかる
フレーム中の垂直帰線期間内に含められて生成される
が、通常は、この垂直帰線期間中の垂直同期周波数信号
Ｖｓｙｎｃ０を基準にバッファメモリに対する読み書き
が行われるため、従来において入力と出力の同期周波数
がそれぞれ一定である場合は、この垂直同期周波数信号
Ｖｓｙｎｃ０から一定時間の経過後に不自然に不連続な
ラインが発生するため、常に一定のラインの表示品質が
劣化することになり、画像品質の劣化がはっきりと目に
付いていたのに対して、この実施の形態に係るスキャン
コンバータでは、不自然に不連続なラインが一切発生し
ないと言う点で、表示品質を大幅に向上できる。

【００３４】この実施の形態のスキャンコンバータで
は、１フレーム中の水平同期周波数信号Ｈｓｙｎｃ１の
数（画像ライン数）が増減することになるが、実際の増
減調整では画像ライン数の増減は１〜２ライン程度であ
るため、これをディスプレイ等の表示装置で表示した場
合でも、さほど気にならない程度に視認できるものであ
る。

【００３５】尚、上記実施の形態のスキャンコンバータ
では、制御部３１内で所定のソフトウェアプログラムに
基づいて上記動作を行うようにしていたが、これらをハ
ードウェア構成の回路で動作するようにしてもよいこと
は勿論である。例えば、図５はハードウェアにより回路
構成したスキャンコンバータを示したブロック図である
が、かかる回路構成でも同様の利点を得ることができ
る。尚、図５において上記の実施の形態と同様の機能を
有する要素については同一符号を付している。このスキ
ャンコンバータは、上記の実施の形態と同様の水平同期
周波数信号設定器３２、カウンタ３３及び出力側垂直同
期周波数設定器３４の他、外部からの入力側垂直同期周
波数信号Ｖｓｙｎｃ０の入力によりクロック信号ｃｋの
カウント（以下クロックカウントという）を開始し、ま
た垂直同期周波数信号設定器３４から出力される出力側
水平同期周波数信号Ｈｓｙｎｃ１によりクロックカウン
トを停止するクロックカウンタ４１と、このカウント停
止時のカウント結果が所定の第一記憶部４２に予め格納
された最大基準比較値より大きいか否かを比較する第一
比較器４３と、クロックカウンタ４１のカウント停止時
のカウント結果が所定の第二記憶部４４に予め格納され
た最小基準比較値より小さいか否かを比較する第二比較
器４５とを備えている。

【００３６】即ち、このスキャンコンバータでは、入力
側垂直同期周波数信号Ｖｓｙｎｃ０が入力されてから出
力側垂直同期周波数信号Ｖｓｙｎｃ１が入力されるまで
の遅延クロック（遅れ時間）をクロックカウンタ４１に
て検出し、遅延クロックが最大基準比較値より大きい場
合と最小基準比較値より小さい場合を両比較器４３，４
５でそれぞれ比較判断し、遅延クロックが最大基準比較
値より大きい場合には、上記の実施の形態と同様にして
出力側垂直同期周波数信号Ｖｓｙｎｃ１の周波数を高め
る一方、遅延クロックが最小基準比較値より小さい場合
には、出力側垂直同期周波数信号Ｖｓｙｎｃ１の周波数
を低下させればよい。

【００３７】この例においても、１フレーム中の水平同
期周波数信号Ｈｓｙｎｃ１の数（画像ライン数）が増減
することになるが、実際の増減調整では画像ライン数の
増減は１〜２ライン程度であるため、これをディスプレ
イ等の表示装置で表示した場合でも、さほど気にならな
い程度に視認できるものである。

【００３８】尚、上記実施の形態では、１周期の垂直同
期周波数信号Ｖｓｙｎｃ１当たりの水平同期周波数信号
Ｈｓｙｎｃ１のパルス数を増減することで垂直同期周波
数信号Ｖｓｙｎｃ１の周波数を調整していたが、この
他、１周期の水平同期周波数信号Ｈｓｙｎｃ１当たりの
ドットクロックのパルス数を増減することで最終的に垂
直同期周波数信号Ｖｓｙｎｃ１の周波数を調整しても良
く、あるいはドットクロックのパルス幅を増減するよう
にしてもよい。ただし、このような細かな増減調整を行
うよりも、上記の実施の形態のように、１周期の垂直同
期周波数信号Ｖｓｙｎｃ１当たりの水平同期周波数信号
Ｈｓｙｎｃ１のパルス数を増減する方が処理手順が簡単
であり、装置構成が安価で処理効率が高いものである。

【００３９】

【発明の効果】請求項１〜請求項４に記載の発明によれ
ば、フレームメモリに対する入出力について各画素（ド
ットクロック信号）単位で完全に同期させなくても、デ
ータラインの追い越しが生じそうになる以前に垂直同期
周波数信号の周波数を増減調整してこの追い越しを防止
できるので、フレーム中の不自然に不連続なラインの発
生を防止するに当たって、高精度な分周回路等を使用す
る必要がなくなり、回路構成が簡素化し、装置として安
価なものを使用できる。また回路面積が小さくて済むた
め、省スペース化に寄与する。さらに、高精度な分周を
要しないことから、高速な画像処理が可能となる。

【００４０】また、１周期の垂直同期周波数信号当たり
の水平同期周波数信号のパルス数を増減することで垂直
同期周波数信号の周波数を調整しているので、１周期の
水平同期周波数信号当たりのドットクロックのパルス数
を増減したりあるいはドットクロックのパルス幅自体を
増減する場合ような細かな増減調整を行う場合に比べ
て、処理手順が簡単であり、安価な装置構成で処理効率
を高くすることができる。

【図面の簡単な説明】

【図１】この発明の一の実施の形態に係るスキャンコン
バータを示すブロック図である。

【図２】入力側垂直同期周波数信号と出力側垂直同期周
波数信号の時刻の差に基づいて出力側垂直同期周波数信
号の周波数の調整を行う様子を示す図である。

【図３】入力側垂直同期周波数信号と出力側垂直同期周
波数信号の時刻の差に基づいて出力側垂直同期周波数信
号の周波数の調整を行う様子を示す図である。

【図４】この発明の一の実施の形態に係るスキャンコン
バータの動作を示すフローチャートである。

【図５】この発明の他の実施例に係るスキャンコンバー
タを示すブロック図である。

【図６】従来のスキャンコンバータを示すブロック図で
ある。

【図７】一般的な各画面表示方式の水平同期周波数と垂
直同期周波数との対応関係を示す図である。

【図８】従来のスキャンコンバータにおける入力用垂直
同期周波数（ｉｎｐｕｔ）と出力用垂直同期周波数（ｏ
ｕｔｐｕｔ）とが非同期の状態を示す図である。

【図９】従来において入力画像に対して出力画像が追い
越す様子を示す図である。一般的な各画面表示方式の水
平同期周波数と垂直同期周波数との対応関係を示す図で
ある。

【図１０】従来における入力画像と出力画像の変化を示
す図である。

【図１１】従来における入力画像と出力画像の変化を示
す図である。

【符号の説明】

３０ スキャンコンバータ ３１ 制御部 ３２ 水平同期周波数信号設定器 ３３ カウンタ ３４ 出力垂直同期周波数設定器 ３４ 垂直同期周波数信号設定器 ３６ 符号 ３７ 斜線ハッチ部分 ４１ クロックカウンタ ４２ 第一記憶部 ４３ 第一比較器 ４３，４５ 両比較器 ４４ 第二記憶部 ４５ 第二比較器

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−150484（ＪＰ，Ａ) 特開 平10−240211（ＪＰ，Ａ) 特開 昭61−163773（ＪＰ，Ａ) 特開 平５−219480（ＪＰ，Ａ) 特開 平６−43824（ＪＰ，Ａ) 特開 平６−284311（ＪＰ，Ａ) 特開 平９−182042（ＪＰ，Ａ) 特開 平10−319932（ＪＰ，Ａ) 特開 平５−308544（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09G 3/00 - 5/40 H04N 5/073

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 任意の入力側画像表示方式の画像データ
   が入力されて所定の出力側画像表示方式の表示装置に出
   力する際に使用されるスキャンコンバータであって、 入力元の機器から与えられた画像データを入力側垂直同
   期周波数信号に従って一旦バッファメモリに格納した
   後、当該画像データを出力する際のタイミングを規律す
   る出力側垂直同期周波数信号を、前記入力側垂直同期周
   波数信号に対して同期をとらずに発生させる第１の手段
   と、 前記入力側垂直同期周波数信号と前記出力側垂直同期周
   波数信号とのタイミングのずれを検出して、当該タイミ
   ングのずれが所定の最大基準比較値より大きいときに当
   該ずれが小さくなるように前記出力側垂直同期周波数を
   調整するとともに、前記タイミングのずれが所定の最小
   基準比較値より小さいときに当該ずれが大きくなるよう
   に出力側垂直同期周波数を調整する第２の手段と、 一定のドットクロックパルス信号を基準に一定周期の出
   力側水平同期周波数信号を発生する水平同期周波数信号
   設定器と を備え、前記第２の手段が、 入出力の垂直同期周波数のタイミングのずれを検出し、
   このずれに基づいて１周期分の出力側垂直同期周波数に
   対応して出力すべき水平同期周波数信号のパルス数の増
   減決定を行う制御部と、 前記水平同期周波数信号設定器で発生された実際の出力
   側水平同期周波数信号のパルス数をカウントし、前記制
   御部で増減決定されたパルス数と比較して一致した場合
   にのみ信号出力を行うカウンタとを備え、 前記第１の手段が、前記カウンタからの出力信号に応じ
   て出力側垂直同期周波数信号を発生する垂直同期周波数
   信号設定器であり、 前記バッファメモリに対する入出力いずれか一方の他方
   に対する追い越しを防止するようにしたスキャンコンバ
   ータ。
2. 【請求項２】 請求項１に記載のスキャンコンバータで
   あって、前記カウンタは、１フレーム中のライン数に対応して１
   周期分の出力側垂直同期周波数に対応して出力すべき水
   平同期周波数信号のパルス数としての比較パルス数を格
   納するとともに、前記水平同期周波数信号設定器から出
   力された水平同期周波数信号のパルス数をカウントし、
   そのカウント結果を前記比較パルス数と比較し、一致し
   たときに所定の出力信号を出力してリセットするように
   され、 前記制御部は、 前記入力側垂直同期周波数信号が外部から与えられた際
   に、当該入力側垂直同期周波数信号の入力時刻と、前記
   垂直同期周波数信号設定器から出力された出力側垂直同
   期周波数信号の入力時刻とを比較し、両時刻の差を検出
   する遅れ検出機能と、 当該時刻の差が所定の最大基準比較値より大きい場合に
   前記カウンタの前記比較パルス数を増大または減少させ
   て前記時刻の差が所定の最大基準比較値より小さくなる
   よう調整するとともに、前記時刻の差が所定の最小基準
   比較値より小さい場合に前記カウンタの前記比較パルス
   数を減少または増大させて前記時刻の差が所定の最小基
   準比較値より大きくなるよう調整する周波数調整機能と
   を有する スキャンコンバータ。
3. 【請求項３】 任意の入力側画像表示方式の画像データ
   が入力されて所定の出力側画像表示方式の表示装置に出
   力する際に、入力元の機器から与えられた画像データを
   入力側垂直同期周波数信号に従って一旦バッファメモリ
   に格納した後、当該画像データを出力する際のタイミン
   グを規律する出力側垂直同期周波数信号を、前記入力側
   垂直同期周波数信号に対して同期をとらずに発生させ、
   この際の両周波数のタイミングのずれを検出して、当該
   タイミングのずれが所定の最大基準比較値より大きいと
   きに当該ずれが小さくなるように出力側垂直同期周波数
   を調整するとともに、前記タイミングのずれが所定の最
   小基準比較値より小さいときに当該ずれが大きくなるよ
   うに出力側垂直同期周波数を調整するようにして、前記
   バッファメモリに対する入出力いずれか一方の他方に対
   する追い越しを防止するようにしたスキャンコンバート
   方法であって、 入出力の垂直同期周波数のタイミングのずれを検出し、
   このずれに基づいて１周期分の出力側垂直同期周波数に
   対応して出力すべき水平同期周波数信号のパル ス数の増
   減決定を行う第１の工程と、 一定のドットクロックパルス信号を基準に一定周期の出
   力側水平同期周波数信号を発生する第２の工程と、 前記第１の工程で発生された実際の出力側水平同期周波
   数信号のパルス数をカウントし、前記第１の工程で増減
   決定されたパルス数と比較して一致した場合にのみ信号
   出力を行う第３の工程と、 前記第３の工程により出力された出力信号に応じて出力
   側垂直同期周波数信号を発生する工程とを備えるスキャ
   ンコンバート方法。
4. 【請求項４】 請求項３に記載のスキャンコンバート方
   法であって、 前記第３の工程は、１フレーム中のライン数に対応して
   １周期分の出力側垂直同期周波数に対応して出力すべき
   水平同期周波数信号のパルス数としての比較パルス数を
   格納するとともに、前記第２の工程で出力された水平同
   期周波数信号のパルス数をカウントし、そのカウント結
   果を前記比較パルス数と比較し、一致したときに所定の
   出力信号を出力してリセットするようにされ、 前記第１の工程は、 前記入力側垂直同期周波数信号が外部から与えられた際
   に、当該入力側垂直同期周波数信号の入力時刻と、前記
   第３の工程で出力された出力側垂直同期周波数信号の入
   力時刻とを比較し、両時刻の差を検出する遅れ検出工程
   と、 当該時刻の差が所定の最大基準比較値より大きい場合に
   前記第３の工程で前記比較パルス数を増大または減少さ
   せて前記時刻の差が所定の最大基準比較値より小さくな
   るよう調整するとともに、前記時刻の差が所定の最小基
   準比較値より小さい場合に前記比較パルス数を減少また
   は増大させて前記時刻の差が所定の最小基準比較値より
   大きくなるよう調整する周波数調整工程とを有する スキ
   ャンコンバート方法。