JP2896103B2 - コンピュータグラフィック出力にオーバーレイされたスケールされたビデオ出力発生装置 - Google Patents
コンピュータグラフィック出力にオーバーレイされたスケールされたビデオ出力発生装置Info
- Publication number
- JP2896103B2 JP2896103B2 JP7124089A JP12408995A JP2896103B2 JP 2896103 B2 JP2896103 B2 JP 2896103B2 JP 7124089 A JP7124089 A JP 7124089A JP 12408995 A JP12408995 A JP 12408995A JP 2896103 B2 JP2896103 B2 JP 2896103B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- video
- scale
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000004044 response Effects 0.000 claims description 28
- 238000013341 scale-up Methods 0.000 claims description 19
- 230000000153 supplemental effect Effects 0.000 claims description 7
- 230000009977 dual effect Effects 0.000 claims description 6
- 238000001914 filtration Methods 0.000 claims 2
- 238000000034 method Methods 0.000 description 22
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000009825 accumulation Methods 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 1
- GPKJTRJOBQGKQK-UHFFFAOYSA-N quinacrine Chemical compound C1=C(OC)C=C2C(NC(C)CCCN(CC)CC)=C(C=CC(Cl)=C3)C3=NC2=C1 GPKJTRJOBQGKQK-UHFFFAOYSA-N 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/222—Studio circuitry; Studio devices; Studio equipment
- H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
- H04N5/265—Mixing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/391—Resolution modifying circuits, e.g. variable screen formats
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/74—Circuits for processing colour signals for obtaining special effects
- H04N9/75—Chroma key
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
- G09G2340/125—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels wherein one of the images is motion video
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Controls And Circuits For Display Device (AREA)
- Studio Circuits (AREA)
Description
関し、より詳細にはコンピュータグラフィック出力にオ
ーバーレイされたスケールされたビデオ出力を発生する
ディスプレー制御装置に関する。
は出力装置上に期待された表示を結果として生じるよう
多くのデータ処理環境に応用されてきた。従来技術の方
法ではビデオ縮小回路は入力動作のタイミングをビデオ
バッファーに対する出力動作のタイミングと適合するた
めにビデオ画素を記憶するビデオバッファーの上流に設
けられている。ビデオ縮小回路は与えられたスケーリン
グ係数により画素データを記憶又は無視する。他方でビ
デオ拡大回路はビデオバッファーの下流に設けられ、ス
ケーリング係数によりビデオ拡大回路は同じ画素データ
を繰り返し出力する。この従来技術の方法は画像の処理
において期待されたほどの柔軟性はなかった。例えば従
来技術の方法では元の画素データに対する第二のスケー
リングをなすことは、可能な場合でも困難であった。更
にまた拡大及び縮小回路の両方は回路設計の観点におい
て経済的でないビデオスケーリング動作をなすことが要
求される。コンピュータグラフィック出力にビデオ出力
をオーバーレイした領域では2つの方法が本出願人に知
られている。第一の方法は共通のフレームバッファーを
用い、第二の方法はオーバーレイ効果を実現するマルチ
プレックス技術を用いる。ビデオ出力はビデオコンパク
トディスク(CD)、デジタルカメラ又はデジタルTV
出力等々から入来し、コンピュータグラフィック出力は
よく知られたVGA等々を含むグラフィック発生器から
入来する。
出力のディスプレーメモリーの1つの領域がビデオ画素
データの記憶に割り当てられ、ビデオインターフェイス
はビデオ用の領域内にビデオ画素データを記憶する。デ
ィスプレー制御出力がコンピュータグラフィック出力の
データをディスプレー装置に出力するときにはビデオ画
素データは他のコンピュータグラフィック画素データと
共にまた出力される。従ってシステム内ではビデオイン
ターフェイスが必要とされる。ビデオシステムを設計す
る時にコンピュータグラフィックのビデオインターフェ
イスに関する考えはもう一つの重要な関心事である。上
記の要求はハードウエアアーキテクチャー及びこの型の
画像ディスプレーシステムのシステムコストの両方に制
約を課する。
がシステムに対するビデオデジタル画素データを供する
ことが必要とされ、それによりシステムはオーバーレイ
効果を発生するキー信号を発生する。デジタルインター
フェイスはビデオ画素データの出力動作を異なる解像度
又は異なる同期信号を有するコンピュータグラフィック
出力に同期する制御信号を発生するために用いられる。
より詳細にはカラーキー方法はコンピュータグラフィッ
ク出力の画素データを所定のターゲットカラーと比較す
る。比較結果が適合した時に画像出力はマルチプレック
サを介してビデオソースに切り換えられる。それ以外で
は画像出力はコンピュータグラフィック出力である。し
かしながら画素データの位置が所定のウインドウ内にあ
る場合にはウインドウキー方法が試みられる。この試行
がイエスのときはビデオソースが出力される。それ以外
は画像出力はコンピュータグラフィックソースである。
しかしながらカラーキー方法ではディスプレーされたビ
デオの外側のディスプレー領域上では画素データがター
ゲットカラーと同じカラーを有する場合にこの位置での
コンピュータグラフィック出力は予期されないビデオ画
素データにより置き換えられる。ウインドウキー方法で
は、例えばマウスの矢印のようなコンピュータグラフィ
ック出力の表示ラベルがビデオウインドウ内に移動した
ときに表示ラベルは消失するようにビデオウインドウは
コンピュータグラフィック出力上に常にオーバーレイさ
れる。更にまた現在種々の規格を有するデジタルインタ
ーフェイスが上記の方法の動作に対して必要とされるの
で従来技術の方法はオーバーレイ効果が達成される一方
で多くの制約及び不都合に直面する。
ケールされたビデオをコンピュータグラフィック出力上
にオーバーレイする装置を提供することである。また本
発明の目的はその中にデジタルインターフェイスを含ま
ない型の該装置を提供することである。
ピュータグラフィック出力の水平同期信号を受けるよう
設けられ、スケールされたビデオ出力の画素クロックと
水平ロック信号を発生する。ビデオデジタル画素データ
を記憶し、出力ポートを有するスケーリングバッファー
はスケールされたビデオ出力の画素クロック及び受容さ
れたスケーリング係数に応答してスケールされたビデオ
出力を発生するよう設けられる。
画素データを受け、スケールされたビデオ出力の画素ク
ロックと水平ロック信号とコンピュータグラフィック出
力の垂直同期信号とに応答するオーバーレイ制御器はス
ケールされたビデオ出力をコンピュータグラフィック出
力上にオーバーレイするよう設けられる。
本発明の更なる利点を明らかにする。図1を参照するに
本発明のディスプレー制御装置はコンピュータグラフィ
ック出力11からアナログ画素データ111と垂直同期
信号115と水平同期信号113とを受け、コンピュー
タグラフィックのアナログ画素データ111とビデオ出
力のビデオアナログ画素データ181との間で切り換わ
る出力画像データ13を出力する。動作の初期化期間中
に制御データは制御器バス15を介して装置内のレジス
タ内に書き込まれ、本発明の動作は以下に詳細に説明す
るレジスタ内の現在の値に依存する。制御器はプロセッ
サのどのような種類でもありえ、制御器バス15はデー
タバスとアドレスバスと本発明の装置にアクセスする読
み出し、書き込み制御信号とを含む。
ケーリングバッファー12とオーバーレイ制御器16と
ビデオソース10とデジタル/アナログ変換器18とを
含む。タイミング発生器14はコンピュータグラフィッ
ク出力11の水平同期信号113を受けるように適合さ
れ、スケールされたビデオ出力の画素クロック143と
水平ロック信号141とを発生する。
デオデジタル画素データ101を記憶し、スケールされ
たビデオ出力121を発生し、スケールされたビデオ出
力の画素クロック143に応答する出力ポートを有す
る。オーバーレイ制御器16は制御器バス15に結合さ
れ、コンピュータグラフィック出力11のアナログ画素
データ111を受け、スケールされたビデオ出力の画素
クロック143とコンピュータグラフィック出力11の
水平ロック信号141と垂直同期信号115とに応答
し、オーバーレイキー信号163を発生することにより
コンピュータグラフィック出力111上にスケールされ
たビデオ出力181をオーバーレイする。
デオデジタル画素データ101を出力する。ビデオ画素
クロック103に応じてビデオソース10は画素データ
101をスケーリングバッファー12に出力し、スケー
リングバッファー12はビデオ画素クロック103に基
づいて図2に示された2ポートメモリー20内に受容さ
れたデータ101を記憶する。デジタル/アナログ変換
器18はスケールされたビデオ出力の画素クロック14
3に基づいてスケールされたビデオデジタル画素データ
121をビデオアナログ画素データ181に変換する。
マルチプレクサ17はオーバーレイ信号163に応答し
てコンピュータグラフィック出力のアナログ画素データ
111とビデオ出力のアナログ画素データ181の上で
切り換え動作をなし、画像データ13を出力する。
5はビデオ出力101の各水平ディスプレーに対する第
一のタイミング点であり、スケーリングバッファー12
内のメモリー20の最初のセルにアクセスするよう動作
する。従って水平同期信号105はアサートされ、ビデ
オデジタル画素データ101はセルの最初の位置から始
まるメモリー20内に記憶される。ウインドウキー信号
161はメモリーの最初の位置から入来するビデオウイ
ンドウ内にディスプレーされるスケールされたビデオの
最初のデジタル画素データ121を確実にするために図
2に示される出力アドレスポインタ24をリセットする
ようアサートされる。
器は制御器バス15を介してスケーリングバッファー1
2、オーバーレイ制御器16、タイミング発生器14の
レジスタの値をプログラムする。レジスタの値はビデオ
スケーリング係数の値と、ターゲットキー信号の発生に
関するターゲットカラーと、ウインドウキー信号の発生
に関するビデオウインドウの領域と、タイミング発生器
14に関するスケールされたビデオの水平画素数のパラ
メーターとを制御する。
12はアドレス制御器26と出力アドレスポインタ24
と2ポートメモリー20と入力アドレスポインタ22と
からなる。図2、3に示されるようにアドレス制御器2
6はノーマル311、スケールダウン312、スケール
アップ313信号を受け、指定されたスケール係数値N
/Dに対応する値を有するアドレスインクリメント信号
261を発生する。
リー20にアクセスするためにアドレスインクリメント
信号261とスケールされたビデオの画素クロック14
3とに応答する出力アドレス241を発生する。デュア
ルポートメモリー20はビデオデジタル画素データ10
1をその中に記憶し、出力アドレス241に応答する出
力ポートを有し、スケール係数値N/Dに対応するスケ
ールされたビデオデジタル画素データ121を発生す
る。ビデオ出力181とコンピュータグラフィック出力
111との間の同期バッファーとして動作する以外にデ
ュアルポートメモリー20は本発明のビデオスケーリン
グ動作をなす。デュアルポートメモリー20は入力アド
レスポインタ22により供される入力アドレス221に
応答する入力ポートを有し、ビデオデジタル画素データ
101を受ける。各隣接メモリー位置の入力データを位
置するためにカウンタが入力アドレスポインタ22とし
て用いられる。ビデオ画素クロック103は入力データ
が順に記憶されるようにアドレスポインタ22の値をイ
ンクリメントする。ビデオ水平同期信号105は各水平
走査線の最初の画素がそれぞれのメモリーセルの最初の
位置に記憶されるようにする。しかしながらアキュムレ
ーターはスケーリング動作の要求を満たすよう出力アド
レスポインタ24として用いられる。画素データがスケ
ールされたビデオの画素クロック143に応答してスケ
ールされたビデオデジタル画素データライン121に出
力される度毎にアドレスインクリメント信号261の値
はメモリー20の他の位置にアクセスするために出力ア
ドレスポインタ24にアキュムレートされる。アクセス
されたアドレスの調整がスケーリング係数値の切捨て誤
差により引き起こされるアキュムレーションをオフセッ
トするために必要とされるある種のイベントにおいて、
アドレス調整信号263が出力アドレスポインタ24を
1だけインクリメントするようイネーブルされる。アド
レス調整信号263の詳細な動作を以下に説明する。
御レジスタ31及びアドレスインクリメントレジスタ3
0からなり、両者は制御器バス15に結合されている。
制御レジスタ31はノーマル信号311とスケールダウ
ン信号312とスケールアップ信号313とを含むスケ
ール制御信号を発生する。アドレスインクリメントレジ
スタ30はアドレスインクリメント信号261を発生す
る。
erion)レジスタ34及び残存加数(remain
addend)レジスタ36を更に含み、この両者は
制御器バス15に結合される。残存加数レジスタ36は
スケールダウン信号312を受ける第一の入力とアドレ
ス調整信号263を受ける第二の入力とを有する。アド
レス制御器26は判断基準レジスタ34の出力と結合さ
れた第一の入力とアドレス調整信号263を受けるよう
適合された第二の入力とスケールアップ信号313を受
ける第三の入力とを有する補足(complemen
t)回路35を更に含む。
ー33と比較器32とを更に含む。残存アキュムレータ
ー33が補足回路35の出力と結合された第一の入力と
残存加数レジスタ36の出力と結合された第二の入力と
を有する。残存アキュムレーター33はアドレス調整信
号263、スケールされたビデオの画素クロック143
に応答してそれの値を出力する。比較器32はアドレス
調整信号263を発生するために判断基準レジスタ34
の出力を残存アキュムレーター33の出力と比較する。
比較器32はノーマル信号311を受ける入力を有す
る。
記憶されている値は出力アドレスポインタ24の基本イ
ンクリメント値を決める。判断基準レジスタ34は残存
アキュムレーター33が比較し、それによりアドレス調
整信号263がイネーブルされるべき状態で基準値を記
憶する。残存加数レジスタ36の値は残存アキュムレー
ター33の動作に対する基本アキュムレーション値であ
る。制御レジスタ31は制御器バス15から入力され、
その中に記憶される値に基づくノーマル信号311と、
スケールダウン信号312又はスケールアップ信号31
3とを発生する。全てのレジスタの値は制御器バス15
を介して制御器によりプログラムされる。ウインドウキ
ー信号161は残存アキュムレーター33の値をゼロに
リセットするために用いられる。
器はスケーリング係数の比率の形でデノミネーター
(D)とニューメレーター(N)を読み出す。段階42
ではスケールダウンを示すスケール係数の値としてD及
びNの値を比較し、段階43及び44がなされる。段階
43ではDをNにより割り算し、D/Nの商と余りを算
出する。段階44ではD/Nの商はアドレスインクリメ
ントレジスタ30に記憶され、D/Nの余りは残存加数
レジスタ36に記憶され、Nは判断基準レジスタ34に
記憶される。段階44ではまたスケールダウン信号31
2を設定するために制御レジスタ31に書き込む。
ップを示す時には段階46がなされる。段階46ではゼ
ロがアドレスインクリメントレジスタ30に記憶され、
Nが残存加数レジスタ36に記憶され、Dが判断基準レ
ジスタ34に記憶され、制御レジスタ31はスケールア
ップ信号313を設定するよう書き込まれる。スケール
係数の値が段階42でスケーリング係数が1であること
を示す時には段階45でアドレスインクリメントレジス
タ30に1が記憶され、制御レジスタ31はノーマル信
号311を設定するよう書き込まれる。
にスケーリングバッファー12がビデオ画像スケーリン
グをするために引き継ぐ。ウインドウキー信号161が
アサートされる度毎に出力アドレスポインタ24及び残
存アキュムレーター33内の値はそれの初期値にリセッ
トされる。スケールされたビデオの画素クロック143
の各周期はそれに接続された関連する回路の動作にそれ
ぞれ基づく出力アドレスポインタ24及び残存アキュム
レーター33の値を更新する。
アドレス調整信号263はそれによりインアクティブで
ある。従ってスケーリングバッファー12が1画素のデ
ータを出力する度毎に出力アドレスポインタ24は全て
の画素データがビデオ拡大又は1だけインクリメント
し、縮小効果なしに出力されることを示す。本発明のビ
デオスケールダウン処理中ではスケーリングバッファー
12が1画素データを出力する度毎に出力アドレスポイ
ンタ24はアドレスインクリメントレジスタ30から出
力された1以上のアドレスインクリメント信号261の
値だけインクリメントされ、従って、メモリー20のあ
る位置はアクセス中にスキップされ、選択された画素デ
ータのみがビデオ縮小効果で出力する。
2が段階51でアサートされた後に段階53ではウイン
ドウキー信号161がアサートされるかどうか試行(テ
スト)する。段階55でノーの場合には残存アキュムレ
ーター33をリセットし、その後で段階53に行く。ス
ケールされたビデオ画像がディスプレーされるべきであ
ることを示すウインドウキー信号161がアサートされ
た場合には段階57で残存アキュムレーター33が判断
基準レジスタ34より大きいかどうかチェックする。段
階57でそれがノーの場合には次に段階571でアドレ
ス調整信号263をインアクティブ又は論理0になるよ
う設定し、残存アキュムレーター33は残存加数レジス
タ36からの値をアキュムレートし、これは画素データ
が出力する度毎のスケーリング係数の切捨て誤差を表
す。この後で段階53に行く。段階57のイエスで示さ
れる残存アキュムレーター33内でアキュムレートされ
た誤差の値が判断基準レジスタ34内の基準値越える場
合には本発明は段階572を実行する。段階572では
アドレス調整信号263をアクティブ又は論理1に設定
し、残存アキュムレーター33はそれの現在の値を残存
加数レジスタ36の出力から判断基準レジスタ34の出
力を引いた値に加えることによりそれの値に更新する。
スケーリングバッファー12が1画素データを出力する
度毎に出力アドレスポインタ24はアドレスインクリメ
ントレジスタ30からのゼロ出力の値だけインクリメン
トされ、従って、メモリー20の各位置の画素データが
繰り返しアクセスされ、画素データがビデオ拡大効果を
有して出力することが示される。アクセス繰り返し処理
の数は残存アキュムレーター33内の値より小さな値に
減少するよう判断基準レジスタ34内の値に対して要求
される回数に依存する。
3が段階50でアサートされた後に段階52ではウイン
ドウキー信号161がアサートされるかどうか試行(テ
スト)する。段階54でノーの場合には残存アキュムレ
ーター33をリセットし、その後で段階52に行く。ス
ケールされたビデオ画像がディスプレーされるべきであ
ることを示すウインドウキー信号161がアサートされ
た場合には段階56で残存アキュムレーター33が判断
基準レジスタ34より大きいかどうかチェックする。メ
モリー20の同じ位置が再びアクセスされなければなら
ないことを示す段階56でそれがイエスの場合には次に
段階561でアドレス調整信号263をインアクティブ
又は論理0になるよう設定し、残存アキュムレーター3
3を判断基準レジスタ34の値まで減少する。この後で
段階52に行く。判断基準レジスタ34内の値が判断基
準レジスタ34の基準値を越える場合にはメモリー20
の次の位置がアクセスされるべきであることを示し、本
発明は段階562を実行する。段階562ではアドレス
調整信号263をアクティブ又は論理1に設定し、残存
アキュムレーター33は残存加数レジスタ36の出力か
ら判断基準レジスタ34の出力を引いた値に最後のアク
セス動作の残余の値を加えることによりそれの値に更新
する。
る利点によりビデオスケーリング処理は全体のビデオに
わたって均一になされる。基本的にタイミング発生器1
4はビデオがコンピュータグラフィック上にオーバーレ
イされる時に要求される同期のみならずコンピュータグ
ラフィックのどの様な種類の解像度でもビデオのフルス
クリーンディスプレーもまた達成されるようにスケール
されたビデオの画素クロック143及び水平ロック信号
141を発生するためにコンピュータグラフィック出力
の水平同期信号113の位相を参照する。
4は基本的にはコンピュータグラフィック出力の水平同
期信号113と同期するスケールされたビデオの画素ク
ロック143を発生する位相ロックループである。タイ
ミング発生器14はプログラム可能な分周器61と、位
相検出器63と、ループフィルター65と電圧制御発振
器67とからなる。
能な分周器61はスケールされたビデオの画素クロック
143を受ける入力と水平ロック信号141を発生する
出力とを有する。制御器バス15を介して制御器はビデ
オ出力の水平走査線の画素数をプログラム可能な分周器
61にプログラムする。この画素数はそれの約数として
スケールされたビデオの画素クロック143の周波数に
基づいて水平ロック信号141を発生させるために分周
器により用いられる。水平ロック信号141はビデオ出
力動作に対する水平同期信号として用いられる。
平ロック信号141との間の位相差の比較により制御信
号631を発生する。ループフィルター65は制御信号
631内のノイズのフィルター出力によりフィルターさ
れた制御信号651を発生する。電圧制御発振器67は
フィルターされた制御信号651に応答してスケールさ
れたビデオの画素クロック143を発生する。画素クロ
ック143の発振周波数は制御信号651の電圧により
変動する。スケールされたビデオ信号の画素クロック1
43は水平ロック信号141を発生するために分周器6
1にまた入力する。
3との間のどのような位相差もループ動作内で減少する
故に位相ロックループの動作及び最終的な同期が達成さ
れる。画素クロック143及び水平ロック信号141は
それぞれ画素クロック及び水平同期信号としてスケーリ
ングバッファー12とデジタル/アナログ変換器18と
プログラム可能な画像オーバーレイ制御器16とに供さ
れる。
合され、コンピュータグラフィック出力のアナログ画素
データ111を受け、ビデオ出力の画素クロック143
と水平ロック信号141とコンピュータグラフィック出
力の垂直同期信号115とに応答する画像オーバーレイ
制御器16はオーバーレイキー信号163を発生する。
器70と第二の制御器78とANDゲート75とからな
る。第一の制御器70はカラーキー信号711を発生す
る。第二の制御器78はウインドウキー信号161を発
生する。ANDゲート75はカラーキー信号711とウ
インドウキー信号161とを受けるように適合されオー
バーレイキー信号163を発生する。
ック出力のR,G,B成分を含むアナログ画素データ1
11をカラーキー信号711を発生するために対応する
デジタル/アナログ変換器721、722、723から
出力されるターゲットカラーと比較するアナログ比較器
71からなる。デジタル/アナログ変換器721、72
2、723にはそれぞれ制御器バス15を介して制御器
からターゲットカラー入力を記憶する対応するレジスタ
を含む。
61を発生するためにビデオアナログ画素データ771
の位置を所定のビデオウインドウと比較するビデオウイ
ンドウ比較器73からなる。第二の制御器78はビデオ
画素位置771を発生するためにスケールされたビデオ
の画素クロック143と水平ロック信号141とコンピ
ュータグラフィックの垂直同期信号115とを受ける位
置カウンタ77を更に含む。
ようターゲットカラーを選択するためにD/A変換器7
21、722、723内のレジスタのR,G,B成分値
をプログラムし、制御器バス15を介してディスプレー
されたビデオウインドウの領域をあらかじめ決めるため
にビデオウインドウレジスタ79をプログラムする。1
つのアナログ比較器はターゲットカラーの各カラー成分
をアナログ画素データ111と比較するために必要とさ
れる。故に3つのアナログ比較器の全体は関連する回路
の複雑さ以外を要求される。しかしながら示された好ま
しい実施例ではカラーキー制御器70の設計を単純化す
るために、D/A変換器721、722、723内のタ
ーゲットカラーの3ちの成分及びコンピュータグラフィ
ック出力のアナログ画素データ111の3つの成分は比
較の前にそれぞれ対応するアナログ加算器741、74
2でまず加算される。この単純化された設計と協働して
ターゲットカラーは全て論理1のR,G,B成分を有す
る1つであるか、又は全て論理0のR,G,B成分を有
する他の1つでなければならない。全て論理0のR,
G,B成分を有する時にそれは黒であり、全て論理1の
R,G,B成分を有する時にそれは白であることが知ら
れている。
つの出力がアナログ比較器71で適合すれば、カラーキ
ー信号711はイネーブルされる。そうでなければカラ
ーキー信号711はディスエーブルされる。制御器は上
左隅の座標とビデオウインドウの高さ及び幅とをビデオ
ウインドウの4つの隅に対応するビデオ画素の位置に変
換する。ビデオウインドウレジスタ79には上記ビデオ
ウインドウの4つの隅の位置を保持する為に用いられる
4つのレジスタがある。位置カウンタ77では1つの水
平カウンタは水平ロック信号141によりトリガーさ
れ、他の垂直カウンタはコンピュータグラフィック出力
の垂直同期信号115によりトリガーされる。スケール
されたビデオの画素クロック143をカウンタすること
は現在の画素データの水平位置の概念を有する。水平ロ
ック信号をカウンタすることは現在の画素データの垂直
位置の概念を有する。これら2つのカウンタの出力はビ
デオ画素位置信号771を形成する。ビデオ画素位置信
号771がレジスタ79内で決められた領域内にある場
合にはウインドウキー信号161はイネーブルされる。
それ以外ではそれはディスエーブルされる。イネーブル
されたウインドウキー信号161はANDゲート75の
出力に影響するのみならずスケーリングバッファー12
の動作にも影響する。
とウインドウキー信号161の両方が共にアクティブの
時のみオーバーレイキー信号163をアクティブにす
る。本発明の配置は単一カラーキー方法又は単一ウイン
ドウキー方法の実施上の欠点を回避する。
ック図である。
ブロック図である。
図である。
初期値が設定される過程を示す図である。
値が本発明のビデオスケーリング動作中にどのように変
化するかを示す図である。
ク図である。
ック図である。
Claims (26)
- 【請求項1】ノーマル信号、スケールダウン信号、スケ
ールアップ信号の一つであるスケール制御信号に応答
し、N/Dのスケール係数値に対応するアドレスインク
リメント信号を発生する制御手段と;出力アドレスを発生するよう アドレスインクリメント信
号とアドレス調整信号とスケールされたビデオデータの
画素クロックとに応答し、アドレス調整信号はN/Dの
スケール係数値によりなされたアキュムレートされた切
捨て誤差が判断基準値より大きい場合毎にイネーブルさ
れる出力アドレスポインタ手段と; ビデオデジタル画素データを記憶し、出力アドレスに応
答し、スケールされたビデオデータを発生するデュアル
ポートメモリーとからなるビデオデジタル画素データに
関してN/Dのスケール係数値を有するスケールされた
ビデオを出力するようビデオデジタル画素データを記憶
するビデオスケーリング装置であって、 制御手段は: 制御器バスに結合され、スケール制御信号を選択的に発
生する制御レジスタと; 制御器バスに結合され、アドレスインクリメント信号を
発生するアドレスインクリメントレジスタと; 制御器バスに結合され、判断基準値を記憶する判断基準
レジスタと; 制御器バスに結合され、スケールダウン信号を受ける第
一の入力とアドレス調整信号を受ける第二の入力とを有
する残存加数レジスタとからなる装置 。 - 【請求項2】 スケール係数の値がスケールダウンを示
すときにD/Nの商はアドレスインクリメントレジスタ
に記憶され、D/Nの余りは残存加数レジスタに記憶さ
れ、Nは判断基準レジスタに記憶される請求項1記載の
装置。 - 【請求項3】 制御手段は: 判断基準レジスタの出力に結合された第一の入力と、ア
ドレス調整信号を受けるよう適合された第二の入力と、
スケールアップ信号を受ける第三の入力とを有する補足
回路と; 補足回路の出力に結合された第一の入力と残存加数レジ
スタの出力に結合された第二の入力とを有し、アドレス
調整信号及びスケールされたビデオの画素クロックに応
答しその値を出力する残存アキュムレーターと; アドレス調整信号を発生するよう判断基準レジスタの判
断基準値を残存アキュムレーターの値と比較し、ノーマ
ル信号を受ける入力を有する比較器と; を更に含む請求項1記載の装置。 - 【請求項4】 コンピュータグラフィック出力の水平同
期信号とスケールされたビデオデータの水平走査線の画
素数とに応答し、スケールされたビデオデータの画素ク
ロックを発生するタイミング発生器を更に含む請求項1
記載の装置。 - 【請求項5】 コンピュータグラフィック出力の水平同
期信号とビデオ出力の水平走査線の画素数とを受けるよ
う適合され、ビデオ出力のクロックを発生するタイミン
グ発生器と; ビデオデジタル画素データを記憶し、ビデオ出力の画素
クロックに応答し、コンピュータグラフィック出力に同
期してビデオ出力を発生するフレームバッファーと; からなるビデオデジタル画素データに関してN/Dのス
ケール係数値を有するビデオ出力を発生するビデオデジ
タル画素データを記憶するディスプレー制御装置であっ
て、 タイミング発生器はビデオ出力の画素クロックを発生す
る位相ロックループであり、該タイミング発生器は: 画素数を受ける制御器バスに結合され、ビデオ出力の画
素クロックを受ける入力と水平ロック信号を発生する出
力とを有するプログラム可能な分周器と; 水平同期信号と水平ロック信号との間の位相差を比較す
ることにより制御信号を発生する位相検出器と; 制御信号中のノイズをフィルター除去することによりフ
ィルターされた制御信号を発生するループフィルター
と; フィルターされた制御信号に応答し、ビデオ出力の画素
クロックを発生する電圧制御発振器と からなる装置 。 - 【請求項6】 フレームバッファーは:ノーマル信号、スケールダウン信号、スケールアップ信
号の一つである スケール制御信号に応答し、N/Dのス
ケール係数値に対応するアドレスインクリメント信号を
発生する制御手段と; アドレスインクリメント信号とビデオ出力の画素クロッ
クとに応答し、出力アドレスを発生する出力アドレスポ
インタ手段と; ビデオデジタル画素データを記憶し、出力アドレスに応
答し、N/Dのスケール係数値に対応するビデオ出力を
発生するデュアルポートメモリーとからなる請求項5記
載のディスプレー制御装置。 - 【請求項7】 出力アドレスの発生はスケール係数値に
よりなされたアキュムレートされた切捨て誤差が判断基
準値より大きい場合毎にイネーブルされるアドレス調整
信号に更に応答する請求項6記載の装置。 - 【請求項8】 制御手段は: スケール制御信号を受ける制御器バスに結合され、ノー
マル、スケールダウン又はスケールアップ信号を発生す
る制御レジスタと; 制御器バスに結合され、アドレスインクリメント信号を
発生するアドレスインクリメントレジスタと; 制御器バスに結合され、判断基準値を記憶する判断基準
レジスタと; 制御器バスに結合され、スケールダウン信号を受ける第
一の入力とアドレス調整信号を受ける第二の入力とを有
する残存加数レジスタとからなる請求項7記載の装置。 - 【請求項9】 スケール係数の値はスケールダウンを示
すときにD/Nの商はアドレスインクリメントレジスタ
に記憶され、D/Nの余りは残存加数レジスタに記憶さ
れ、Nは判断基準レジスタに記憶される請求項8記載の
装置。 - 【請求項10】 制御手段は: 判断基準レジスタの出力に結合された第一の入力と、ア
ドレス調整信号を受けるよう適合された第二の入力と、
スケールアップ信号を受ける第三の入力を有する補足回
路と; 補足回路の出力に結合された第一の入力と残存加数レジ
スタの出力に結合された第二の入力とを有し、アドレス
調整信号及びスケールされたビデオの画素クロックに応
答しその値を出力する残存アキュムレーターと; アドレス調整信号を発生するため判断基準レジスタの判
断基準値を残存アキュムレーターの値と比較し、ノーマ
ル信号を受ける入力を有する比較器と; を更に含む請求項8記載の装置。 - 【請求項11】 制御器バスに結合され、コンピュータ
グラフィック出力の第一のアナログ画素データを受け、
ビデオ出力の画素クロックと水平ロック信号と、コンピ
ュータグラフィック出力の垂直同期信号とに応答し、オ
ーバーレイキー信号を発生する画像オーバーレイ制御手
段と; コンピュータグラフィック出力の第一のアナログ画素デ
ータとビデオ出力の第二のアナログ画素データとを受け
るよう適合され、オーバーレイキー信号に応答し、第一
及び第二のアナログ画素データを選択的に出力するマル
チプレクサとからなるビデオ出力をコンピュータグラフ
ィック出力にオーバーレイするディスプレー制御装置で
あって、 画像オーバーレイ制御手段は: カラーキー信号を発生する第一の制御手段と; ウインドウキー信号を発生する第二の制御手段と; カラーキー信号とウインドウキー信号とを受けるように
適合され、オーバーレイキー信号を発生するANDゲー
トとからなる装置 。 - 【請求項12】 第一の制御手段は: コンピュータグラフィック出力の第一のアナログ画素デ
ータをターゲットカラーと比較し、カラーキー信号を発
生するアナログ比較器からなる請求項11記載のディス
プレー制御装置。 - 【請求項13】 第二の制御手段は: 第二のアナログ画素データの位置を所定のビデオウイン
ドウと比較し、ウインドウキーを発生するアナログ比較
器からなる請求項11記載のディスプレー制御装置。 - 【請求項14】 第二の制御手段は: ビデオ出力の画素クロックと水平ロック信号とコンピュ
ータグラフィック出力の垂直同期信号とを受け、第二の
アナログ画素データの位置を発生する位置カウンタを更
に含む請求項13記載のディスプレー制御装置。 - 【請求項15】 コンピュータグラフィック出力の水平
同期信号とビデオ出力の水平走査線の画素数とに応答
し、ビデオ出力の画素クロックを発生するタイミング発
生器を更に含む請求項11記載の装置。 - 【請求項16】 タイミング発生器はビデオ出力の画素
クロックを発生する位相ロックループであり、該タイミ
ング発生器は: 画素数を受ける制御器バスに結合され、ビデオ出力の画
素クロックを受ける入力と水平ロック信号を発生する出
力とを有するプログラム可能な分周器と; 水平同期信号と水平ロック信号との間の位相差を比較す
ることにより制御信号を発生する位相検出器と; 制御信号中のノイズをフィルター除去することによりフ
ィルターされた制御信号を発生するループフィルター
と; フィルターされた制御信号に応答し、ビデオ出力の画素
クロックを発生する電圧制御発振器とからなる請求項1
5記載のディスプレー制御装置。 - 【請求項17】ノーマル信号、スケールダウン信号、ス
ケールアップ信号の一つであるスケール制御信号に応答
し、N/Dのスケール係数値に対応するアドレスインク
リメント信号を発生する制御手段と; アドレスインクリメント信号と、出力アドレスの発生は
スケールされた係数値によりなされたアキュムレートさ
れた切捨て誤差が判断基準値より大きい場合毎にイネー
ブルされるアドレス調整信号と、スケールされたビデオ
データの画素クロックとに応答し、出力アドレスを発生
する出力アドレスポインタ手段と; ビデオデジタル画素データを記憶し、出力アドレスに応
答し、スケールされたビデオデータを発生するデュアル
ポートメモリーと; スケールされたビデオデジタル画素データをビデオアナ
ログ画素データに変換するデジタル/アナログ変換器と
からなるビデオデジタル画素データに関してN/Dのス
ケール係数値を有するビデオ出力を発生するビデオデジ
タル画素データを記憶するディスプレー制御装置であっ
て、 制御手段は: 制御器バスに結合され、スケール制御信号を選択的に発
生する制御レジスタと; 制御器バスに結合され、アドレスインクリメント信号を
発生するアドレスインクリメントレジスタと; 制御器バスに結合され、判断基準値を記憶する判断基準
レジスタと; 制御器バスに結合され、スケールダウン信号を受ける第
一の入力とアドレス調整信号を受ける第二の入力とを有
する残存加数レジスタとからなる装置 。 - 【請求項18】 スケール係数の値はスケールダウンを
示すときにD/Nの商はアドレスインクリメントレジス
タに記憶され、D/Nの余りは残存加数レジスタに記憶
され、Nは判断基準レジスタに記憶される請求項17記
載の装置。 - 【請求項19】 制御手段は: 判断基準レジスタの出力に結合された第一の入力と、ア
ドレス調整信号を受けるよう適合された第二の入力と、
スケールアップ信号を受ける第三の入力とを有する補足
回路と; 補足回路の出力に結合された第一の入力と残存加数レジ
スタの出力に結合された第二の入力とを有し、アドレス
調整信号及びスケールされたビデオの画素クロックに応
答しその値を出力する残存アキュムレーターと; アドレス調整信号を発生するよう判断基準レジスタの判
断基準値を残存アキュムレーターの値と比較し、ノーマ
ル信号を受ける入力を有する比較器と; を更に含む請求項17記載の装置。 - 【請求項20】 コンピュータグラフィック出力の水平
同期信号とスケールされたビデオデータの水平走査線の
画素数とに応答し、スケールされたビデオデ ータの画素
クロックを発生するタイミング発生器を更に含む請求項
17記載の装置。 - 【請求項21】 コンピュータグラフィック出力の水平
同期信号とスケールされたビデオ出力の水平走査線の画
素数とを受けるよう適合され、スケールされたビデオ出
力の画素クロックと水平ロック信号とを発生するタイミ
ング発生器と; ビデオデジタル画素データを記憶し、スケールされたビ
デオ出力の画素クロックに応答し、スケールされたビデ
オ出力を発生するスケーリングバッファーと; 制御器バスに結合され、コンピュータグラフィック出力
のアナログ画素データを受け、スケールされたビデオ出
力の画素クロックと、水平ロック信号と、コンピュータ
グラフィック出力の垂直同期信号とに応答し、スケール
されたビデオ出力をコンピュータグラフィック出力にオ
ーバーレイするオーバーレイ制御手段と; からなるビデオデジタル画素データに関してスケール係
数値N/Dを有し、コンピュータグラフィック出力にオ
ーバーレイされるスケールされたビデオ出力を発生する
ビデオデジタル画素データを記憶するディスプレー制御
装置であって、タイミング発生器は: 画素数を受ける制御器バスに結合され、スケールされた
ビデオ出力の画素クロックを受ける入力と水平ロック信
号を発生する出力とを有するプログラム可能な分周器
と; 水平同期信号と水平ロック信号との間の位相差を比較す
ることにより制御信号を発生する位相検出器と; 制御信号中のノイズをフィルター除去することによりフ
ィルターされた制御信号を発生するループフィルター
と; フィルターされた制御信号に応答し、スケールされたビ
デオ出力の画素クロックを発生する電圧制御発振器とか
らなる装置 。 - 【請求項22】 オーバーレイ制御手段は: コンピュータグラフィック出力のアナログ画素データを
ターゲットカラーと比較することによりカラーキー信号
を発生するアナログ比較器を有する第一の制御手段と; ビデオウインドウ比較器と位置カウンタとを有し、ビデ
オウインドウ比較器はスケールされたビデオ出力のアナ
ログ画素データの位置を所定のウインドウ領域と比較す
ることによりウインドウキー信号を発生し、位置カウン
タはスケールされたビデオ出力の画素クロックと水平ロ
ック信号とコンピュータグラフィック出力の垂直同期信
号とに応答し、スケールされたビデオ出力のアナログ画
素データの位置を発生する第二の制御手段と; カラーキー信号とウインドウキー信号とを受けるように
適合され、スケールされたビデオ出力をコンピュータグ
ラフィック出力にオーバーレイするようオーバーレイキ
ー信号を発生するANDゲートとからなる請求項21記
載のディスプレー制御装置。 - 【請求項23】 スケール係数の値がスケールアップを
示すときにゼロがアドレスインクリメントレジスタに記
憶され、Nが残存加数レジスタに記憶され、Dが判断基
準レジスタに記憶されるよう構成される請求項3記載の
装置。 - 【請求項24】 スケール係数の値がスケールアップを
示すときにゼロがアドレスインクリメントレジスタに記
憶され、Nが残存加数レジスタに記憶され、Dが判断基
準レジスタに記憶されるよう構成される請求項10記載
の装置。 - 【請求項25】 スケール係数の値がスケールアップを
示すときにゼロがアドレスインクリメントレジスタに記
憶され、Nが残存加数レジスタに記憶され、Dが判断基
準レジスタに記憶されるよう構成される請求項19記載
の装置。 - 【請求項26】 スケーリングバッファーは:ノーマル信号、スケールダウン信号、スケールアップ信
号の一つである スケール制御信号に応答し、N/Dのス
ケール係数値に対応する値を有するアドレスインクリメ
ント信号を発生する制御手段と; アドレスインクリメント信号とスケールされたビデオ出
力の画素クロックとに応答し、出力アドレスを発生する
出力アドレスポインタ手段と; ビデオデジタル画素データを記憶し、出力アドレスに応
答し、N/Dのスケール係数値に対応するスケールされ
たビデオ出力を発生するデュアルポートメモリーとから
なる請求項21記載のディスプレー制御装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP95106717A EP0741379A1 (en) | 1995-05-04 | 1995-05-04 | Scaled video output overlaid onto a computer graphics output |
US08/434,974 US5710573A (en) | 1995-05-04 | 1995-05-04 | Scaled video output overlaid onto a computer graphics output |
JP7124089A JP2896103B2 (ja) | 1995-05-04 | 1995-05-23 | コンピュータグラフィック出力にオーバーレイされたスケールされたビデオ出力発生装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP95106717A EP0741379A1 (en) | 1995-05-04 | 1995-05-04 | Scaled video output overlaid onto a computer graphics output |
US08/434,974 US5710573A (en) | 1995-05-04 | 1995-05-04 | Scaled video output overlaid onto a computer graphics output |
JP7124089A JP2896103B2 (ja) | 1995-05-04 | 1995-05-23 | コンピュータグラフィック出力にオーバーレイされたスケールされたビデオ出力発生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08314420A JPH08314420A (ja) | 1996-11-29 |
JP2896103B2 true JP2896103B2 (ja) | 1999-05-31 |
Family
ID=27236524
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7124089A Expired - Lifetime JP2896103B2 (ja) | 1995-05-04 | 1995-05-23 | コンピュータグラフィック出力にオーバーレイされたスケールされたビデオ出力発生装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5710573A (ja) |
EP (1) | EP0741379A1 (ja) |
JP (1) | JP2896103B2 (ja) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100211056B1 (ko) * | 1995-12-23 | 1999-07-15 | 이계철 | 다수개의 비디오에 대한 윈도우 제어방법 |
US5917549A (en) * | 1996-08-07 | 1999-06-29 | Adobe Systems Incorporated | Transforming images with different pixel aspect ratios |
US5838387A (en) * | 1996-12-20 | 1998-11-17 | Intel Corporation | Digital video scaling engine |
US5796392A (en) | 1997-02-24 | 1998-08-18 | Paradise Electronics, Inc. | Method and apparatus for clock recovery in a digital display unit |
US6486922B1 (en) * | 1998-02-20 | 2002-11-26 | Matsushita Electric Industrial Co., Ltd. | Synchronization method of image decoder |
USRE45960E1 (en) | 1998-05-27 | 2016-03-29 | Advanced Testing Technologies, Inc. | Single instrument/card for video applications |
US7253792B2 (en) * | 1998-05-27 | 2007-08-07 | Advanced Testing Technologies, Inc. | Video generation and capture techniques |
AU4211499A (en) * | 1998-05-27 | 1999-12-13 | Advanced Testing Technologies, Inc. | Automatic test instrument for multi-format video generation and capture |
US7495674B2 (en) * | 1998-05-27 | 2009-02-24 | Advanced Testing Technologies, Inc. | Video generation and capture techniques |
US7978218B2 (en) * | 1998-05-27 | 2011-07-12 | Advanced Testing Technologies Inc. | Single instrument/card for video applications |
US7768533B2 (en) | 1998-05-27 | 2010-08-03 | Advanced Testing Technologies, Inc. | Video generator with NTSC/PAL conversion capability |
US20020033780A1 (en) * | 1998-09-30 | 2002-03-21 | Masanobu Kimoto | Auto sizing and positioning video data using generalized timing formula |
US6621499B1 (en) * | 1999-01-04 | 2003-09-16 | Ati International Srl | Video processor with multiple overlay generators and/or flexible bidirectional video data port |
JP3797838B2 (ja) | 1999-12-15 | 2006-07-19 | 三菱電機株式会社 | 画像表示装置 |
US6724948B1 (en) * | 1999-12-27 | 2004-04-20 | Intel Corporation | Scaling images for display |
DE10159469B4 (de) * | 2000-12-29 | 2011-09-29 | Robert Bosch Gmbh | Verfahren zur Anzeige und Anzeigevorrichtung |
US6806888B2 (en) | 2002-01-15 | 2004-10-19 | International Business Machines Corporation | Method, apparatus, and computer program product for generating, from first information for a first image, second information for a second image corresponding to a portion of the first image |
US20030214553A1 (en) * | 2002-05-14 | 2003-11-20 | Microsoft Corporation | Ink regions in an overlay control |
US7158675B2 (en) | 2002-05-14 | 2007-01-02 | Microsoft Corporation | Interfacing with ink |
US7925987B2 (en) * | 2002-05-14 | 2011-04-12 | Microsoft Corporation | Entry and editing of electronic ink |
US8166388B2 (en) * | 2002-05-14 | 2012-04-24 | Microsoft Corporation | Overlaying electronic ink |
US20030214531A1 (en) * | 2002-05-14 | 2003-11-20 | Microsoft Corporation | Ink input mechanisms |
US7171622B2 (en) | 2002-07-18 | 2007-01-30 | International Business Machines Corporation | Method, apparatus and computer program product for projecting objects in a display unit |
KR100580177B1 (ko) * | 2003-09-22 | 2006-05-15 | 삼성전자주식회사 | 디지털 방송 수신 시스템에서 디스플레이 동기 신호 생성 장치 및 디코더와 그 방법 |
US20050068336A1 (en) * | 2003-09-26 | 2005-03-31 | Phil Van Dyke | Image overlay apparatus and method for operating the same |
US7250983B2 (en) * | 2004-08-04 | 2007-07-31 | Trident Technologies, Inc. | System and method for overlaying images from multiple video sources on a display device |
US8497908B1 (en) | 2011-12-13 | 2013-07-30 | Advanced Testing Technologies, Inc. | Unified video test apparatus |
US8648869B1 (en) | 2012-02-13 | 2014-02-11 | Advanced Testing Technologies, Inc. | Automatic test instrument for video generation and capture combined with real-time image redisplay methods |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0685556B2 (ja) * | 1984-03-30 | 1994-10-26 | 大日本スクリ−ン製造株式会社 | 画像走査記録装置における倍率変換方法 |
US4580165A (en) * | 1984-04-12 | 1986-04-01 | General Electric Company | Graphic video overlay system providing stable computer graphics overlayed with video image |
US4825388A (en) * | 1986-04-01 | 1989-04-25 | Princeton Gamma Tech., Inc. | Apparatus and method for processing digital images |
US4821031A (en) * | 1988-01-20 | 1989-04-11 | International Computers Limited | Image display apparatus |
US5150461A (en) * | 1988-05-25 | 1992-09-22 | Sun Electric Corporation | Fixed point method of video display scaling |
US5387945A (en) * | 1988-07-13 | 1995-02-07 | Seiko Epson Corporation | Video multiplexing system for superimposition of scalable video streams upon a background video data stream |
WO1990000789A1 (en) * | 1988-07-14 | 1990-01-25 | Seiko Epson Corporation | Video processing circuit |
US4994912A (en) * | 1989-02-23 | 1991-02-19 | International Business Machines Corporation | Audio video interactive display |
JPH02259797A (ja) * | 1989-03-31 | 1990-10-22 | Toshiba Corp | 画像メモリ装置 |
JPH0418681A (ja) * | 1990-05-11 | 1992-01-22 | Nec Corp | 画像縮小・拡大パターン生成回路 |
GB2245463A (en) * | 1990-06-18 | 1992-01-02 | Rank Cintel Ltd | Generating graphic images with run length encoded data |
EP0833506A1 (en) * | 1990-11-09 | 1998-04-01 | Fuji Photo Film Co., Ltd. | Memory system for use in an image data processing apparatus |
JPH04241389A (ja) * | 1991-01-14 | 1992-08-28 | Sharp Corp | 画像処理装置 |
US5422678A (en) * | 1991-01-29 | 1995-06-06 | Seiko Epson Corp. | Video processor for enlarging and contracting an image in a vertical direction |
JPH04317099A (ja) * | 1991-04-16 | 1992-11-09 | Matsushita Electric Ind Co Ltd | 動画対応フレームバッファ |
JPH05158464A (ja) * | 1991-12-09 | 1993-06-25 | Toshiba Corp | 解像度変換回路 |
JPH05242232A (ja) * | 1992-02-28 | 1993-09-21 | Hitachi Ltd | 情報処理装置及び映像表示装置 |
US5406306A (en) * | 1993-02-05 | 1995-04-11 | Brooktree Corporation | System for, and method of displaying information from a graphics memory and a video memory on a display monitor |
US5398075A (en) * | 1993-11-19 | 1995-03-14 | Intel Corporation | Analog chroma keying on color data |
US5541666A (en) * | 1994-07-06 | 1996-07-30 | General Instrument | Method and apparatus for overlaying digitally generated graphics over an analog video signal |
-
1995
- 1995-05-04 US US08/434,974 patent/US5710573A/en not_active Expired - Lifetime
- 1995-05-04 EP EP95106717A patent/EP0741379A1/en not_active Withdrawn
- 1995-05-23 JP JP7124089A patent/JP2896103B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5710573A (en) | 1998-01-20 |
EP0741379A1 (en) | 1996-11-06 |
JPH08314420A (ja) | 1996-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2896103B2 (ja) | コンピュータグラフィック出力にオーバーレイされたスケールされたビデオ出力発生装置 | |
US5874937A (en) | Method and apparatus for scaling up and down a video image | |
JP2975585B2 (ja) | イメージをアップスケーリングする方法及び装置 | |
US5633687A (en) | Method and system for providing an interlaced image on an display | |
JP3419046B2 (ja) | 映像表示装置 | |
JPH08331472A (ja) | 共有フレーム・バッファを含むマルチメディア表示装置においてビデオ・データとグラフィック・データの同期をとる方法及び装置 | |
US6747656B2 (en) | Image processing apparatus and method of the same, and display apparatus using the image processing apparatus | |
JPH07262367A (ja) | デジタル画像信号処理装置および方法 | |
JPH03192392A (ja) | 映像信号出力装置 | |
KR100237422B1 (ko) | Lcd 모니터 표시장치 및 그 표시방법 | |
KR0164670B1 (ko) | 컴퓨터 그래픽 출력에 축척된 영상출력을 중첩하는 디스플레이 제어장치 | |
KR980013299A (ko) | 자화면을 이용하는 영상 확대 장치 및 방법 | |
JP3154741B2 (ja) | 画像処理装置及びその方式 | |
JP3307736B2 (ja) | 画像データ転送装置 | |
JP2000305529A (ja) | 液晶モニタ装置及びディスプレイ装置 | |
JP3332180B2 (ja) | 画像垂直拡大装置 | |
JP3022664B2 (ja) | 画像表示サイズ可変回路 | |
JP3518215B2 (ja) | 映像表示装置 | |
JPH0832962A (ja) | 動画映像信号の圧縮/伸長装置 | |
KR100207787B1 (ko) | 레벨 검출기를 이용한 영상 확대 장치 | |
JPH06311491A (ja) | 画像変換装置 | |
JP2599045B2 (ja) | 垂直方向拡大回路 | |
JP2000056748A (ja) | オンスクリーン表示装置 | |
JPH11331651A (ja) | ディジタルカメラ | |
JPH06261260A (ja) | 画像表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120305 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 14 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |