JP3022664B2 - 画像表示サイズ可変回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は画像表示サイズ可変回路
に係り、デジタル変換された例えばＮＴＳＣ方式の画像
信号を制御データに従って拡大又は縮小する画像表示サ
イズ可変回路の改良に関する。

【０００２】

【従来の技術】従来、この種の画像表示サイズ可変回路
は、デジタル画像データを拡大する場合、図１０に示す
表示画素ａ、ｂ、ｃ、ｄ、ｅ……内の画像データを図示
しない画像記憶回路に格納し、マイクロコンピュータ
（図示せず）等から出力された拡大制御データに基づい
て間引いた読出しクロック信号でその画像記憶回路から
読出して再生表示する構成が知られている。例えば、読
出しクロック信号を１個置きに間引くと、表示画素ａ、
ｂ、ｃ、ｄ、ｅ……内の画像データを１クロック分余分
に保持させて読出し、図１１のように２倍に拡大された
表示画素ａ、ａ、ｂ、ｂ……が再生される。

【０００３】他方、デジタル画像データを縮小する場
合、縮小制御データに基づき書込みクロック信号を間引
いて表示画素ａ、ｂ、ｃ、ｄ、ｅ……内の画像データを
画像記憶回路へ書込み、間引かれない読出しクロック信
号で画素データを読出して再生表示すればよい。例え
ば、書込みクロック信号を１個置きに間引くと、表示画
素ａ、ｂ、ｃ、ｄ、ｅ……の内容が１クロック分間引か
れて画像記憶回路に記憶されるから、画像データをその
まま読み出すと、図１２のように１／２に縮小された表
示画素ａ、ｃ、ｅ……が再生される

【０００４】

【発明が解決しようとする課題】しかしながら、従来の
画像表示サイズ可変回路では、マイクロコンピュータか
らの拡大又は縮小制御データを適当に可変すれば、種々
の拡大又は縮小画面が得られるものの、拡大については
２、４、８倍等の整数倍、縮小については１／２、１／
４、１／８倍等の整数分の１、と言ったように拡大又は
縮小倍率が整数倍や整数分の１に制限される欠点があ
る。本発明はこのような従来の欠点を解決するためにな
されたもので、表示画面における表示可能画素数に対し
て整数倍や整数分の１のみならず、任意の倍率で画像を
拡大又は縮小できる画像表示サイズ可変回路の提供を目
的とする。

【０００５】

【課題を解決するための手段】このような課題を解決す
るために本発明は、画像再生画面に表示する縦および又
は横方向の表示画素数をＡとし、この表示画素数Ａから
間引かれる間引き画素数をＢとするとともに、Ｂ／Ａよ
り大きい最近似値を１／Ｃとし、それらＢ／Ａと１／Ｃ
との差に最も近い値を１／Ｄとし、そのＢ／Ａと１／Ｃ
との差およびその１／Ｄとの差に最も近い値を１／Ｅと
したとき、それらＣ、ＤおよびＥを整数値で求める演算
回路を形成し、Ｃ回に１個のパルスを有する間引信号か
らＤ回に１個のパルスで間引くとともＥ回に１個の割合
でそのＤ回に１個のパルス間引きを解除して上記間引信
号を発生する間引信号発生回路と、その間引信号によっ
て所定のタイミング信号を間引く間引回路と、間引かれ
たタイミング信号によって画像データが読出し又は書込
みされる画像記憶回路を有して構成されている。

【０００６】

【作用】このような手段を備えた本発明では、Ｃ回に１
個のパルスからなる間引信号を間引信号発生回路から出
力して間引回路でタイミング信号を間引くと間引き過ぎ
状態となるが、Ｄ回に１個のパルスで間引信号のパルス
を間引いて出力すると若干の間引き不足状態となり、Ｅ
回に１個の割合でＤ回の１個のパルス間引きを解除する
と、タイミング信号がほぼ均等に近く間引かれる。そし
て、このほぼ均等に間引かれたタイミング信号を読出し
信号として画像記憶回路に加えて記憶画像データを読出
すと拡大画像データが得られるし、書込み信号として画
像記憶回路に加えて画像データを書込むと、縮小された
状態で画像データが画像記憶回路に記憶され、読出され
た画像データによって縮小画像が得られる。

【０００７】

【実施例】以下本発明の実施例を図面を参照して説明す
る。図１は本発明に係る画像表示サイズ可変回路の一実
施例を示すブロック図である。なお、本発明における拡
大機能構成および縮小機能がほぼ同じであるから、便宜
上、拡大機能であって横方向の拡大機能構成から説明す
る。図１において、演算回路１は、例えばＣＰＵおよび
このＣＰＵの動作プログラムを内蔵したマイクロコンピ
ュータや、このマイクロコンピュータを搭載したパーソ
ナルコンピュータからなり、所望の拡大倍率を得るため
の整数値を演算するものである。すなわち、再生画像装
置としてのＣＲＴ（陰極線管）における横方向の表示画
素数をＡとし、この表示画素数Ａから間引かれる間引き
画素数をＢとしてＡ／Ｂ倍の拡大画像を得るために、分
子を１とする分数の組合せでＢ／Ａの値を表現する。

【０００８】この簡素な分数の組合せは、Ｂ／Ａの値よ
り大きい最近似値を１／Ｃとし、それらＢ／Ａと１／Ｃ
との差に最も近い値を１／Ｄとし、そのＢ／Ａと１／Ｃ
との差と１／Ｄとの差に最も近い値を１／Ｅとしたと
き、 Ｂ／Ａ≒（１／Ｃ）−（１／Ｄ）＋（１／Ｅ） で得られる。もちろん、値によってはＢ／Ａ＝（１／
Ｃ）やＢ／Ａ＝（１／Ｃ）−（１／Ｄ）となる場合もあ
る。演算回路１は、画素数Ａと画素数Ｂを外部から又は
プログラムによって設定することにより、これら分数の
分母である整数値Ｃ、ＤおよびＥを得るものであり、プ
ログラマブルカウンタ（図１ではＰＣと略す）３、５、
７にバス接続されている。

【０００９】例えば、横方向が７３６画素のＣＲＴにお
いて２９４画素分の読出しパルス信号（後述する）を間
引いて１．３９９倍の拡大画像を得る場合、 ２９４／７３６≒（１／２）−（１／９）＋（１／９４） となり、演算回路１は横方向の表示画素数７３６と間引
き画素数２９４を設定することにより、上記分数の分母
である整数値「２」、「９」および「９４」をプログラ
マブルカウンタ３、５、７へ出力する。プログラマブル
カウンタ３は、例えば後述するタイミング信号（図２参
照）に同期するとともに入力された設定数「２」を減少
カウントするプログラマブル１／２カウンタであってデ
コーダ９に接続されている。プログラマブルカウンタ５
は１／９カウンタであってデコーダ１１に接続され、プ
ログラマブルカウンタ７は１／９４カウンタであってデ
コーダ１３に接続されている。

【００１０】デコーダ９は、図２のようにプログラマブ
ルカウンタ３が「２」を減算カウントしたとき１個のパ
ルスを出力して第１のカウント信号をゲート回路１５へ
出力するものである。デコーダ１１は、図２のようにプ
ログラマブルカウンタ５が「９」を減算カウントしたと
き１個のパルスを出力して第２のカウント信号をゲート
回路１５へ出力するものであり、デコーダ１３はプログ
ラマブルカウンタ７が「９４」を減算カウントしたとき
１個のパルスを出力して第３のカウント信号をゲート回
路１５へ出力するものである。ゲート回路１５は、デコ
ーダ９からの第１のカウント信号を間引信号とし、第２
のカウント信号によって１個分のパルスを間引くととも
に、第３のカウント信号によって第２のカウント信号に
よる間引を解除し、図２のような間引信号を間引回路１
７へ出力するものである。

【００１１】これらプログラマブルカウンタ３、５、
７、デコーダ９、１１、１３およびゲート回路１５によ
って間引信号発生回路１９が形成されている。間引回路
１７は、間引信号に基づいて後述する読出し用のＣＲＴ
同期信号としてのタイミング信号からパルスを間引くも
のであり、図３Ａのような間引かれたタイミング信号を
読出しパルス信号（読出し信号）として画像記憶回路２
１へ出力するものである。画像記憶回路２１は、画像デ
ータが所定のタイミングで読込まれた従来公知の読書き
自在な画像メモリ（ＶＲＡＭ）であり、図３Ｂのように
間引かれたタイミング信号のパルスの例えば立上がりに
タイミングを合せて画像データを読み出すものである。
タイミング信号のうち間引かれたパルスに相当する部分
では直前のパルスによって読み出された画像データが保
持出力される。

【００１２】次に、このように構成された本発明の画像
表示サイズ可変回路について、例えば横方向表示可能画
素が７３６画素のＣＲＴで１．３９９倍の拡大画像を得
る場合の動作を説明する。図４に示すように、画像記憶
回路２１にデジタル画像データ１〜４８が等しいタイミ
ングで書込まれている場合、図１の演算回路１に表示画
素数７３６および拡大画素数２９４を設定すると、演算
回路１には ２９４／７３６≒（１／２）−（１／９）＋（１／９４） の分数式が作成され、上記分数の分母である整数値
「２」、「９」および「９４」がプログラマブルカウン
タ３、５、７へ出力される。

【００１３】図２に示すように、プログラマブルカウン
タ３が「２」を減算カウントしてデコーダ９が第１のカ
ウント信号をゲート回路１５へ出力し、プログラマブル
カウンタ５が「９」を減算カウントして第２のカウント
信号をデコーダ１１がゲート回路１５へ出力し、プログ
ラマブルカウンタ７が「９４」を減算カウントしてデコ
ーダ１３が第３のカウント信号をゲート回路１５へ出力
する。ゲート回路１５では、デコーダ９からの第１のカ
ウント信号に対して第２のカウント信号で間引くが、常
に第１のカウント信号を第２のカウント信号で間引くと
間引き過ぎるので、第３のカウント信号が入力されたと
きに第２のカウント信号による間引を解除し、ほぼ均等
に間引かれた間引信号を間引信号発生回路１９が間引回
路１７へ出力する。

【００１４】間引回路１７はＣＲＴの同期信号に設定さ
れたタイミング信号を間引信号で間引いて画像記憶回路
２１へ出力し、画像記憶回路２１は図３Ａ、Ｂのように
間引かれたタイミング信号のパルスの立上がりにタイミ
ングを合せて画像データを読出す。なお、図３Ｃ、Ｄは
従来の間引かれないタイミング信号とこれにタイミング
を合せて読出された画像データである。このとき、タイ
ミング信号のうち間引かれたパルスの立上がりに相当す
る部分が間引かれ、図５の横方向（Ｘ方向）に示すよう
に、読出しパルス信号が間引かれると新たな画像データ
は読み出されずに直前の画像データが間延びして保持さ
れる。

【００１５】換言すれば、本発明では、デコーダ９から
の第１のカウント信号によって画像データの読出しパル
スを間引き、デコーダ１１からの第２のカウント信号に
よって９回に１回の間引きが停止されるとともに、デコ
ーダ１３からの第３のカウント信号により９４回に１個
の割合で第２のカウント信号による間引停止を解除し、
１．３９９倍の拡大画像データが出力される。上述した
説明は横方向の拡大機能構成であったが、図１において
縦方向の表示可能な画素数Ａと間引画素数Ｂを演算回路
１へ設定し、水平同期信号をタイミング信号として間引
回路１７へ加え、間引信号発生回路１９からの間引信号
によって間引いて画像記憶回路２１に加えれば、図５の
縦方向（Ｙ方向）に示すように垂直方向のタイミング信
号によって画像記憶回路２１からあるラインが間引かれ
て出力され、間引かれた画像データラインが間延びして
出力される。

【００１６】これら水平および垂直方向に対応させた図
１のような回路構成を有する画像表示サイズ可変回路で
は、図６に示すように、表示領域内の狭いウインドウ領
域の元の再生画像が表示領域一杯に拡大再生できる。設
定比率を決定する画素数Ａ、Ｂを適当に選択して演算回
路１へ入力すれば、任意の拡大サイズ画像が得られる。
しかも、水平および垂直方向を異なる拡大比率で設定し
たり、又は水平および垂直の一方のみについて拡大比率
で設定することも可能であり、演算回路１に設定する画
素数Ａ、Ｂで決定される。上述した構成は、図１の演算
回路１に設定した拡大比率と差異のない拡大画像を実際
に得る場合に適するが、多少の差異が許容されるなら
ば、プログラマブルカウンタ７およびデコーダ１３を省
略し、デコーダ９からの第１のカウント信号をデコーダ
１１からの第２のカウント信号によって常に間引いて間
引信号を作成することも可能である。

【００１７】また、逆に解像度が高くて画素数の多い画
像に対しては、更にもう１段プログラマブルカウンタを
演算回路１へ追加接続し、誤差の少ない間引きを行なう
ことも可能である。すなわち、上述した式 Ｂ／Ａ≒（１／Ｃ）−（１／Ｄ）＋（１／Ｅ） に対し、Ｂ／Ａと１／Ｃとの差を求め、この差と１／Ｄ
との差を求め、更にこの差と１／Ｅとの差を順次求め、
最後の差との最近似値を１／Ｆとし、 Ｂ／Ａ≒（１／Ｃ）−（１／Ｄ）＋（１／Ｅ）−（１／Ｆ） を求め、Ｆ回に１個の割合でＥ回に１個の間引き解消を
禁止して間引き処理できるように構成可能である。

【００１８】このように本発明では、順次分数項を増加
させて無限項の分数式を形成し、整数倍の拡大サイズの
みならず任意倍率の拡大サイズを形成できる。以上説明
した本発明は拡大機能構成であったが、縮小機能を構成
することができる。すなわち、図１において、縦方向の
表示画素数Ａと間引き画素数Ｂを演算回路１へ設定し、
間引回路１７にてクロック信号や水平同期信号としての
タイミング信号をゲート回路１５からの間引信号で間引
いて画像記憶回路２１に加え、画像記憶回路２１ではそ
の間引かれたタイミング信号（書込みパルス信号）で画
像データの水平および垂直の書込みを制御するように形
成すればよい。このように構成すれば、図７に示すよう
に、間引かれたタイミング信号で画像データが画像記憶
回路２１へ水平および垂直書込み制御され、タイミング
信号における間引かれた箇所に対応する画像データは直
前の画像データが間延びして書込まれる。

【００１９】そのため、間引きされない一定の読出しタ
イミング信号によって読み出せば、図８のように縮小画
像データが得られる。このときの縮小比率はＢ／Ａで示
される。このような縮小画像データによって、元の再生
画像が図９のように縮小される。すなわち、本発明の画
像表示サイズ可変回路では、間引きされたタイミング信
号を画像記憶回路２１の読出し信号として用いるか、書
込み信号として用いるかによって拡大又は縮小動作させ
ることができる。しかも、画像表示装置の表示可能画素
数内で表示画素数Ａとこの表示画素数Ａから間引く間引
画素数Ｂを任意に設定すれば、任意の拡大比率Ａ／Ｂ、
縮小比率Ｂ／Ａが得られる。また、本発明を用いれば、
入力画素数に対して一般的な表示画素数より多い高解像
度のＣＲＴ等で画像表示する場合も、表示領域全体に均
一な拡大表示が可能である。

【００２０】

【発明の効果】以上説明したように本発明は、表示可能
画像領域において横および又は縦方向の表示画素数をＡ
とし、間引き画素数をＢとし、分子を１とする分数の組
合せによってＢ／Ａの値に近似させ、このような分数の
組合としてＢ／Ａの値より大きい最近似値１／Ｃと、そ
れらＢ／Ａと１／Ｃとの差に最も近い値１／Ｄと、その
Ｂ／Ａと１／Ｃとの差および１／Ｄとの差に最も近い値
１／Ｅを求め、Ｃ回に１個のパルスからなる間引信号を
Ｄ回に１個のパルスで間引くとともにＥ回に１個の割合
でＤ回に１個の間引きを解除して間引信号を出力し、こ
の間引き信号でタイミング信号を間引いて画像記憶回路
へ加える構成とした。そのため、間引いたタイミング信
号を読出し信号として画像記憶回路に加えれば、読出さ
れた記憶画像データが拡大画像データとなるし、書込み
信号として画像記憶回路に加えれば、縮小された状態で
画像データを画像記憶回路に記憶させることが可能とな
り、読出された画像データが縮小画像データとなる。し
かも、整数値Ａ、Ｂを任意に設定すれば、整数倍や整数
分の１のみならず任意の拡大比率および縮小比率を得る
ことができる。

【図面の簡単な説明】

【図１】本発明に係る画像表示サイズ可変回路の一実施
例を示すブロック図である。

【図２】図１の画像表示サイズ可変回路の動作を説明す
るタイミング波形図である。

【図３】本発明の画像表示サイズ可変回路に画像データ
の書込み又は読出しタイミングを従来例との比較で示す
タイミング波形図である。

【図４】本発明における拡大動作時の画像記憶回路への
画像データの書込み状態を示す図である。

【図５】本発明における拡大動作時の画像記憶回路から
の画像データの読出しタイミングを示す図である。

【図６】等倍再生画像と本発明による拡大再生画像を比
較する図である。

【図７】本発明における縮小動作時の画像記憶回路への
画像データの書込み状態を示す図である。

【図８】本発明における縮小動作時の画像記憶回路から
の画像データの読出しタイミングを示す図である。

【図９】等倍再生画像と本発明による縮小再生画像を比
較する図である。

【図１０】画像データを等倍で再生表示した状態を示す
概略図である。

【図１１】画像データを拡大再生表示した従来の状態を
示す概略図である。

【図１２】画像データを縮小再生表示した従来の状態を
示す概略図である。

【符号の説明】

１ 演算回路 ３、５、７ プログラマブルカウンタ（ＰＣ） ９、１１、１３ デコーダ １５ ゲート回路 １７ 間引回路 １９ 間引信号発生回路 ２１ 画像記憶回路

フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ // Ｈ０４Ｎ 1/387 Ｇ０９Ｇ 5/36 ５２０Ｈ Ｇ０６Ｆ 15/66 ３５５Ｄ (56)参考文献 特開 昭63−205695（ＪＰ，Ａ) 特開 昭59−205665（ＪＰ，Ａ) 特開 昭64−54489（ＪＰ，Ａ) 特開 平４−204999（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09G 5/36 G06F 3/153 G06T 3/40 G09G 5/66 H04N 5/66 H04N 1/387

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 画像再生画面に表示する縦および又は横
   方向の表示画素数をＡとし、この表示画素数Ａから間引
   かれる間引き画素数をＢとするとともに、Ｂ／Ａより大
   きい最近似値を１／Ｃとし、前記Ｂ／Ａと１／Ｃとの差
   に最も近い値を１／Ｄとし、前記Ｂ／Ａと１／Ｃとの差
   および前記１／Ｄとの差に最も近い値を１／Ｅとしたと
   き、前記Ｃ、ＤおよびＥを整数値で求める演算回路と、 前記整数値Ｃ、ＤおよびＥに基づき、Ｃ回に１個のパル
   スを有する間引信号をＤ回に１個のパルスで間引くとと
   もに、Ｅ回に１個の割合で前記Ｄ回に１個のパルス間引
   きを解除して前記間引信号を発生する間引信号発生回路
   と、 前記間引信号によって所定のタイミング信号を間引く間
   引回路と、 間引かれた前記タイミング信号によって画像データが読
   出し又は書込みされる画像記憶回路と、 を具備することを特徴とする画像表示サイズ可変回路。