JPH08331472A - 共有フレーム・バッファを含むマルチメディア表示装置においてビデオ・データとグラフィック・データの同期をとる方法及び装置 - Google Patents
共有フレーム・バッファを含むマルチメディア表示装置においてビデオ・データとグラフィック・データの同期をとる方法及び装置Info
- Publication number
- JPH08331472A JPH08331472A JP8079110A JP7911096A JPH08331472A JP H08331472 A JPH08331472 A JP H08331472A JP 8079110 A JP8079110 A JP 8079110A JP 7911096 A JP7911096 A JP 7911096A JP H08331472 A JPH08331472 A JP H08331472A
- Authority
- JP
- Japan
- Prior art keywords
- data
- video
- processor
- graphic
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
- G09G2340/125—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels wherein one of the images is motion video
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
- H04N5/067—Arrangements or circuits at the transmitter end
- H04N5/073—Arrangements or circuits at the transmitter end for mutually locking plural sources of synchronising signals, e.g. studios or relay stations
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/641—Multi-purpose receivers, e.g. for auxiliary information
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S715/00—Data processing: presentation processing of document, operator interface processing, and screen saver display processing
- Y10S715/972—Inserted real-time video in operator interface
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】
【課題】 共有フレーム・バッファを含むマルチメディ
ア表示装置においてビデオ・データとグラフィック・デ
ータの同期をとる方法及び装置を提供する。 【解決手段】 マルチメディア表示装置は、中央処理装
置、記憶デバイス、中央処理装置と記憶デバイスが接続
された標準インタフェース・バス、グラフィック・プロ
セッサ、アナログ・ビデオ信号をデジタルに変換し、同
期信号を出力するデジタイザ、デジタル・ビデオ・デー
タを処理して、デジタル・ビデオ信号のピクセル表現を
出力するビデオ・プロセッサ、グラフィック・プロセッ
サによって生成されたグラフィック・データとビデオ信
号のピクセル表現を格納する共有フレーム・バッファ、
格納されたデジタル・データをビデオ・モニタを駆動す
るのに適したデータ・ストリームに変換するデバイス、
及びグラフィック・データとビデオ情報を表示するビデ
オ・モニタを含む。
ア表示装置においてビデオ・データとグラフィック・デ
ータの同期をとる方法及び装置を提供する。 【解決手段】 マルチメディア表示装置は、中央処理装
置、記憶デバイス、中央処理装置と記憶デバイスが接続
された標準インタフェース・バス、グラフィック・プロ
セッサ、アナログ・ビデオ信号をデジタルに変換し、同
期信号を出力するデジタイザ、デジタル・ビデオ・デー
タを処理して、デジタル・ビデオ信号のピクセル表現を
出力するビデオ・プロセッサ、グラフィック・プロセッ
サによって生成されたグラフィック・データとビデオ信
号のピクセル表現を格納する共有フレーム・バッファ、
格納されたデジタル・データをビデオ・モニタを駆動す
るのに適したデータ・ストリームに変換するデバイス、
及びグラフィック・データとビデオ情報を表示するビデ
オ・モニタを含む。
Description
【０００１】
【発明の属する技術分野】本発明はデータ処理システム
に関し、特にグラフィックとビデオのデータが表示モニ
タ上に同時に表示されるマルチメディア・データ処理シ
ステムに関する。
に関し、特にグラフィックとビデオのデータが表示モニ
タ上に同時に表示されるマルチメディア・データ処理シ
ステムに関する。
【０００２】
【従来の技術】米国特許第４４９０７４１号、"Synchro
nization Signal Stabilization forVideo Image Overl
ay"は、第２ビデオ信号を生成する第２ビデオ・ディス
プレイに送られる同期（ＳＹＮＣ）信号を安定化させ
て、ＳＹＮＣ信号が比較的不安定な第１ビデオ・ディス
プレイからの第１ビデオ信号を正確に重ね合わせる装置
を開示している。
nization Signal Stabilization forVideo Image Overl
ay"は、第２ビデオ信号を生成する第２ビデオ・ディス
プレイに送られる同期（ＳＹＮＣ）信号を安定化させ
て、ＳＹＮＣ信号が比較的不安定な第１ビデオ・ディス
プレイからの第１ビデオ信号を正確に重ね合わせる装置
を開示している。
【０００３】この特許は、一般的には、２つのビデオ信
号の同期をとる装置について述べているが、１つの共有
フレーム・バッファでビデオ・データ・ストリームとグ
ラフィック・データ画像を重ね合わせることについては
開示も提案もしていない。
号の同期をとる装置について述べているが、１つの共有
フレーム・バッファでビデオ・データ・ストリームとグ
ラフィック・データ画像を重ね合わせることについては
開示も提案もしていない。
【０００４】米国特許第４９６１０９７号、"Apparatus
for Receipt and Display of Raster Scan Imagery Si
gnals in Relocatable Windows on a Video Monitor"
は、外部ソースからデジタル・ラスタ・スキャン画像を
受け取り、画像をはめ込みウィンドウとしてビデオ・モ
ニタ・ディスプレイに表示するインタフェースとメモリ
のシステムを示している。入力画像は、ディスプレイの
リフレッシュ・タイミングに関しては同期がとられる。
パイプライン・デュアル・メモリ・システムは更新バッ
ファと表示バッファから成る。
for Receipt and Display of Raster Scan Imagery Si
gnals in Relocatable Windows on a Video Monitor"
は、外部ソースからデジタル・ラスタ・スキャン画像を
受け取り、画像をはめ込みウィンドウとしてビデオ・モ
ニタ・ディスプレイに表示するインタフェースとメモリ
のシステムを示している。入力画像は、ディスプレイの
リフレッシュ・タイミングに関しては同期がとられる。
パイプライン・デュアル・メモリ・システムは更新バッ
ファと表示バッファから成る。
【０００５】この特許は、１つの表示モニタで２つの画
像を重ね合わせることを扱っているが、更新バッファと
表示バッファという２つの別々のバッファを採用してい
る。
像を重ね合わせることを扱っているが、更新バッファと
表示バッファという２つの別々のバッファを採用してい
る。
【０００６】同特許は、一般的には、２つのビデオ信号
の同期をとる装置について述べているが、１つの共有フ
レーム・バッファでビデオ・データ・ストリームとグラ
フィック・データ画像を重ね合わせることは開示も提案
もしていない。
の同期をとる装置について述べているが、１つの共有フ
レーム・バッファでビデオ・データ・ストリームとグラ
フィック・データ画像を重ね合わせることは開示も提案
もしていない。
【０００７】米国特許第４９９４９１２号、"Audio Vid
eo Interactive Display"は、標準ＴＶビデオとコンピ
ュータによって生成された高解像度グラフィック・ビデ
オがそれぞれ高解像度のグラフィック・モニタ上で同時
に表示されるように、２つの独立したラスタの同期をと
る方法及び装置を示している。これは第１ＴＶフレーム
・バッファと第２グラフィック・バッファのデュアル・
フレーム・バッファにより実現される。
eo Interactive Display"は、標準ＴＶビデオとコンピ
ュータによって生成された高解像度グラフィック・ビデ
オがそれぞれ高解像度のグラフィック・モニタ上で同時
に表示されるように、２つの独立したラスタの同期をと
る方法及び装置を示している。これは第１ＴＶフレーム
・バッファと第２グラフィック・バッファのデュアル・
フレーム・バッファにより実現される。
【０００８】この特許は、一般的には２つのビデオ信号
の同期をとる装置について述べているが、１つの共有フ
レーム・バッファでビデオ・データ・ストリームとグラ
フィック・データ画像を重ね合わせることは開示も提案
もしていない。
の同期をとる装置について述べているが、１つの共有フ
レーム・バッファでビデオ・データ・ストリームとグラ
フィック・データ画像を重ね合わせることは開示も提案
もしていない。
【０００９】米国特許第５２２７８６３号、"Programma
ble Digital Video Processing System"は、複数のソー
スからのビデオ信号のデジタル処理を行なうプログラマ
ブル装置を示している。信号はデジタル・フォーマット
に変換され、リアル・タイムで複数の特殊ビデオ効果が
同時に得られる。これは従来のマイクロコンピュータ・
バスとの直接インタフェースに適している。同特許はま
た、異なるソースからの信号の同期をとる、あるいは"
ジェンロック（genlocking）"して、１つの表示モニタ
に表示する手段も示している。
ble Digital Video Processing System"は、複数のソー
スからのビデオ信号のデジタル処理を行なうプログラマ
ブル装置を示している。信号はデジタル・フォーマット
に変換され、リアル・タイムで複数の特殊ビデオ効果が
同時に得られる。これは従来のマイクロコンピュータ・
バスとの直接インタフェースに適している。同特許はま
た、異なるソースからの信号の同期をとる、あるいは"
ジェンロック（genlocking）"して、１つの表示モニタ
に表示する手段も示している。
【００１０】この特許は、ジェンロックのため同期がと
られたピクセル・クロックを使用するビデオ処理サブシ
ステムについて説明している。この方式では、サイズ変
更の可能な、再配置されたビデオ・ウィンドウでポイン
タ・アーチファクト（pointer artifact）が生じる。同
特許に従った装置によって生じるこのポインタ・アーチ
ファクトは、ここで述べる発明により消去される。
られたピクセル・クロックを使用するビデオ処理サブシ
ステムについて説明している。この方式では、サイズ変
更の可能な、再配置されたビデオ・ウィンドウでポイン
タ・アーチファクト（pointer artifact）が生じる。同
特許に従った装置によって生じるこのポインタ・アーチ
ファクトは、ここで述べる発明により消去される。
【００１１】米国特許第５２２９８５３号、"System fo
r Converting a Video Signal Froma First Format to
a Second Format"は、ある画像を表わすビデオ入力信号
を第１フォーマットから所定の第２フォーマットに変換
する装置を示している。
r Converting a Video Signal Froma First Format to
a Second Format"は、ある画像を表わすビデオ入力信号
を第１フォーマットから所定の第２フォーマットに変換
する装置を示している。
【００１２】この特許は、ビデオとグラフィック等、２
つの独立したマルチメディア画像のマージには触れてお
らず、ビデオ・ウィンドウの再配置可能性を簡単に処理
することはできない。
つの独立したマルチメディア画像のマージには触れてお
らず、ビデオ・ウィンドウの再配置可能性を簡単に処理
することはできない。
【００１３】同特許は、一般的には、２つのビデオ信号
の同期をとる装置について述べているが、１つの共有フ
レーム・バッファでビデオ・データ・ストリームとグラ
フィック・データ画像を重ね合わせることについては開
示も提案もしていない。
の同期をとる装置について述べているが、１つの共有フ
レーム・バッファでビデオ・データ・ストリームとグラ
フィック・データ画像を重ね合わせることについては開
示も提案もしていない。
【００１４】米国特許第５３４７３２２号、"Video Sto
rage and Synchronization"は、フレーム・バッファと
出力バッファを持ち、選択可能な遅延を生じる、ビデオ
格納及び同期装置を示している。入力ビデオ信号はデジ
タル化され、メモリやバッファにルーティングされる。
格納信号は、入力信号と同期してメモリから読出され、
出力バッファでの処理の前に入力信号と混合できる。
rage and Synchronization"は、フレーム・バッファと
出力バッファを持ち、選択可能な遅延を生じる、ビデオ
格納及び同期装置を示している。入力ビデオ信号はデジ
タル化され、メモリやバッファにルーティングされる。
格納信号は、入力信号と同期してメモリから読出され、
出力バッファでの処理の前に入力信号と混合できる。
【００１５】この特許は、複数のライブ・ビデオ・スト
リームの同期をとる方法を開示している。ここでストリ
ームは常に一定の速度で供給される。一定速度を保つ条
件は、同特許では、多くのグラフィック表示システムに
おいて、グラフィック・データの更新は常に一定速度で
はなく、同特許で述べられているシステムによっては処
理できない、という点で大きな制約要件になっている。
リームの同期をとる方法を開示している。ここでストリ
ームは常に一定の速度で供給される。一定速度を保つ条
件は、同特許では、多くのグラフィック表示システムに
おいて、グラフィック・データの更新は常に一定速度で
はなく、同特許で述べられているシステムによっては処
理できない、という点で大きな制約要件になっている。
【００１６】同特許は、一般的には、２つのビデオ信号
の同期をとる装置について述べているが、１つの共有フ
レーム・バッファでビデオ・データ・ストリームとグラ
フィック・データ画像を重ね合わせることについては開
示も提案もしていない。
の同期をとる装置について述べているが、１つの共有フ
レーム・バッファでビデオ・データ・ストリームとグラ
フィック・データ画像を重ね合わせることについては開
示も提案もしていない。
【００１７】
【発明が解決しようとする課題】本発明の目的は、すべ
て中央プロセッサによって制御されるビデオ・プロセッ
サ、グラフィック・プロセッサ、及び表示モニタを持つ
マルチメディア表示装置において、ビデオ・データの２
つのソース間で位相または周波数が異なることにより表
示されるアーチファクト（artifact）をなくすことであ
る。ここデジタル・ビデオ・データ・プロセッサは、グ
ラフィック・プロセッサからのビデオ出力と、ビデオ・
プロセッサからのビデオ出力の同期をとるため、位相調
整可能なプログラマブル同期信号を持つ。
て中央プロセッサによって制御されるビデオ・プロセッ
サ、グラフィック・プロセッサ、及び表示モニタを持つ
マルチメディア表示装置において、ビデオ・データの２
つのソース間で位相または周波数が異なることにより表
示されるアーチファクト（artifact）をなくすことであ
る。ここデジタル・ビデオ・データ・プロセッサは、グ
ラフィック・プロセッサからのビデオ出力と、ビデオ・
プロセッサからのビデオ出力の同期をとるため、位相調
整可能なプログラマブル同期信号を持つ。
【００１８】
【課題を解決するための手段】マルチメディア表示装置
は、中央処理装置、中央処理装置に関連づけられた記憶
デバイス、中央処理装置と記憶デバイスが接続された標
準インタフェース・バス、バスに接続され、中央プロセ
ッサからのコマンドに応答してグラフィック・データを
生成するグラフィック・プロセッサ、アナログ・ビデオ
信号をデジタルに変換し、同期信号を出力するデジタイ
ザ、デジタル化されたビデオ・データを処理するビデオ
・プロセッサ、グラフィック・プロセッサによって生成
されたグラフィック・データを格納する共有フレーム・
バッファ、格納されたデジタル・データを、ビデオ・モ
ニタを駆動するのに適したデータ・ストリームに変換す
るデバイス、及びグラフィック・データとビデオ情報を
表示するビデオ・モニタを含み、ビデオ・プロセッサ
は、プログラマブル位相可変垂直同期信号を生成して、
再配置可能なウィンドウを処理できる共有フレーム・バ
ッファを通してビデオ・データとグラフィック・データ
の同期をとる。
は、中央処理装置、中央処理装置に関連づけられた記憶
デバイス、中央処理装置と記憶デバイスが接続された標
準インタフェース・バス、バスに接続され、中央プロセ
ッサからのコマンドに応答してグラフィック・データを
生成するグラフィック・プロセッサ、アナログ・ビデオ
信号をデジタルに変換し、同期信号を出力するデジタイ
ザ、デジタル化されたビデオ・データを処理するビデオ
・プロセッサ、グラフィック・プロセッサによって生成
されたグラフィック・データを格納する共有フレーム・
バッファ、格納されたデジタル・データを、ビデオ・モ
ニタを駆動するのに適したデータ・ストリームに変換す
るデバイス、及びグラフィック・データとビデオ情報を
表示するビデオ・モニタを含み、ビデオ・プロセッサ
は、プログラマブル位相可変垂直同期信号を生成して、
再配置可能なウィンドウを処理できる共有フレーム・バ
ッファを通してビデオ・データとグラフィック・データ
の同期をとる。
【００１９】本発明の利点は、ビデオ・モニタに表示さ
れるデータの２つのソースは、１つの共有フレーム・バ
ッファに同時に格納でき、プログラマブル垂直同期信号
を使用することで、表示されるアーチファクト（不要な
像）はなくなるということである。
れるデータの２つのソースは、１つの共有フレーム・バ
ッファに同時に格納でき、プログラマブル垂直同期信号
を使用することで、表示されるアーチファクト（不要な
像）はなくなるということである。
【００２０】
【発明の実施の形態】従来技術では、フレームからフレ
ームへのデータの変化により生じる、表示画像内のアー
チファクトをなくす標準的手法は、デュアル・フレーム
・バッファを使用することである。そこでは、１つのフ
レーム・バッファに次の情報のフレームがロードされて
いる間に、第２フレーム・バッファが表示デバイスに読
出される。この手法はかなり効果的であるが、フレーム
・バッファのために２倍の記憶域、２重の制御回路、そ
してフレーム・バッファ・パスにかなり大きな帯域幅が
必要である。
ームへのデータの変化により生じる、表示画像内のアー
チファクトをなくす標準的手法は、デュアル・フレーム
・バッファを使用することである。そこでは、１つのフ
レーム・バッファに次の情報のフレームがロードされて
いる間に、第２フレーム・バッファが表示デバイスに読
出される。この手法はかなり効果的であるが、フレーム
・バッファのために２倍の記憶域、２重の制御回路、そ
してフレーム・バッファ・パスにかなり大きな帯域幅が
必要である。
【００２１】対照的に、本発明に従ったマルチメディア
・システムは１つの共有フレーム・バッファを使用し、
中央処理装置のコマンドによりグラフィック・プロセッ
サから生成されたグラフィック・データは、標準テレビ
信号等のビデオ・データと同時に、ＮＴＳＣ、ＰＡＬ等
の標準フォーマットで格納される。グラフィック・デー
タ及びビデオ・データは、同期信号の周波数や位相が異
なることがあるので、同期信号の同期をとる、あるいは
テレビ業界で通常呼ばれるように、ジェンロックする必
要がある。
・システムは１つの共有フレーム・バッファを使用し、
中央処理装置のコマンドによりグラフィック・プロセッ
サから生成されたグラフィック・データは、標準テレビ
信号等のビデオ・データと同時に、ＮＴＳＣ、ＰＡＬ等
の標準フォーマットで格納される。グラフィック・デー
タ及びビデオ・データは、同期信号の周波数や位相が異
なることがあるので、同期信号の同期をとる、あるいは
テレビ業界で通常呼ばれるように、ジェンロックする必
要がある。
【００２２】図１を参照して、本発明を取り入れたマル
チメディア表示装置について説明する。
チメディア表示装置について説明する。
【００２３】マルチメディア表示装置１００は、システ
ム１００を制御し、マルチメディア・システム１００の
出力として表示モニタ１１４にグラフィック画像を描く
コマンドを生成する中央処理装置（ＣＰＵ）１０２を含
む。ＣＰＵ１０２に記憶デバイス１０４が関連づけら
れ、システムで用いられる命令、データを格納する。Ｃ
ＰＵ１０２と記憶デバイス１０４はシステム・バス１０
６に接続される。バス１０６はＰＣＩ、ＩＳＡ等、標準
システム・バスとして実現できる。
ム１００を制御し、マルチメディア・システム１００の
出力として表示モニタ１１４にグラフィック画像を描く
コマンドを生成する中央処理装置（ＣＰＵ）１０２を含
む。ＣＰＵ１０２に記憶デバイス１０４が関連づけら
れ、システムで用いられる命令、データを格納する。Ｃ
ＰＵ１０２と記憶デバイス１０４はシステム・バス１０
６に接続される。バス１０６はＰＣＩ、ＩＳＡ等、標準
システム・バスとして実現できる。
【００２４】システム・バス１０６にはグラフィック・
プロセッサ１０８も接続される。グラフィック・プロセ
ッサ１０８はＣＰＵ１０２からコマンドを受け取り、表
示されるグラフィック画像を表わすピクセル・データを
生成する。グラフィック・プロセッサ１０８のピクセル
・データ出力は共有フレーム・バッファ１１０に格納さ
れる。
プロセッサ１０８も接続される。グラフィック・プロセ
ッサ１０８はＣＰＵ１０２からコマンドを受け取り、表
示されるグラフィック画像を表わすピクセル・データを
生成する。グラフィック・プロセッサ１０８のピクセル
・データ出力は共有フレーム・バッファ１１０に格納さ
れる。
【００２５】表示モニタ１１４に画像を作るため、共有
フレーム・バッファ１１０から変換デバイス１１２へデ
ータが読出される。変換デバイス１１２はＲＡＭＤＡＣ
（ランダム・アクセス・メモリ・デジタル／アナログ・
コンバータ）として簡単に実現できる。変換デバイス１
１２は、色と輝度のデータを含むビデオ・ストリームを
表示モニタ１１４に出力する。
フレーム・バッファ１１０から変換デバイス１１２へデ
ータが読出される。変換デバイス１１２はＲＡＭＤＡＣ
（ランダム・アクセス・メモリ・デジタル／アナログ・
コンバータ）として簡単に実現できる。変換デバイス１
１２は、色と輝度のデータを含むビデオ・ストリームを
表示モニタ１１４に出力する。
【００２６】マルチメディア表示装置であるシステム１
００は通常、表示モニタ１１４に表示される第２の情報
源を持つ。例えばＮＴＳＣ、ＰＡＬのフォーマット等、
標準フォーマットの標準テレビ信号１２２をシステム１
００に出力してモニタ１１４に表示できる。ビデオ信号
がジェンロック／デジタイザ回路１２４によってデジタ
ル化される。ジェンロック／デジタイザ回路１２４は、
ビデオ信号の色／輝度信号、水平同期信号、垂直同期信
号、及びクロック信号の出力を持つ。これらの信号はそ
れぞれビデオ・プロセッサ１２６に入力される。ビデオ
・プロセッサ１２６は表示モニタ１１４に表示されるピ
クセル・データ出力を生成する。ビデオ・プロセッサ１
２６から出力されたピクセル・データ出力は、グラフィ
ック・プロセッサ１０８からのデータと同じように共有
フレーム・バッファ１１０に格納される。
００は通常、表示モニタ１１４に表示される第２の情報
源を持つ。例えばＮＴＳＣ、ＰＡＬのフォーマット等、
標準フォーマットの標準テレビ信号１２２をシステム１
００に出力してモニタ１１４に表示できる。ビデオ信号
がジェンロック／デジタイザ回路１２４によってデジタ
ル化される。ジェンロック／デジタイザ回路１２４は、
ビデオ信号の色／輝度信号、水平同期信号、垂直同期信
号、及びクロック信号の出力を持つ。これらの信号はそ
れぞれビデオ・プロセッサ１２６に入力される。ビデオ
・プロセッサ１２６は表示モニタ１１４に表示されるピ
クセル・データ出力を生成する。ビデオ・プロセッサ１
２６から出力されたピクセル・データ出力は、グラフィ
ック・プロセッサ１０８からのデータと同じように共有
フレーム・バッファ１１０に格納される。
【００２７】ビデオ・プロセッサ１２６からのピクセル
・データ出力は、グラフィック・プロセッサ１０８から
のデータとはクロック周波数または位相が異なることが
あるので、データのこの２つのソースの同期化を行なう
必要がある。クロック周波数が異なるか、またはクロッ
ク周波数は同じで位相が異なるビデオ・データの２つの
ソースの同期化は、ジェンロッキングと呼ばれる。ビデ
オ・プロセッサ１２６は調整可能な垂直同期信号を出力
する。この信号はグラフィック・プロセッサ１０８に入
力され、またビデオ・モニタ１１４にも送られる。調整
可能な垂直同期信号の生成については図２を参照しなが
ら詳しく述べる。
・データ出力は、グラフィック・プロセッサ１０８から
のデータとはクロック周波数または位相が異なることが
あるので、データのこの２つのソースの同期化を行なう
必要がある。クロック周波数が異なるか、またはクロッ
ク周波数は同じで位相が異なるビデオ・データの２つの
ソースの同期化は、ジェンロッキングと呼ばれる。ビデ
オ・プロセッサ１２６は調整可能な垂直同期信号を出力
する。この信号はグラフィック・プロセッサ１０８に入
力され、またビデオ・モニタ１１４にも送られる。調整
可能な垂直同期信号の生成については図２を参照しなが
ら詳しく述べる。
【００２８】図２を参照する。ビデオ・プロセッサ１２
６からの垂直同期入力（ＶＳＹＮＣＩＮ）信号２０２
は、ライン２０４のプログラム位相遅延値をカウンタ２
０６にロードし、カウンタ２０６をイネーブルにする。
ビデオ・プロセッサ１２６からのライン２０８の水平同
期（ＨＳＹＮＣ）信号は、各ＨＳＹＮＣパルスについて
カウンタ２０６のカウントを１つ減分する。カウンタ２
０６のカウントが０に達すると、ライン２１０のカウン
タ出力はＨＩＧＨになり、正エッジ検出器回路２１２か
らライン２１１にＶＳＹＮＣＯＵＴ信号が出力される。
ライン２１１のＶＳＹＮＣＯＵＴ信号はグラフィック・
プロセッサ１０８に接続され、グラフィックとビデオの
データの同期がとられる。またライン２１０のカウンタ
出力がＨＩＧＨになると、インバータ２１４を通してカ
ウンタ・ディスエーブル信号がイネーブル入力２１６に
送られ、次のＶＳＹＮＣＩＮ信号のためにカウンタ２０
６がリセットされる。
６からの垂直同期入力（ＶＳＹＮＣＩＮ）信号２０２
は、ライン２０４のプログラム位相遅延値をカウンタ２
０６にロードし、カウンタ２０６をイネーブルにする。
ビデオ・プロセッサ１２６からのライン２０８の水平同
期（ＨＳＹＮＣ）信号は、各ＨＳＹＮＣパルスについて
カウンタ２０６のカウントを１つ減分する。カウンタ２
０６のカウントが０に達すると、ライン２１０のカウン
タ出力はＨＩＧＨになり、正エッジ検出器回路２１２か
らライン２１１にＶＳＹＮＣＯＵＴ信号が出力される。
ライン２１１のＶＳＹＮＣＯＵＴ信号はグラフィック・
プロセッサ１０８に接続され、グラフィックとビデオの
データの同期がとられる。またライン２１０のカウンタ
出力がＨＩＧＨになると、インバータ２１４を通してカ
ウンタ・ディスエーブル信号がイネーブル入力２１６に
送られ、次のＶＳＹＮＣＩＮ信号のためにカウンタ２０
６がリセットされる。
【００２９】図３を参照して、不要なアーチファクトの
ビジュアル表現について説明する。
ビジュアル表現について説明する。
【００３０】ビデオ・モニタ１１４は、グラフィック・
データをウィンドウ３０２に、ビデオ・データをウィン
ドウ３０４に表示する。フレームｎからのビデオ・デー
タ３０６はウィンドウ３０４の上側を占め、フレームｎ
−１からのビデオ・データ３０８はウィンドウ３０４の
下側を占める。ビデオ・データ３０６とビデオ・データ
３０８のインタフェースにより、不要なポインタ・アー
チファクト３１０が生じる。アーチファクト３１０は２
つのビデオ・フレームからのデータの境界である。通
常、アーチファクトは、１ピクセル高く、ウィンドウ３
０４の長さに等しい長さである。アーチファクトはビデ
オの動きが速い時により目立つ。
データをウィンドウ３０２に、ビデオ・データをウィン
ドウ３０４に表示する。フレームｎからのビデオ・デー
タ３０６はウィンドウ３０４の上側を占め、フレームｎ
−１からのビデオ・データ３０８はウィンドウ３０４の
下側を占める。ビデオ・データ３０６とビデオ・データ
３０８のインタフェースにより、不要なポインタ・アー
チファクト３１０が生じる。アーチファクト３１０は２
つのビデオ・フレームからのデータの境界である。通
常、アーチファクトは、１ピクセル高く、ウィンドウ３
０４の長さに等しい長さである。アーチファクトはビデ
オの動きが速い時により目立つ。
【００３１】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００３２】（１）中央処理装置と、前記中央処理装置
に関連づけられた記憶デバイスと、前記中央処理装置と
周辺デバイスが接続されたインタフェース・バスと、前
記インタフェース・バスに接続され、前記中央処理装置
からのコマンドに応答してグラフィック・データを生成
するグラフィック・プロセッサと、ビデオ・データを処
理し、可変ＳＹＮＣ生成回路を含み、プログラマブル位
相可変垂直同期信号を生成して、再配置可能なウィンド
ウを処理できる共有フレーム・バッファを通して前記ビ
デオ・データと前記グラフィック・データの同期をと
る、ビデオ・プロセッサと、前記グラフィック・プロセ
ッサによって生成されたグラフィック・データと、前記
デジタル化されたビデオ・データを格納する共有フレー
ム・バッファと、前記共有フレーム・バッファに格納さ
れたデータを、ビデオ・モニタを駆動するのに適したデ
ータ・ストリームに変換するデバイスと、前記グラフィ
ック・データと前記デジタル・ビデオ・データを表示す
るビデオ・モニタと、を含む、マルチメディア表示装
置。 （２）アナログ・ビデオ信号をデジタル・ビデオ・デー
タに変換するデジタイザを含む、前記（１）記載のマル
チメディア表示装置。 （３）前記可変ＳＹＮＣ生成回路は、位相遅延を表わす
所定数の水平線をカウントするカウンタと、前記カウン
タの所定出力カウントに応答するＳＹＮＣパルス生成回
路と、を含む、前記（１）記載のマルチメディア表示装
置。 （４）データ処理装置においてビデオ・モニタに表示す
るため複数のデータ・ソースの同期をとる方法であっ
て、第１プロセッサの第１データ・ソースからデータを
処理するステップと、第２プロセッサの第２データ・ソ
ースからデータを処理するステップと、前記第１プロセ
ッサに複数の同期信号を生成して、前記第１ソースから
の前記データと前記第２ソースからの前記データの、前
記ビデオ・モニタでの表示の同期をとるステップと、前
記第１ソースからの前記データと前記第２ソースからの
前記データを共有バッファに格納するステップと、前記
バッファに格納されたデータを前記ビデオ・モニタに表
示するステップと、を含む、方法。 （５）前記生成ステップは、入力同期信号と出力同期信
号との間の所定位相遅延を表わすカウントを格納するス
テップと、複数のカウント信号を前記格納されたカウン
トまでカウンタでカウントするステップと、前記カウン
タが所定カウントに達したときに同期信号出力を生成す
るステップと、を含む、データ処理装置においてビデオ
・モニタに表示するため複数のデータ・ソースの同期を
とる、前記（４）記載の方法。 （６）前記カウント・ステップは水平同期パルスをカウ
ントする、データ処理装置においてビデオ・モニタに表
示するため複数のデータ・ソースの同期をとる、前記
（５）記載の方法。 （７）前記入力と出力の同期信号は垂直同期信号であ
る、データ処理装置においてビデオ・モニタに表示する
ため複数のデータ・ソースの同期をとる、前記（５）記
載の方法。 （８）前記カウントは、前記第１データ・ソースと前記
第２データ・ソースの間の位相遅延を表わす、データ処
理装置においてビデオ・モニタに表示するため複数のデ
ータ・ソースの同期をとる、前記（５）記載の方法。
に関連づけられた記憶デバイスと、前記中央処理装置と
周辺デバイスが接続されたインタフェース・バスと、前
記インタフェース・バスに接続され、前記中央処理装置
からのコマンドに応答してグラフィック・データを生成
するグラフィック・プロセッサと、ビデオ・データを処
理し、可変ＳＹＮＣ生成回路を含み、プログラマブル位
相可変垂直同期信号を生成して、再配置可能なウィンド
ウを処理できる共有フレーム・バッファを通して前記ビ
デオ・データと前記グラフィック・データの同期をと
る、ビデオ・プロセッサと、前記グラフィック・プロセ
ッサによって生成されたグラフィック・データと、前記
デジタル化されたビデオ・データを格納する共有フレー
ム・バッファと、前記共有フレーム・バッファに格納さ
れたデータを、ビデオ・モニタを駆動するのに適したデ
ータ・ストリームに変換するデバイスと、前記グラフィ
ック・データと前記デジタル・ビデオ・データを表示す
るビデオ・モニタと、を含む、マルチメディア表示装
置。 （２）アナログ・ビデオ信号をデジタル・ビデオ・デー
タに変換するデジタイザを含む、前記（１）記載のマル
チメディア表示装置。 （３）前記可変ＳＹＮＣ生成回路は、位相遅延を表わす
所定数の水平線をカウントするカウンタと、前記カウン
タの所定出力カウントに応答するＳＹＮＣパルス生成回
路と、を含む、前記（１）記載のマルチメディア表示装
置。 （４）データ処理装置においてビデオ・モニタに表示す
るため複数のデータ・ソースの同期をとる方法であっ
て、第１プロセッサの第１データ・ソースからデータを
処理するステップと、第２プロセッサの第２データ・ソ
ースからデータを処理するステップと、前記第１プロセ
ッサに複数の同期信号を生成して、前記第１ソースから
の前記データと前記第２ソースからの前記データの、前
記ビデオ・モニタでの表示の同期をとるステップと、前
記第１ソースからの前記データと前記第２ソースからの
前記データを共有バッファに格納するステップと、前記
バッファに格納されたデータを前記ビデオ・モニタに表
示するステップと、を含む、方法。 （５）前記生成ステップは、入力同期信号と出力同期信
号との間の所定位相遅延を表わすカウントを格納するス
テップと、複数のカウント信号を前記格納されたカウン
トまでカウンタでカウントするステップと、前記カウン
タが所定カウントに達したときに同期信号出力を生成す
るステップと、を含む、データ処理装置においてビデオ
・モニタに表示するため複数のデータ・ソースの同期を
とる、前記（４）記載の方法。 （６）前記カウント・ステップは水平同期パルスをカウ
ントする、データ処理装置においてビデオ・モニタに表
示するため複数のデータ・ソースの同期をとる、前記
（５）記載の方法。 （７）前記入力と出力の同期信号は垂直同期信号であ
る、データ処理装置においてビデオ・モニタに表示する
ため複数のデータ・ソースの同期をとる、前記（５）記
載の方法。 （８）前記カウントは、前記第１データ・ソースと前記
第２データ・ソースの間の位相遅延を表わす、データ処
理装置においてビデオ・モニタに表示するため複数のデ
ータ・ソースの同期をとる、前記（５）記載の方法。
【図１】本発明を実現したマルチメディア・システムの
ブロック図である。
ブロック図である。
【図２】本発明に従ったプログラマブル垂直同期信号生
成回路のブロック図である。
成回路のブロック図である。
【図３】不要なアーチファクトを示す図である。
１００ マルチメディア・システム １０２ 中央処理装置（ＣＰＵ） １０４ 記憶デバイス １０６ システム・バス １０８ グラフィック・プロセッサ １１０ 共有フレーム・バッファ １１２ 変換デバイス １１４ 表示モニタ １２２ 標準テレビ信号 １２４ ジェンロック／デジタイザ回路 １２６ ビデオ・プロセッサ ２０２ 垂直同期入力（ＶＳＹＮＣＩＮ）信号 ２０４、２０８、２１０、２１１ ライン ２０６ カウンタ ２１２ 正エッジ検出器回路 ２１４ インバータ ２１６ イネーブル入力 ３０２、３０４ ウィンドウ ３０６、３０８ ビデオ・データ ３１０ ポインタ・アーチファクト
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ダリル・ジョナサン・ランプ アメリカ合衆国27513、ノース・カロライ ナ州カリー、ノース・ウッドシェド・コー ト 107
Claims (8)
- 【請求項１】中央処理装置と、 前記中央処理装置に関連づけられた記憶デバイスと、 前記中央処理装置と周辺デバイスが接続されたインタフ
ェース・バスと、 前記インタフェース・バスに接続され、前記中央処理装
置からのコマンドに応答してグラフィック・データを生
成するグラフィック・プロセッサと、 ビデオ・データを処理し、可変ＳＹＮＣ生成回路を含
み、プログラマブル位相可変垂直同期信号を生成して、
再配置可能なウィンドウを処理できる共有フレーム・バ
ッファを通して前記ビデオ・データと前記グラフィック
・データの同期をとる、ビデオ・プロセッサと、 前記グラフィック・プロセッサによって生成されたグラ
フィック・データと、前記デジタル化されたビデオ・デ
ータを格納する共有フレーム・バッファと、 前記共有フレーム・バッファに格納されたデータを、ビ
デオ・モニタを駆動するのに適したデータ・ストリーム
に変換するデバイスと、 前記グラフィック・データと前記デジタル・ビデオ・デ
ータを表示するビデオ・モニタと、 を含む、マルチメディア表示装置。 - 【請求項２】アナログ・ビデオ信号をデジタル・ビデオ
・データに変換するデジタイザを含む、請求項１記載の
マルチメディア表示装置。 - 【請求項３】前記可変ＳＹＮＣ生成回路は、 位相遅延を表わす所定数の水平線をカウントするカウン
タと、 前記カウンタの所定出力カウントに応答するＳＹＮＣパ
ルス生成回路と、 を含む、請求項１記載のマルチメディア表示装置。 - 【請求項４】データ処理装置においてビデオ・モニタに
表示するため複数のデータ・ソースの同期をとる方法で
あって、 第１プロセッサの第１データ・ソースからデータを処理
するステップと、 第２プロセッサの第２データ・ソースからデータを処理
するステップと、 前記第１プロセッサに複数の同期信号を生成して、前記
第１ソースからの前記データと前記第２ソースからの前
記データの、前記ビデオ・モニタでの表示の同期をとる
ステップと、 前記第１ソースからの前記データと前記第２ソースから
の前記データを共有バッファに格納するステップと、 前記バッファに格納されたデータを前記ビデオ・モニタ
に表示するステップと、 を含む、方法。 - 【請求項５】前記生成ステップは、 入力同期信号と出力同期信号との間の所定位相遅延を表
わすカウントを格納するステップと、 複数のカウント信号を前記格納されたカウントまでカウ
ンタでカウントするステップと、 前記カウンタが所定カウントに達したときに同期信号出
力を生成するステップと、 を含む、データ処理装置においてビデオ・モニタに表示
するため複数のデータ・ソースの同期をとる、請求項４
記載の方法。 - 【請求項６】前記カウント・ステップは水平同期パルス
をカウントする、データ処理装置においてビデオ・モニ
タに表示するため複数のデータ・ソースの同期をとる、
請求項５記載の方法。 - 【請求項７】前記入力と出力の同期信号は垂直同期信号
である、データ処理装置においてビデオ・モニタに表示
するため複数のデータ・ソースの同期をとる、請求項５
記載の方法。 - 【請求項８】前記カウントは、前記第１データ・ソース
と前記第２データ・ソースの間の位相遅延を表わす、デ
ータ処理装置においてビデオ・モニタに表示するため複
数のデータ・ソースの同期をとる、請求項５記載の方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US44904795A | 1995-05-24 | 1995-05-24 | |
| US449047 | 2006-06-08 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08331472A true JPH08331472A (ja) | 1996-12-13 |
Family
ID=23782664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8079110A Pending JPH08331472A (ja) | 1995-05-24 | 1996-04-01 | 共有フレーム・バッファを含むマルチメディア表示装置においてビデオ・データとグラフィック・データの同期をとる方法及び装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5977989A (ja) |
| EP (1) | EP0744731B1 (ja) |
| JP (1) | JPH08331472A (ja) |
| KR (1) | KR100218618B1 (ja) |
| DE (1) | DE69604969T2 (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW346586B (en) * | 1997-05-16 | 1998-12-01 | Feng Bao Systems Co Ltd Ing | Method for editing a multimedia simultaneous teaching system |
| US6304297B1 (en) * | 1998-07-21 | 2001-10-16 | Ati Technologies, Inc. | Method and apparatus for manipulating display of update rate |
| US6321335B1 (en) | 1998-10-30 | 2001-11-20 | Acqis Technology, Inc. | Password protected modular computer method and device |
| US6311268B1 (en) * | 1998-11-06 | 2001-10-30 | Acqis Technology, Inc. | Computer module device and method for television use |
| US6661422B1 (en) * | 1998-11-09 | 2003-12-09 | Broadcom Corporation | Video and graphics system with MPEG specific data transfer commands |
| US7982740B2 (en) | 1998-11-09 | 2011-07-19 | Broadcom Corporation | Low resolution graphics mode support using window descriptors |
| WO2000028518A2 (en) * | 1998-11-09 | 2000-05-18 | Broadcom Corporation | Graphics display system |
| US6768774B1 (en) | 1998-11-09 | 2004-07-27 | Broadcom Corporation | Video and graphics system with video scaling |
| US7213061B1 (en) | 1999-04-29 | 2007-05-01 | Amx Llc | Internet control system and method |
| US6718415B1 (en) * | 1999-05-14 | 2004-04-06 | Acqis Technology, Inc. | Computer system and method including console housing multiple computer modules having independent processing units, mass storage devices, and graphics controllers |
| US6643777B1 (en) | 1999-05-14 | 2003-11-04 | Acquis Technology, Inc. | Data security method and device for computer modules |
| US6657646B2 (en) * | 1999-06-08 | 2003-12-02 | Amx Corporation | System and method for multimedia display |
| US6606127B1 (en) * | 1999-06-10 | 2003-08-12 | Enseo, Inc. | System and method for synchronizing, storing and accurately reproducing video signals |
| US6795863B1 (en) | 1999-08-10 | 2004-09-21 | Intline.Com, Inc. | System, device and method for combining streaming video with e-mail |
| US7367042B1 (en) | 2000-02-29 | 2008-04-29 | Goldpocket Interactive, Inc. | Method and apparatus for hyperlinking in a television broadcast |
| US7120924B1 (en) | 2000-02-29 | 2006-10-10 | Goldpocket Interactive, Inc. | Method and apparatus for receiving a hyperlinked television broadcast |
| US7343617B1 (en) | 2000-02-29 | 2008-03-11 | Goldpocket Interactive, Inc. | Method and apparatus for interaction with hyperlinks in a television broadcast |
| US20020108115A1 (en) * | 2000-12-11 | 2002-08-08 | The Associated Press | News and other information delivery system and method |
| US7426537B2 (en) * | 2002-05-31 | 2008-09-16 | Microsoft Corporation | Systems and methods for sharing dynamic content among a plurality of online co-users |
| US7287054B2 (en) * | 2002-05-31 | 2007-10-23 | Microsoft Corporation | Systems and methods for shared browsing among a plurality of online co-users |
| JP4161770B2 (ja) | 2003-04-01 | 2008-10-08 | ソニー株式会社 | データ合成装置およびデータ合成方法 |
| US7483031B2 (en) * | 2003-04-17 | 2009-01-27 | Nvidia Corporation | Method for synchronizing graphics processing units |
| US8063916B2 (en) | 2003-10-22 | 2011-11-22 | Broadcom Corporation | Graphics layer reduction for video composition |
| US20070059669A1 (en) * | 2005-08-23 | 2007-03-15 | Lockheed Martin Corporation | Systems and methods for processing video images |
| US9063739B2 (en) | 2005-09-07 | 2015-06-23 | Open Invention Network, Llc | Method and computer program for device configuration |
| US20080036911A1 (en) * | 2006-05-05 | 2008-02-14 | Robert Noory | Method and apparatus for synchronizing a graphics signal according to a reference signal |
| US7990724B2 (en) | 2006-12-19 | 2011-08-02 | Juhasz Paul R | Mobile motherboard |
| US8990673B2 (en) * | 2008-05-30 | 2015-03-24 | Nbcuniversal Media, Llc | System and method for providing digital content |
| WO2015199734A1 (en) | 2014-06-27 | 2015-12-30 | Hewlett-Packard Development Company, Lp | Buffer-based update of state data |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4490741A (en) * | 1982-10-08 | 1984-12-25 | Heath Company | Synchronization signal stabilization for video image overlay |
| US4536683A (en) * | 1983-06-23 | 1985-08-20 | Zenith Electronics Corporation | Horizontal phase shifter |
| US4964069A (en) * | 1987-05-12 | 1990-10-16 | International Business Machines Corporation | Self adjusting video interface |
| US4814872A (en) * | 1987-06-04 | 1989-03-21 | Tektronix, Inc. | Digital video probe system |
| US4961071A (en) * | 1988-09-23 | 1990-10-02 | Krooss John R | Apparatus for receipt and display of raster scan imagery signals in relocatable windows on a video monitor |
| US4994912A (en) * | 1989-02-23 | 1991-02-19 | International Business Machines Corporation | Audio video interactive display |
| US5227863A (en) * | 1989-11-14 | 1993-07-13 | Intelligent Resources Integrated Systems, Inc. | Programmable digital video processing system |
| JPH05324821A (ja) * | 1990-04-24 | 1993-12-10 | Sony Corp | 高解像度映像及び図形表示装置 |
| US5185603A (en) * | 1990-07-13 | 1993-02-09 | Medin David L | Apparatus for synchronizing computer and video images to be simultaneously displayed on a monitor and method for performing same |
| US5245322A (en) * | 1990-12-11 | 1993-09-14 | International Business Machines Corporation | Bus architecture for a multimedia system |
| US5347322A (en) * | 1991-07-09 | 1994-09-13 | Rebo Research | Video storage and synchronization |
| US5229853A (en) * | 1991-08-19 | 1993-07-20 | Hewlett-Packard Company | System for converting a video signal from a first format to a second format |
| US5243447A (en) * | 1992-06-19 | 1993-09-07 | Intel Corporation | Enhanced single frame buffer display system |
| US5517612A (en) * | 1993-11-12 | 1996-05-14 | International Business Machines Corporation | Device for scaling real-time image frames in multi-media workstations |
| US5563633A (en) * | 1993-12-30 | 1996-10-08 | At&T Global Information Solutions Company | Method and apparatus for data compression during monitor refresh operations |
| WO1996020470A1 (en) * | 1994-12-23 | 1996-07-04 | Philips Electronics N.V. | Single frame buffer image processing system |
| US5727192A (en) * | 1995-03-24 | 1998-03-10 | 3Dlabs Inc. Ltd. | Serial rendering system with auto-synchronization on frame blanking |
| US5684968A (en) * | 1995-06-16 | 1997-11-04 | International Business Machines Corporation | Method and apparatus for processing multiple images concurrently |
-
1996
- 1996-04-01 JP JP8079110A patent/JPH08331472A/ja active Pending
- 1996-04-23 DE DE69604969T patent/DE69604969T2/de not_active Expired - Fee Related
- 1996-04-23 EP EP96480044A patent/EP0744731B1/en not_active Expired - Lifetime
- 1996-05-07 KR KR1019960014890A patent/KR100218618B1/ko not_active IP Right Cessation
-
1997
- 1997-09-02 US US08/922,000 patent/US5977989A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR960043761A (ko) | 1996-12-23 |
| EP0744731B1 (en) | 1999-11-03 |
| KR100218618B1 (ko) | 1999-09-01 |
| DE69604969D1 (de) | 1999-12-09 |
| EP0744731A2 (en) | 1996-11-27 |
| EP0744731A3 (en) | 1998-01-14 |
| DE69604969T2 (de) | 2000-05-18 |
| US5977989A (en) | 1999-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08331472A (ja) | 共有フレーム・バッファを含むマルチメディア表示装置においてビデオ・データとグラフィック・データの同期をとる方法及び装置 | |
| JP3268779B2 (ja) | ビデオウィンドウのための可変ピクセルデプスおよびフォーマット | |
| US4855813A (en) | Television image processing system having capture, merge and display capability | |
| US5432905A (en) | Advanced asyncronous video architecture | |
| US5633687A (en) | Method and system for providing an interlaced image on an display | |
| JPH10319928A (ja) | フォーマット変換用マルチスキャンビデオタイミング発生器 | |
| JPS6055836B2 (ja) | ビデオ処理システム | |
| EP0366871B1 (en) | Apparatus for processing video signal | |
| JPH0432593B2 (ja) | ||
| US6552750B1 (en) | Apparatus for improving the presentation of graphics data on a television display | |
| KR100224320B1 (ko) | 비디오와 그래픽 윈도우 제어 장치 및 그 제어 방법 | |
| JP3423327B2 (ja) | 映像信号入出力装置 | |
| US6005630A (en) | Method and apparatus for displaying images representing network application data along with interlaced images encoded in television signals. | |
| JP2593427B2 (ja) | 画像処理装置 | |
| JPH03192392A (ja) | 映像信号出力装置 | |
| JPS61172484A (ja) | ビデオフイ−ルドデコ−ダ | |
| KR100297816B1 (ko) | 포맷 컨버터 주변회로 | |
| JPH06165086A (ja) | ビデオ信号処理装置 | |
| KR950004132B1 (ko) | 디지탈 rgb엔코더 | |
| KR100196845B1 (ko) | 컴퓨터와텔레비젼의영상신호인터페이스장치 | |
| KR100458447B1 (ko) | 방송용 그래픽 시스템 | |
| JPS63196933A (ja) | ビデオウインドウ制御方式 | |
| JP2003099025A (ja) | デジタル表示システム | |
| JPH08190368A (ja) | 映像変換装置と映像変換方法 | |
| JPH01174179A (ja) | 画像挿入装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040109 |