JP2003099025A - デジタル表示システム - Google Patents
デジタル表示システムInfo
- Publication number
- JP2003099025A JP2003099025A JP2001294494A JP2001294494A JP2003099025A JP 2003099025 A JP2003099025 A JP 2003099025A JP 2001294494 A JP2001294494 A JP 2001294494A JP 2001294494 A JP2001294494 A JP 2001294494A JP 2003099025 A JP2003099025 A JP 2003099025A
- Authority
- JP
- Japan
- Prior art keywords
- image
- digital
- video
- video ram
- digital video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【課題】 静止画像の乱れ無しに、複数の静止画、ある
いは、静止画と動画を１台のＰＣを用いて表示できるデ
ジタル表示システムを提供する。 【解決手段】 本発明のデジタル表示システム１００
は、一枚の静止画に関しては、その静止画のデジタルビ
デオデータのビデオＲＡＭ２２ａに対する書き込みは一
度しか行われないので、ビデオＲＡＭ２２ａが保持する
内容は変化せず、したがって、その内容の表示である画
像も変化しないので、ディスプレイ３１への画像の乱れ
が発生することが無い。また、一枚の静止画のディスプ
レイ３１への書き込みは、一度しか行わないので、書き
込みを中止している期間に他の静止画の書き込みを他の
ビデオＲＡＭ２２ｂに行うことも１台のＰＣ１０から可
能であり、静止画の書き込みを行っていない期間におい
ては、動画の書き込みを他のビデオＲＡＭ２２ｂに行
い、ディスプレイ３２に表示することも可能となる。
いは、静止画と動画を１台のＰＣを用いて表示できるデ
ジタル表示システムを提供する。 【解決手段】 本発明のデジタル表示システム１００
は、一枚の静止画に関しては、その静止画のデジタルビ
デオデータのビデオＲＡＭ２２ａに対する書き込みは一
度しか行われないので、ビデオＲＡＭ２２ａが保持する
内容は変化せず、したがって、その内容の表示である画
像も変化しないので、ディスプレイ３１への画像の乱れ
が発生することが無い。また、一枚の静止画のディスプ
レイ３１への書き込みは、一度しか行わないので、書き
込みを中止している期間に他の静止画の書き込みを他の
ビデオＲＡＭ２２ｂに行うことも１台のＰＣ１０から可
能であり、静止画の書き込みを行っていない期間におい
ては、動画の書き込みを他のビデオＲＡＭ２２ｂに行
い、ディスプレイ３２に表示することも可能となる。
Description
【０００１】
【発明の属する技術分野】本発明はデジタル表示システ
ムに関し、特に、表示すべき複数の画像を順次にアナロ
グビデオ信号として出力する画像データ処理装置と、画
像データ処理装置から受け取ったアナログビデオ信号を
デジタルビデオデータに変換し、各画像に対応させてビ
デオＲＡＭに書き込み、書き込んだデジタルビデオデー
タをビデオＲＡＭから読み出し、デジタルビデオ信号と
して出力する制御部と、制御部から出力されたデジタル
ビデオ信号を画像データ処理装置からの各画像として表
示する表示手段とを有するデジタル表示システムに関す
る。
ムに関し、特に、表示すべき複数の画像を順次にアナロ
グビデオ信号として出力する画像データ処理装置と、画
像データ処理装置から受け取ったアナログビデオ信号を
デジタルビデオデータに変換し、各画像に対応させてビ
デオＲＡＭに書き込み、書き込んだデジタルビデオデー
タをビデオＲＡＭから読み出し、デジタルビデオ信号と
して出力する制御部と、制御部から出力されたデジタル
ビデオ信号を画像データ処理装置からの各画像として表
示する表示手段とを有するデジタル表示システムに関す
る。
【０００２】
【従来の技術】図６は、従来のデジタル表示システムを
示すブロック図、図７は、図６の制御部を説明するため
のブロック図、図８は、図６および図７の各部の信号の
関係を示すタイムチャートである。図６のデジタル表示
システム２００において、パーソナルコンピュータ１１
０（以降、ＰＣ１１０と記載する）から画像表示のため
のアナログビデオ信号（アナログＲＧＢ信号）が制御部
１２０を介してディスプレイ１３０に与えらる。制御部
１２０は、図７に示されるように、Ａ／Ｄ変換器２１１
と、ビデオＲＡＭ２１２と、ＰＬＬ部２１３と、制御信
号生成部２１４とから構成されている。ディスプレイ１
３０としては、プラズマディスプレイやＴＦＴ液晶ディ
スプレイなどが用いられる。
示すブロック図、図７は、図６の制御部を説明するため
のブロック図、図８は、図６および図７の各部の信号の
関係を示すタイムチャートである。図６のデジタル表示
システム２００において、パーソナルコンピュータ１１
０（以降、ＰＣ１１０と記載する）から画像表示のため
のアナログビデオ信号（アナログＲＧＢ信号）が制御部
１２０を介してディスプレイ１３０に与えらる。制御部
１２０は、図７に示されるように、Ａ／Ｄ変換器２１１
と、ビデオＲＡＭ２１２と、ＰＬＬ部２１３と、制御信
号生成部２１４とから構成されている。ディスプレイ１
３０としては、プラズマディスプレイやＴＦＴ液晶ディ
スプレイなどが用いられる。
【０００３】Ａ／Ｄ変換器２１１は、ＰＣ１１０から受
け取ったアナログビデオ信号をＰＬＬ部２１３から供給
されるドットクロックＤＫ（水平同期信号Ｈおよび垂直
同期信号Ｖに同期したドットクロック）により、デジタ
ルビデオ信号に変換する。Ａ／Ｄ変換器２１１からのデ
ジタルビデオデータは、ＰＬＬ部２１３が出力するドッ
トクロックＤＫに同期して制御信号生成部２１４から出
力されるライト信号Ｗに基づいて、ビデオＲＡＭ２１２
に書き込まれる。制御信号生成部２１４は、ＰＬＬ部２
１３が出力するドットクロックＤＫに同期してライト信
号Ｗを出力するとともに、内蔵するクロックジェネレー
タより発生するクロック信号を利用してライト信号Ｗと
非同期のリード信号Ｒを生成し、クロックジェネレータ
より発生するクロック信号をカウンタでカウントするこ
とにより同期信号Ｈ，Ｖを生成する。ビデオＲＡＭ２１
２に書き込まれたデジタルビデオデータは、書き込みと
は非同期に制御信号生成部２１４から出力されるリード
信号ＲによってビデオＲＡＭ２１２から読み出され、制
御信号生成部２１４から出力される同期信号Ｈ，Ｖとと
もにデジタルビデオ信号ＤＲ，ＤＧ，ＤＢとしてディス
プレイ１３０に供給される。ディスプレイ１３０は、ビ
デオＲＡＭ２１２からのデジタルビデオ信号ＤＲ，Ｄ
Ｇ，ＤＢと、制御信号生成部２１４からの同期信号Ｈ，
Ｖにより画像表示を行う。
け取ったアナログビデオ信号をＰＬＬ部２１３から供給
されるドットクロックＤＫ（水平同期信号Ｈおよび垂直
同期信号Ｖに同期したドットクロック）により、デジタ
ルビデオ信号に変換する。Ａ／Ｄ変換器２１１からのデ
ジタルビデオデータは、ＰＬＬ部２１３が出力するドッ
トクロックＤＫに同期して制御信号生成部２１４から出
力されるライト信号Ｗに基づいて、ビデオＲＡＭ２１２
に書き込まれる。制御信号生成部２１４は、ＰＬＬ部２
１３が出力するドットクロックＤＫに同期してライト信
号Ｗを出力するとともに、内蔵するクロックジェネレー
タより発生するクロック信号を利用してライト信号Ｗと
非同期のリード信号Ｒを生成し、クロックジェネレータ
より発生するクロック信号をカウンタでカウントするこ
とにより同期信号Ｈ，Ｖを生成する。ビデオＲＡＭ２１
２に書き込まれたデジタルビデオデータは、書き込みと
は非同期に制御信号生成部２１４から出力されるリード
信号ＲによってビデオＲＡＭ２１２から読み出され、制
御信号生成部２１４から出力される同期信号Ｈ，Ｖとと
もにデジタルビデオ信号ＤＲ，ＤＧ，ＤＢとしてディス
プレイ１３０に供給される。ディスプレイ１３０は、ビ
デオＲＡＭ２１２からのデジタルビデオ信号ＤＲ，Ｄ
Ｇ，ＤＢと、制御信号生成部２１４からの同期信号Ｈ，
Ｖにより画像表示を行う。
【０００４】上述のように生成される各信号の関係を図
８を参照して説明する。垂直同期信号Ｖおよび水平同期
信号Ｈのうち、水平同期信号Ｈの一部分を拡大して示す
と水平同期信号ＨＨのようになり、その期間に出力され
るアナログビデオ信号ＡＶｒの一部分を拡大して示す
と、アナログビデオ信号ＡＶＲのように示される。ドッ
トクロックＤＫに同期して、アナログビデオ信号をＡ／
Ｄ変換器２１１でＡ／Ｄ変換すると、デジタルビデオデ
ータＤＤが出力される。このデジタルビデオデータＤＤ
は、同じドットクロックＤＫによって生成されるライト
信号ＷによってビデオＲＡＭ２１２に書き込まれる。ビ
デオＲＡＭ２１２に書き込まれたデジタルビデオデータ
ＤＤは、リード信号Ｒによって読み出され、制御信号生
成部２１４からの同期信号Ｈ，Ｖとともに、デジタルビ
デオ信号ＤＲ，ＤＧ，ＤＢとしてディスプレイ１３０に
渡される。
８を参照して説明する。垂直同期信号Ｖおよび水平同期
信号Ｈのうち、水平同期信号Ｈの一部分を拡大して示す
と水平同期信号ＨＨのようになり、その期間に出力され
るアナログビデオ信号ＡＶｒの一部分を拡大して示す
と、アナログビデオ信号ＡＶＲのように示される。ドッ
トクロックＤＫに同期して、アナログビデオ信号をＡ／
Ｄ変換器２１１でＡ／Ｄ変換すると、デジタルビデオデ
ータＤＤが出力される。このデジタルビデオデータＤＤ
は、同じドットクロックＤＫによって生成されるライト
信号ＷによってビデオＲＡＭ２１２に書き込まれる。ビ
デオＲＡＭ２１２に書き込まれたデジタルビデオデータ
ＤＤは、リード信号Ｒによって読み出され、制御信号生
成部２１４からの同期信号Ｈ，Ｖとともに、デジタルビ
デオ信号ＤＲ，ＤＧ，ＤＢとしてディスプレイ１３０に
渡される。
【０００５】
【発明が解決しようとする課題】上述の従来のデジタル
表示システムにより、例えば、静止画をディスプレイに
表示した場合、ビデオＲＡＭの内容は、理論的には変化
しないはずであるが、実際には、アナログビデオ信号の
僅かな変化（例えば、ノイズや回路の不安定要素などに
よる変化）により、その分だけビデオＲＡＭの内容は書
き換えられる。このことにより、ディスプレイの表示は
揺れ動き、画像の乱れを発生させる。また、このデジタ
ル表示システムにより、２台のディスプレイに静止画を
表示しようとする場合や１台に静止画を他の１台に動画
を表示しようとする場合には、２台のＰＣが必要であ
る。
表示システムにより、例えば、静止画をディスプレイに
表示した場合、ビデオＲＡＭの内容は、理論的には変化
しないはずであるが、実際には、アナログビデオ信号の
僅かな変化（例えば、ノイズや回路の不安定要素などに
よる変化）により、その分だけビデオＲＡＭの内容は書
き換えられる。このことにより、ディスプレイの表示は
揺れ動き、画像の乱れを発生させる。また、このデジタ
ル表示システムにより、２台のディスプレイに静止画を
表示しようとする場合や１台に静止画を他の１台に動画
を表示しようとする場合には、２台のＰＣが必要であ
る。
【０００６】本発明は、上記の問題を解決するためにな
されたものであって、静止画像の乱れ無しに、複数の静
止画、あるいは、静止画と動画を１台のＰＣを用いて表
示できるデジタル表示システムを提供することを目的と
する。
されたものであって、静止画像の乱れ無しに、複数の静
止画、あるいは、静止画と動画を１台のＰＣを用いて表
示できるデジタル表示システムを提供することを目的と
する。
【０００７】
【課題を解決するための手段】前述した課題を解決する
ために、本発明は、表示すべき複数の画像を順次にアナ
ログビデオ信号として出力する画像データ処理装置と、
画像データ処理装置から受け取ったアナログビデオ信号
をデジタルビデオデータに変換し、各画像に対応させて
ビデオＲＡＭに書き込み、書き込んだデジタルビデオデ
ータをビデオＲＡＭから読み出し、デジタルビデオ信号
として出力する制御部と、制御部から出力されたデジタ
ルビデオ信号を画像データ処理装置からの各画像として
表示する表示手段とを有するデジタル表示システムであ
って、前記制御部は、前記表示すべき画像のうちの静止
画については、そのデジタルビデオデータのビデオＲＡ
Ｍへの書き込みは一度だけ行い、そのビデオＲＡＭに対
する新しい静止画の書き込みの指示があるまでは、その
ビデオＲＡＭへの書き込みを中止する書き込み読み出し
制御手段を有する。
ために、本発明は、表示すべき複数の画像を順次にアナ
ログビデオ信号として出力する画像データ処理装置と、
画像データ処理装置から受け取ったアナログビデオ信号
をデジタルビデオデータに変換し、各画像に対応させて
ビデオＲＡＭに書き込み、書き込んだデジタルビデオデ
ータをビデオＲＡＭから読み出し、デジタルビデオ信号
として出力する制御部と、制御部から出力されたデジタ
ルビデオ信号を画像データ処理装置からの各画像として
表示する表示手段とを有するデジタル表示システムであ
って、前記制御部は、前記表示すべき画像のうちの静止
画については、そのデジタルビデオデータのビデオＲＡ
Ｍへの書き込みは一度だけ行い、そのビデオＲＡＭに対
する新しい静止画の書き込みの指示があるまでは、その
ビデオＲＡＭへの書き込みを中止する書き込み読み出し
制御手段を有する。
【０００８】このような構成によれば、一枚の静止画に
関しては、その静止画のデジタルビデオデータのビデオ
ＲＡＭに対する書き込みは一度しか行われないので、ビ
デオＲＡＭが保持する内容は変化せず、したがって、そ
の内容の表示である画像も変化しないので、画像の乱れ
が発生することが無い。また、一枚の静止画の書き込み
は、一度しか行わないので、書き込みを中止している期
間に他の静止画の書き込みを他のビデオＲＡＭに行うこ
とも１台の画像データ処理装置から可能であり、静止画
の書き込みを行っていない期間においては、動画の書き
込みを他のビデオＲＡＭに行うことも可能となる。
関しては、その静止画のデジタルビデオデータのビデオ
ＲＡＭに対する書き込みは一度しか行われないので、ビ
デオＲＡＭが保持する内容は変化せず、したがって、そ
の内容の表示である画像も変化しないので、画像の乱れ
が発生することが無い。また、一枚の静止画の書き込み
は、一度しか行わないので、書き込みを中止している期
間に他の静止画の書き込みを他のビデオＲＡＭに行うこ
とも１台の画像データ処理装置から可能であり、静止画
の書き込みを行っていない期間においては、動画の書き
込みを他のビデオＲＡＭに行うことも可能となる。
【０００９】そして、本発明の実施の形態では、デジタ
ル表示システム１００は、表示すべき複数の画像を順次
にアナログビデオ信号として出力する画像データ処理装
置であるＰＣ１０と、ＰＣ１０から受け取ったアナログ
ビデオ信号Ｒ，Ｇ，ＢをデジタルビデオデータＤＤに変
換し、各画像に対応させてビデオＲＡＭ２２ａ，２２ｂ
に書き込み、書き込んだデジタルビデオデータをビデオ
ＲＡＭ２２ａ，２２ｂから読み出し、デジタルビデオ信
号ＤＲ１，ＤＧ１，ＤＢ１；ＤＲ２，ＤＧ２，ＤＢ２と
して出力する制御部２０と、制御部２０から出力された
デジタルビデオ信号ＤＲ１，ＤＧ１，ＤＢ１；ＤＲ２，
ＤＧ２，ＤＢ２をＰＣ１０からの各画像として表示する
表示手段であるディスプレイ３１，３２とを有する。こ
の場合、前記制御部２０は、前記表示すべき画像のうち
の静止画については、そのデジタルビデオデータのビデ
オＲＡＭ２２ａ，２２ｂへの書き込みは一度だけ行い、
そのビデオＲＡＭ２２ａ，２２ｂに対する新しい静止画
の書き込みの指示があるまでは、そのビデオＲＡＭへの
書き込みを中止する書き込み読み出し制御手段であって
ＲＳ２３２ＣインタフェースとＣＰＵ２７を介してＰＣ
１０から指示される制御信号生成部２４とセレクタ２５
とを有する。
ル表示システム１００は、表示すべき複数の画像を順次
にアナログビデオ信号として出力する画像データ処理装
置であるＰＣ１０と、ＰＣ１０から受け取ったアナログ
ビデオ信号Ｒ，Ｇ，ＢをデジタルビデオデータＤＤに変
換し、各画像に対応させてビデオＲＡＭ２２ａ，２２ｂ
に書き込み、書き込んだデジタルビデオデータをビデオ
ＲＡＭ２２ａ，２２ｂから読み出し、デジタルビデオ信
号ＤＲ１，ＤＧ１，ＤＢ１；ＤＲ２，ＤＧ２，ＤＢ２と
して出力する制御部２０と、制御部２０から出力された
デジタルビデオ信号ＤＲ１，ＤＧ１，ＤＢ１；ＤＲ２，
ＤＧ２，ＤＢ２をＰＣ１０からの各画像として表示する
表示手段であるディスプレイ３１，３２とを有する。こ
の場合、前記制御部２０は、前記表示すべき画像のうち
の静止画については、そのデジタルビデオデータのビデ
オＲＡＭ２２ａ，２２ｂへの書き込みは一度だけ行い、
そのビデオＲＡＭ２２ａ，２２ｂに対する新しい静止画
の書き込みの指示があるまでは、そのビデオＲＡＭへの
書き込みを中止する書き込み読み出し制御手段であって
ＲＳ２３２ＣインタフェースとＣＰＵ２７を介してＰＣ
１０から指示される制御信号生成部２４とセレクタ２５
とを有する。
【００１０】また、本発明は、表示すべき複数の画像を
順次にアナログビデオ信号として出力する画像データ処
理装置と、画像データ処理装置から受け取ったアナログ
ビデオ信号をデジタルビデオデータに変換し、各画像に
対応させてビデオＲＡＭに書き込み、書き込んだデジタ
ルビデオデータをビデオＲＡＭから読み出し、デジタル
ビデオ信号として出力する制御部と、制御部から出力さ
れたデジタルビデオ信号を画像データ処理装置からの各
画像として表示する表示手段とを有するデジタル表示シ
ステムであって、前記制御部は、前記表示すべき画像の
アナログビデオ信号をデジタルビデオデータに変換する
Ａ／Ｄ変換器と、前記表示すべき画像の数に対応した数
のビデオＲＡＭと、前記表示すべき画像のうち、静止画
については、デジタルビデオデータのビデオＲＡＭへの
書き込みは一度だけ行い、そのビデオＲＡＭに対する新
しい静止画の書き込みの指示があるまでは、そのビデオ
ＲＡＭへの書き込みを中止し、動画についてのみ、該当
するビデオＲＡＭへの書き込みを継続する書き込み読み
出し制御手段とを有する。
順次にアナログビデオ信号として出力する画像データ処
理装置と、画像データ処理装置から受け取ったアナログ
ビデオ信号をデジタルビデオデータに変換し、各画像に
対応させてビデオＲＡＭに書き込み、書き込んだデジタ
ルビデオデータをビデオＲＡＭから読み出し、デジタル
ビデオ信号として出力する制御部と、制御部から出力さ
れたデジタルビデオ信号を画像データ処理装置からの各
画像として表示する表示手段とを有するデジタル表示シ
ステムであって、前記制御部は、前記表示すべき画像の
アナログビデオ信号をデジタルビデオデータに変換する
Ａ／Ｄ変換器と、前記表示すべき画像の数に対応した数
のビデオＲＡＭと、前記表示すべき画像のうち、静止画
については、デジタルビデオデータのビデオＲＡＭへの
書き込みは一度だけ行い、そのビデオＲＡＭに対する新
しい静止画の書き込みの指示があるまでは、そのビデオ
ＲＡＭへの書き込みを中止し、動画についてのみ、該当
するビデオＲＡＭへの書き込みを継続する書き込み読み
出し制御手段とを有する。
【００１１】このような構成によれば、一枚の静止画に
関して、その静止画のデジタルビデオデータのビデオＲ
ＡＭに対する書き込みは一度しか行われないので、表示
の必要な静止画の数に対応した数のビデオＲＡＭを配置
すれば、１台の画像データ処理装置によって、必要な枚
数の静止画を表示することができる。また、静止画に対
するデジタルビデオデータの書き込みを行っていない期
間に動画の書き込みを行えば、静止画と同時に動画の表
示を行うことも可能となる。
関して、その静止画のデジタルビデオデータのビデオＲ
ＡＭに対する書き込みは一度しか行われないので、表示
の必要な静止画の数に対応した数のビデオＲＡＭを配置
すれば、１台の画像データ処理装置によって、必要な枚
数の静止画を表示することができる。また、静止画に対
するデジタルビデオデータの書き込みを行っていない期
間に動画の書き込みを行えば、静止画と同時に動画の表
示を行うことも可能となる。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態につい
て添付図面に基づいて説明する。図１は、本発明のデジ
タル表示システムの実施の形態を示すブロック図、図２
は、図１のデジタル表示システムの制御部を示す回路図
である。図１のデジタル表示システム１００において
は、１台のパーソナルコンピュータ１０（以降、ＰＣ１
０と記載する）が制御部２０を介して２台のディスプレ
イ３１，３２に静止画と動画とをそれぞれ表示してい
る。図１のデジタル表示システムにおいて、ＰＣ１０か
ら画像表示のためのアナログビデオ信号（アナログＲＧ
Ｂ信号）が制御部２０を介してディスプレイ３１，３２
のそれぞれに与えらる。制御部２０は、図２に示される
ように、Ａ／Ｄ変換器２１と、ビデオＲＡＭ２２ａ，２
２ｂと、ＰＬＬ部２３と、制御信号生成部２４と、セレ
クタ２５と、ＲＳ２３２Ｃインタフェース２６と、ＣＰ
Ｕ２７とから構成されている。ディスプレイ３１，３２
としては、プラズマディスプレイやＴＦＴ液晶ディスプ
レイなどが用いられる。
て添付図面に基づいて説明する。図１は、本発明のデジ
タル表示システムの実施の形態を示すブロック図、図２
は、図１のデジタル表示システムの制御部を示す回路図
である。図１のデジタル表示システム１００において
は、１台のパーソナルコンピュータ１０（以降、ＰＣ１
０と記載する）が制御部２０を介して２台のディスプレ
イ３１，３２に静止画と動画とをそれぞれ表示してい
る。図１のデジタル表示システムにおいて、ＰＣ１０か
ら画像表示のためのアナログビデオ信号（アナログＲＧ
Ｂ信号）が制御部２０を介してディスプレイ３１，３２
のそれぞれに与えらる。制御部２０は、図２に示される
ように、Ａ／Ｄ変換器２１と、ビデオＲＡＭ２２ａ，２
２ｂと、ＰＬＬ部２３と、制御信号生成部２４と、セレ
クタ２５と、ＲＳ２３２Ｃインタフェース２６と、ＣＰ
Ｕ２７とから構成されている。ディスプレイ３１，３２
としては、プラズマディスプレイやＴＦＴ液晶ディスプ
レイなどが用いられる。
【００１３】Ａ／Ｄ変換器２１は、ＰＣ１０から受け取
ったアナログビデオ信号をＰＬＬ部２３から供給される
ドットクロックＤＫ（水平同期信号Ｈおよび垂直同期信
号Ｖに同期したドットクロック）により、デジタルビデ
オデータに変換する。ＰＬＬ部２３が出力するドットク
ロックＤＫに同期して制御信号生成部２４がライト信号
Ｗを生成し、セレクタ２５がＣＰＵ２７の指示に基づ
き、ライト信号Ｗを別々のタイミングでライト信号Ｗ
１，Ｗ２として、ビデオＲＡＭ２２ａ，２２ｂにそれぞ
れ出力する。これらの別々のタイミングのライト信号Ｗ
１，Ｗ２に基づいて、Ａ／Ｄ変換器２１からのデジタル
ビデオデータは、ビデオＲＡＭ２２ａ，２２ｂにそれぞ
れ書き込まれる。制御信号生成部２４は、ＰＬＬ部２３
が出力するドットクロックＤＫに同期してライト信号Ｗ
を出力する他に、内蔵するクロックジェネレータより発
生するクロック信号を利用してライト信号Ｗと非同期の
リード信号Ｒを生成するとともに、クロックジェネレー
タより発生するクロック信号をカウンタでカウントする
ことにより同期信号Ｈ，Ｖを生成してビデオＲＡＭ２２
ａ，２２ｂに供給する。
ったアナログビデオ信号をＰＬＬ部２３から供給される
ドットクロックＤＫ（水平同期信号Ｈおよび垂直同期信
号Ｖに同期したドットクロック）により、デジタルビデ
オデータに変換する。ＰＬＬ部２３が出力するドットク
ロックＤＫに同期して制御信号生成部２４がライト信号
Ｗを生成し、セレクタ２５がＣＰＵ２７の指示に基づ
き、ライト信号Ｗを別々のタイミングでライト信号Ｗ
１，Ｗ２として、ビデオＲＡＭ２２ａ，２２ｂにそれぞ
れ出力する。これらの別々のタイミングのライト信号Ｗ
１，Ｗ２に基づいて、Ａ／Ｄ変換器２１からのデジタル
ビデオデータは、ビデオＲＡＭ２２ａ，２２ｂにそれぞ
れ書き込まれる。制御信号生成部２４は、ＰＬＬ部２３
が出力するドットクロックＤＫに同期してライト信号Ｗ
を出力する他に、内蔵するクロックジェネレータより発
生するクロック信号を利用してライト信号Ｗと非同期の
リード信号Ｒを生成するとともに、クロックジェネレー
タより発生するクロック信号をカウンタでカウントする
ことにより同期信号Ｈ，Ｖを生成してビデオＲＡＭ２２
ａ，２２ｂに供給する。
【００１４】ビデオＲＡＭ２２ａ，２２ｂに書き込まれ
たデジタルビデオデータは、書き込みとは非同期に制御
信号生成部２４から出力されるリード信号Ｒによってビ
デオＲＡＭ２２ａ，２２ｂから読み出され、制御信号生
成部２４から出力される同期信号Ｈ，Ｖとともにデジタ
ルビデオ信号ＤＲ１，ＤＧ１，ＤＢ１；ＤＲ２，ＤＧ
２，ＤＢ２としてディスプレイ３１，３２にそれぞれ供
給される。ディスプレイ３１，３２は、リード信号Ｒに
より読み出されるビデオＲＡＭ２２ａ，２２ｂからのデ
ジタルビデオ信号と、制御信号生成部２４からの同期信
号Ｈ，Ｖによりそれぞれの画像表示を行う。この場合、
セレクタ２５は、ＲＳ２３２Ｃインタフェース２６を介
して与えられるＰＣ１０からの指示により、同期信号Ｖ
に応じてライト信号Ｗ１を一画面分与えて一画面分のデ
ジタルビデオ信号をビデオＲＡＭ２２ａに書き込んだ
後、新しい指示があるまでライト信号Ｗ１の出力を中止
する。
たデジタルビデオデータは、書き込みとは非同期に制御
信号生成部２４から出力されるリード信号Ｒによってビ
デオＲＡＭ２２ａ，２２ｂから読み出され、制御信号生
成部２４から出力される同期信号Ｈ，Ｖとともにデジタ
ルビデオ信号ＤＲ１，ＤＧ１，ＤＢ１；ＤＲ２，ＤＧ
２，ＤＢ２としてディスプレイ３１，３２にそれぞれ供
給される。ディスプレイ３１，３２は、リード信号Ｒに
より読み出されるビデオＲＡＭ２２ａ，２２ｂからのデ
ジタルビデオ信号と、制御信号生成部２４からの同期信
号Ｈ，Ｖによりそれぞれの画像表示を行う。この場合、
セレクタ２５は、ＲＳ２３２Ｃインタフェース２６を介
して与えられるＰＣ１０からの指示により、同期信号Ｖ
に応じてライト信号Ｗ１を一画面分与えて一画面分のデ
ジタルビデオ信号をビデオＲＡＭ２２ａに書き込んだ
後、新しい指示があるまでライト信号Ｗ１の出力を中止
する。
【００１５】他方、セレクタ２５は上述のようにライト
信号Ｗ１を出力した後、ライト信号Ｗ２の出力を継続
し、順次与えられるデジタルビデオデータをビデオＲＡ
Ｍ２２ｂに書き込む。したがって、ディスプレイ３１に
は、ライト信号Ｗ１による内容の変更の無い静止画が表
示され、ディスプレイ３２には、ライト信号Ｗ２による
動画が表示される。なお、上述の例においては、２台の
ディスプレイ３１，３２に静止画と動画とをそれぞれ表
示するようにしたが、２台のディスプレイ３１，３２に
それぞれ静止画を表示させるようにしてもよい。この場
合には、ライト信号Ｗ１，Ｗ２をそれぞれ一画面分与え
て一画面分のデジタルビデオデータをビデオＲＡＭ２２
ａ，２２ｂに書き込んだ後、新しい指示があるまでライ
ト信号Ｗ１，Ｗ２の出力を中止すればよい。したがっ
て、１台のＰＣ１０により、２台のディスプレイに静止
画と動画を別々に表示でき、あるいは、両方のディスプ
レイに別々に静止画を表示でき、かつ、その静止画には
画像の乱れが発生しない。
信号Ｗ１を出力した後、ライト信号Ｗ２の出力を継続
し、順次与えられるデジタルビデオデータをビデオＲＡ
Ｍ２２ｂに書き込む。したがって、ディスプレイ３１に
は、ライト信号Ｗ１による内容の変更の無い静止画が表
示され、ディスプレイ３２には、ライト信号Ｗ２による
動画が表示される。なお、上述の例においては、２台の
ディスプレイ３１，３２に静止画と動画とをそれぞれ表
示するようにしたが、２台のディスプレイ３１，３２に
それぞれ静止画を表示させるようにしてもよい。この場
合には、ライト信号Ｗ１，Ｗ２をそれぞれ一画面分与え
て一画面分のデジタルビデオデータをビデオＲＡＭ２２
ａ，２２ｂに書き込んだ後、新しい指示があるまでライ
ト信号Ｗ１，Ｗ２の出力を中止すればよい。したがっ
て、１台のＰＣ１０により、２台のディスプレイに静止
画と動画を別々に表示でき、あるいは、両方のディスプ
レイに別々に静止画を表示でき、かつ、その静止画には
画像の乱れが発生しない。
【００１６】図３は、本発明のデジタル表示システムの
他の実施の形態を示すブロック図、図４は、図３のデジ
タル表示システムの制御部を示す回路図である。図３お
よび図４によって示されるデジタル表示システムは、図
１および図２で示されたデジタル表示システムの原理を
４台のディスプレイに適用したものである。このデジタ
ル表示システム１０１においては、１台のＰＣ１０が制
御部４０を介して４台のディスプレイ３１，３２，３
３，３４に静止画と動画とをそれぞれ表示している。Ｐ
Ｃ１０から画像表示のためのアナログビデオ信号が制御
部４０を介してディスプレイ３１，３２，３３，３４の
それぞれに与えらる。この場合、制御部４０は、図４に
示されるように、Ａ／Ｄ変換器２１と、ビデオＲＡＭ２
２ａ，２２ｂ，２２ｃ，２２ｄと、ＰＬＬ部２３と、制
御信号生成部２４と、セレクタ４５と、ＲＳ２３２Ｃイ
ンタフェース２６と、ＣＰＵ２７とから構成されてい
る。ディスプレイ３１，３２，３３，３４としては、プ
ラズマディスプレイやＴＦＴ液晶ディスプレイなどが用
いられる。
他の実施の形態を示すブロック図、図４は、図３のデジ
タル表示システムの制御部を示す回路図である。図３お
よび図４によって示されるデジタル表示システムは、図
１および図２で示されたデジタル表示システムの原理を
４台のディスプレイに適用したものである。このデジタ
ル表示システム１０１においては、１台のＰＣ１０が制
御部４０を介して４台のディスプレイ３１，３２，３
３，３４に静止画と動画とをそれぞれ表示している。Ｐ
Ｃ１０から画像表示のためのアナログビデオ信号が制御
部４０を介してディスプレイ３１，３２，３３，３４の
それぞれに与えらる。この場合、制御部４０は、図４に
示されるように、Ａ／Ｄ変換器２１と、ビデオＲＡＭ２
２ａ，２２ｂ，２２ｃ，２２ｄと、ＰＬＬ部２３と、制
御信号生成部２４と、セレクタ４５と、ＲＳ２３２Ｃイ
ンタフェース２６と、ＣＰＵ２７とから構成されてい
る。ディスプレイ３１，３２，３３，３４としては、プ
ラズマディスプレイやＴＦＴ液晶ディスプレイなどが用
いられる。
【００１７】図３および図４によって示されるデジタル
表示システム１０１においては、静止画がビデオＲＡＭ
２２ａ，２２ｂ，２２ｃを介して３台のディスプレイ３
１，３２，３３にそれぞれ表示され、動画がビデオＲＡ
Ｍ２２ｄを介して１台のディスプレイ３４に表示され
る。これを実現するためにセレクタ４５からは、ライト
信号Ｗ１，Ｗ２，Ｗ３，Ｗ４が出力される。すなわち、
ライト信号Ｗ１，Ｗ２，Ｗ３によってディスプレイ３
１，３２，３３に静止画がそれぞれ表示され、次の新し
い静止画の表示の指示がＰＣ１０からあるまでは、ライ
ト信号Ｗ１，Ｗ２，Ｗ３の出力は休止させられる。他
方、ライト信号Ｗ１，Ｗ２，Ｗ３の出力後は、ライト信
号Ｗ４が継続して出力され、ビデオＲＡＭ２２ｄおよび
ディスプレイ３４によって動画が表示される。この例に
おいては、４台のディスプレイに画像表示を行ったが、
ビデオＲＡＭおよびディスプレイの数を増加させること
により、表示する静止画の数をもっと増加させることが
できることはいうまでもない。また、図５（ａ）および
図５（ｂ）に示されるように、１台のディスプレイを用
い、ビデオＲＡＭ２２ａ，２２ｂ，２２ｃ，２２ｄに対
応したマルチウィンドのそれぞれに静止画あるいは動画
の表示をするようにしてもよい。
表示システム１０１においては、静止画がビデオＲＡＭ
２２ａ，２２ｂ，２２ｃを介して３台のディスプレイ３
１，３２，３３にそれぞれ表示され、動画がビデオＲＡ
Ｍ２２ｄを介して１台のディスプレイ３４に表示され
る。これを実現するためにセレクタ４５からは、ライト
信号Ｗ１，Ｗ２，Ｗ３，Ｗ４が出力される。すなわち、
ライト信号Ｗ１，Ｗ２，Ｗ３によってディスプレイ３
１，３２，３３に静止画がそれぞれ表示され、次の新し
い静止画の表示の指示がＰＣ１０からあるまでは、ライ
ト信号Ｗ１，Ｗ２，Ｗ３の出力は休止させられる。他
方、ライト信号Ｗ１，Ｗ２，Ｗ３の出力後は、ライト信
号Ｗ４が継続して出力され、ビデオＲＡＭ２２ｄおよび
ディスプレイ３４によって動画が表示される。この例に
おいては、４台のディスプレイに画像表示を行ったが、
ビデオＲＡＭおよびディスプレイの数を増加させること
により、表示する静止画の数をもっと増加させることが
できることはいうまでもない。また、図５（ａ）および
図５（ｂ）に示されるように、１台のディスプレイを用
い、ビデオＲＡＭ２２ａ，２２ｂ，２２ｃ，２２ｄに対
応したマルチウィンドのそれぞれに静止画あるいは動画
の表示をするようにしてもよい。
【００１８】
【発明の効果】本発明のデジタル表示システムは、以上
において説明したように構成されているので、一枚の静
止画に関しては、その静止画のデジタルビデオデータの
ビデオＲＡＭに対する書き込みは一度しか行われないの
で、ビデオＲＡＭが保持する内容は変化せず、したがっ
て、その内容の表示である画像もは変化しないので、画
像の乱れが発生することが無い。また、一枚の静止画の
書き込みは、一度しか行わないので、書き込みを中止し
ている期間に他の静止画の書き込みを他のビデオＲＡＭ
に行うことも１台の画像データ処理装置から可能であ
り、静止画の書き込みを行っていない期間においては、
動画の書き込みを他のビデオＲＡＭに行うことも可能と
なる。また、表示の必要な静止画の数に対応した数のビ
デオＲＡＭを配置すれば、１台の画像データ処理装置に
よって、必要な枚数の静止画を表示することができる。
また、静止画に対するデジタルビデオデータの書き込み
を行っていない期間に動画の書き込みを行えば、静止画
と同時に動画の表示を行うことも可能となる。
において説明したように構成されているので、一枚の静
止画に関しては、その静止画のデジタルビデオデータの
ビデオＲＡＭに対する書き込みは一度しか行われないの
で、ビデオＲＡＭが保持する内容は変化せず、したがっ
て、その内容の表示である画像もは変化しないので、画
像の乱れが発生することが無い。また、一枚の静止画の
書き込みは、一度しか行わないので、書き込みを中止し
ている期間に他の静止画の書き込みを他のビデオＲＡＭ
に行うことも１台の画像データ処理装置から可能であ
り、静止画の書き込みを行っていない期間においては、
動画の書き込みを他のビデオＲＡＭに行うことも可能と
なる。また、表示の必要な静止画の数に対応した数のビ
デオＲＡＭを配置すれば、１台の画像データ処理装置に
よって、必要な枚数の静止画を表示することができる。
また、静止画に対するデジタルビデオデータの書き込み
を行っていない期間に動画の書き込みを行えば、静止画
と同時に動画の表示を行うことも可能となる。
【図１】本発明のデジタル表示システムの実施の形態を
示すブロック図である。
示すブロック図である。
【図２】図１のデジタル表示システムの制御部を示す回
路図である。
路図である。
【図３】本発明のデジタル表示システムの他の実施の形
態を示すブロック図である。
態を示すブロック図である。
【図４】図３のデジタル表示システムの制御部を示す回
路図である。
路図である。
【図５】マルチウィンドによる複数の画像の表示を説明
する図である。
する図である。
【図６】デジタル表示システムの従来例を説明するため
のブロック図である。
のブロック図である。
【図７】図６のデジタル表示システムの制御部を示す回
路図である。
路図である。
【図８】図６のデジタル表示システムの制御部の動作を
説明するためのタイムチャートである。
説明するためのタイムチャートである。
１０ ＰＣ、２０，４０ 制御部、２１ Ａ／Ｄ変換
器、２２ａ，２２ｂ，２２ｃ，２２ｄ ビデオＲＡＭ、
２３ ＰＬＬ部、２４ 制御信号生成部、２５，４５
セレクタ、２６ ＲＳ２３２Ｃインターフェース、２７
ＣＰＵ、３１，３２，３３，３４ ディスプレイ、１
００，１０１ デジタル表示システム。
器、２２ａ，２２ｂ，２２ｃ，２２ｄ ビデオＲＡＭ、
２３ ＰＬＬ部、２４ 制御信号生成部、２５，４５
セレクタ、２６ ＲＳ２３２Ｃインターフェース、２７
ＣＰＵ、３１，３２，３３，３４ ディスプレイ、１
００，１０１ デジタル表示システム。
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5C082 AA01 AA34 BA12 BA41 BB02
BB16 BB53 BD09 CA62 CA85
DA53 DA73 DA86 EA08 MM10
Claims (2)
- 【請求項１】 表示すべき複数の画像を順次にアナログ
ビデオ信号として出力する画像データ処理装置と、画像
データ処理装置から受け取ったアナログビデオ信号をデ
ジタルビデオデータに変換し、各画像に対応させてビデ
オＲＡＭに書き込み、書き込んだデジタルビデオデータ
をビデオＲＡＭから読み出し、デジタルビデオ信号とし
て出力する制御部と、制御部から出力されたデジタルビ
デオ信号を画像データ処理装置からの各画像として表示
する表示手段とを有するデジタル表示システムであっ
て、前記制御部は、前記表示すべき画像のうちの静止画
については、そのデジタルビデオデータのビデオＲＡＭ
への書き込みは一度だけ行い、そのビデオＲＡＭに対す
る新しい静止画の書き込みの指示があるまでは、そのビ
デオＲＡＭへの書き込みを中止する書き込み読み出し制
御手段を有することを特徴とするデジタル表示システ
ム。 - 【請求項２】 表示すべき複数の画像を順次にアナログ
ビデオ信号として出力する画像データ処理装置と、画像
データ処理装置から受け取ったアナログビデオ信号をデ
ジタルビデオデータに変換し、各画像に対応させてビデ
オＲＡＭに書き込み、書き込んだデジタルビデオデータ
をビデオＲＡＭから読み出し、デジタルビデオ信号とし
て出力する制御部と、制御部から出力されたデジタルビ
デオ信号を画像データ処理装置からの各画像として表示
する表示手段とを有するデジタル表示システムであっ
て、 前記制御部は、 前記表示すべき画像のアナログビデオ信号をデジタルビ
デオデータに変換するＡ／Ｄ変換器と、 前記表示すべき画像の数に対応した数のビデオＲＡＭ
と、 前記表示すべき画像のうち、静止画については、デジタ
ルビデオデータのビデオＲＡＭへの書き込みは一度だけ
行い、そのビデオＲＡＭに対する新しい静止画の書き込
みの指示があるまでは、そのビデオＲＡＭへの書き込み
を中止し、動画についてのみ、該当するビデオＲＡＭへ
の書き込みを継続する書き込み読み出し制御手段とを有
することを特徴とするデジタル表示システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001294494A JP2003099025A (ja) | 2001-09-26 | 2001-09-26 | デジタル表示システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001294494A JP2003099025A (ja) | 2001-09-26 | 2001-09-26 | デジタル表示システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003099025A true JP2003099025A (ja) | 2003-04-04 |
Family
ID=19116086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001294494A Withdrawn JP2003099025A (ja) | 2001-09-26 | 2001-09-26 | デジタル表示システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003099025A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009069661A (ja) * | 2007-09-14 | 2009-04-02 | Casio Comput Co Ltd | 投影装置、投影方法及びプログラム |
-
2001
- 2001-09-26 JP JP2001294494A patent/JP2003099025A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009069661A (ja) * | 2007-09-14 | 2009-04-02 | Casio Comput Co Ltd | 投影装置、投影方法及びプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3268779B2 (ja) | ビデオウィンドウのための可変ピクセルデプスおよびフォーマット | |
| KR100218618B1 (ko) | 멀티미디어 디스플레이 시스템 및 데이타 프로세싱 시스템에서 비디오모니터상의 디스플레이를 위해 다수의 데이타 소스를 동기화하는 방법 | |
| US5841418A (en) | Dual displays having independent resolutions and refresh rates | |
| KR19980071592A (ko) | 이미지 업스케일 방법 및 장치 | |
| US20100165014A1 (en) | Display system having resolution conversion | |
| CN112822438A (zh) | 一种实时控制多路视频管理器 | |
| US7830450B2 (en) | Frame synchronization method and device utilizing frame buffer | |
| JP2000224477A (ja) | 映像表示装置および方法 | |
| JPH04174497A (ja) | 表示制御装置 | |
| KASAI et al. | Digital Packet Video Link for super high resolution display | |
| JP3725499B2 (ja) | 映像信号変換装置および方法 | |
| JP2003099025A (ja) | デジタル表示システム | |
| KR20000013229A (ko) | 화면 부분 줌인 장치 | |
| JP2003280626A (ja) | 画像合成装置 | |
| KR960000276B1 (ko) | 비디오 신호 프레임 변환장치 | |
| JPH07261722A (ja) | 画像信号処理装置 | |
| JP2004085946A (ja) | 画面合成型表示装置 | |
| JPH0359696A (ja) | 画像信号の合成装置 | |
| JP2000267642A (ja) | 画像表示装置 | |
| JPH04261589A (ja) | グラフィック表示装置 | |
| JPH10274974A (ja) | 画像表示制御装置 | |
| JPS63196933A (ja) | ビデオウインドウ制御方式 | |
| KR960043855A (ko) | 티브이(tv) 엔코더 | |
| JPS63680A (ja) | マルチウインドウ表示装置 | |
| JPH099164A (ja) | 多画面信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061106 |
|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081202 |