JP3725499B2 - 映像信号変換装置および方法 - Google Patents
映像信号変換装置および方法 Download PDFInfo
- Publication number
- JP3725499B2 JP3725499B2 JP2002200822A JP2002200822A JP3725499B2 JP 3725499 B2 JP3725499 B2 JP 3725499B2 JP 2002200822 A JP2002200822 A JP 2002200822A JP 2002200822 A JP2002200822 A JP 2002200822A JP 3725499 B2 JP3725499 B2 JP 3725499B2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- display
- output
- video
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Controls And Circuits For Display Device (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の属する技術分野】
本発明は、複数の映像信号を入力し、単一の高解像度表示装置用の映像信号に変換する装置および方法に関する。
【0002】
【従来の技術】
アップル社のMacOSやマイクロソフト社のWindows98、WindowsMe、Windows2000、WindowsXP等で動くパーソナルコンピュータでは、グラフィックインタフェース/映像信号発生器を複数用意することで簡単にマルチモニタ画面用の表示出力ができるようになっている。図13(a)に示すように、これまで超高解像度の映像情報表示には、高解像度モニタを複数縦横に並べてマルチ画面を構成し、各高解像度モニタに前述のようなパーソナルコンピュータから出力されるマルチ画面用の表示出力を入力することで実現されていた。一方、近年、IBM、東芝、シャープ等からQXGA以上のクラスの超高解像度/超高精細液晶表示装置が登場し、単一の表示装置で超高解像度の映像情報が表示可能となった。こうした単一の超高解像度表示装置では、表示データの伝送速度を下げるため、表示画面を複数に分割して駆動し、各分割画面用の表示データを並列に入力して表示を行っている。そのため、図13(b)に示すようにパーソナルコンピュータやワークステーションに内蔵する、各分割画面用の表示データを並列に出力する専用のグラフィックカード/映像信号発生器と対で用いられている。
【0003】
【発明が解決しようとする課題】
超高解像度の映像情報を表示する場合、マルチモニタ構成では、各モニタのフレームが邪魔になるため、単一の超高解像度表示装置を用いたほうが良好な映像情報表示となる。しかしながら、単一の超高解像度表示装置は専用のグラフィックカードが必要になるため、モニタのみのつなぎ変えという形で簡単に既存のマルチモニタを単一の超高解像度表示装置に置き換えることができない。そこで、本発明では、マルチモニタ画面用の表示出力を単一の超高解像度表示装置に入力できる形の映像信号に変換するための装置および方法を提供することにある。
また、現在利用可能な超高解像度液晶表示装置では画面分割駆動をしているが、特開平10−268261号公報のような動画像表示の際に画面分割部分で生じる分割縞妨害に対する対策がとられていない。そこで、本発明の請求項6、7、13、14では、単一の超高解像度表示装置用の映像信号を出力する段で、動画像表示の際に画面分割部分で生じるその分割縞妨害を対策する装置および方法を提供することにある。
【0004】
【課題を解決するための手段】
上記目的を達成するために、複数の映像信号発生器から出力される映像信号を入力する入力処理部と、映像信号による表示データを記憶するデータ記憶部と、表示画面を複数に分割し分割画面それぞれの表示データを同時に必要とする単一の高解像度映像表示装置用の映像信号としてデータ記憶部から表示データを読み出し出力する出力処理部で構成される映像信号変換装置を提供する。
分割縞妨害未対策の単一の高解像度表示装置用に、複数フレーム分の表示データを記憶する手段をデータ記憶部に設け、主走査方向に分割された表示画面用の出力を、基準とする表示画面との位置関係により数フレーム遅らせて出力する手段を出力処理部に設けることを特徴として構成されている。
【0005】
即ち、第1の発明は、K個の映像信号発生器またはm出力を有するn個の映像信号発生器から出力されるK(=m×n≧2)系統の所定の仕様の映像信号を入力する入力処理部と、前記映像信号による表示データを記憶するデータ記憶部と、表示画面をK分割してそれぞれの表示データを同時に必要とする単一の映像表示装置用のK系統の映像信号としてデータ記憶部から表示データを読み出し出力する出力処理部と、を備える映像信号変換装置であって、前記出力処理部は、フレームを出力する時に、前記データ記憶部に前記映像信号の同時に出力する複数系統のフレームの全てが蓄積し終わっている場合はそのフレームを出力し、前記データ記憶部に前記映像信号の同時に出力する複数系統のフレームの全てが蓄積し終わっていない場合は前のフレームを出力することを特徴とする。第2の発明は、前記映像表示装置の解像度をi×j(X方向画素数×Y方向画素数)、表示画面の副走査(例えばX)方向、主走査(例えばY)方向の分割数をそれぞれa,b(a×b=K)としたとき、前記K系統の入力映像信号の仕様の一つである解像度が(i/a)×(j/b)(X方向画素数×Y方向画素数)であることを特徴とする。第3の発明は、前記K系統の入力映像信号は、同じ仕様であるが位相/同期が必ずしもそろっていないことを特徴とし、前記K系統の出力映像信号は、同じ仕様であり、位相/同期もそろって出力されることを特徴とする。第4の発明は、前記所定の仕様を記したEDID(Extended Display Identification Data)とK系統のDDC(Display Data Channel)により、前記K系統の入力映像信号の仕様を決定する仕組みを有することを特徴とする。第5の発明は、X方向、Y方向の分割数をa,bとする前記映像表示装置における分割表示画面をG(Hx,Vy)(Hx(x=1〜a)X方向表示位置、Vy(y=1〜b)Y方向表示位置)とし、同じY方向表示位置Vの分割画面G(Hx,V)(x=1〜a)のa系統分の出力映像信号の組をSvとするとき、分割画面G(H1,V1)の同期信号を基準として信号組Svに属する出力映像信号をy−1主走査同期分遅らせて出力することを特徴とする。第6の発明は、前記記憶部の構成をK系統の3個以上のメモリバンクによるリングバッファ構成とし、前記3個以上のメモリバンクに逐次書き込みを行い、読み出しは書込みを行っているバンクとは別のバンクに対して行い、X方向、Y方向の分割数をa,bとする前記映像表示装置における分割表示画面をG(Hx,Vy)(Hx(x=1〜a)X方向表示位置、Vy(y=1〜b)Y方向表示位置)とするとき、Vyが大きいほど、より前のバンクに対して読み出すことを特徴とする。第7の発明は、入力信号の同期信号からドットクロック生成し、前記ドットクロックに合わせて前記データ記憶部から表示データを読み出すことを特徴とする。第8の発明は、分割画面水平位置によらず、分割画面垂直位置ごとに異なる制御回路を備えることを特徴とする。
【0006】
本発明において、入力処理部は、マルチモニタ画面用の映像信号を受けることができ、出力処理部は、単一の高解像度映像表示装置用の映像信号を出力する。したがって本装置を間に挟むことにより既存のマルチモニタ環境を単一の超高解像度表示装置に簡単に置き換えることができるようになる。また、記憶部で複数フレーム分の表示データを記憶し、出力処理部で、主走査方向に分割された表示画面用の出力を、基準とする表示画面との位置関係により数フレーム遅らせて出力することで、分割部分での表示走査が複数フレーム期間にまたがって連続して出力されるようになり、分割縞妨害未対策の単一の高解像度表示装置においても分割縞妨害のない動画像表示を行うことができるようになる。
【0007】
【発明の実施の形態】
[実施例1]
図1は本発明の第1の実施例を説明する図である。
本実施例の映像信号変換装置は、例えば2出力を有する2個の映像信号発生器から出力される4系統の所定の仕様の映像信号を入力する入力処理部と、各系統の映像信号中の表示データを記憶するデータ記憶部、例えば表示画面を上下2分割してそれぞれの表示データを同時に必要とする単一の映像表示装置用の2系統の映像信号としてデータ記憶部から表示データを読み出し出力する出力処理部で構成される。
【0008】
入力処理部では、例えば映像信号発生器から出力される映像信号がアナログのRGBコンポーネントの信号であった場合、必要であれば同期信号を分離し、同期信号に併せてドットクロックを生成し、各系統のRGBそれぞれの信号をドットクロックに併せてA/D変換しメモリに格納できる形の表示データとするとともに、ドットクロックに併せてカウンタをすすめるなどして表示データに格納するメモリのアドレスを生成したりする。映像信号がディジタルの信号であった場合、A/D変換は必要とせず、同期信号に併せてドットクロックを生成し、それにより表示データを格納するメモリアドレスを生成すればよい。
【0009】
データ記憶部では、入力処理部で生成されるアドレスにしたがって表示データを対応するメモリ上に格納する。
出力処理部では、映像表示装置の分割画面それぞれへの入力信号の仕様に対応したドットクロックを生成し、それに併せてメモリアドレスカウンタをすすめるなどして、対応するデータ記憶部のメモリ上から表示データを読み出し、必要があれば特定の画素データをまびいたり補間して新たな画素データをつくるなどして画素数/解像度の変換を行い、さらに必要があれば表示データをD/A変換するなどして、映像表示装置の入力信号の仕様と同じ映像信号を発生させる。
【0010】
図2では、4出力を有する1個の映像信号発生器から出力される4系統の所定の仕様の映像信号を入力する入力処理部と、データ記憶部、および表示画面を上下左右(田の字)に4分割して、それぞれの表示データを同時に必要とする単一の映像表示装置用の4系統の映像信号としてデータ記憶部から表示データを読み出し出力する場合の構成を示している。この映像信号変換装置は、K=L=4とした入出力の系統が4系統の場合の例である。図3に示すように、映像表示装置の解像度をQuad SXGA 2560×2048(X方向画素数×Y方向画素数)、田の字分割ということで、表示画面の副走査方向(X方向)の画面分割数を2、主走査(Y方向)の画面分割数も2として、4系統の入力信号の仕様の一つである解像度をSXGA(2560/2)×(2048/2)=1280×1024ということにすると、Quad SXGAの4分割画面の各画素は、各系統の入力信号によるSXGAの画面の1画素と1対1で対応づけることができるようになり、本装置出力処理部での画素数/解像度の変換は必要なくなる。
【0011】
[実施例2]
図4は本発明の第2の実施例を説明する図である。
例えば、Matrox社G200MMSやAppian社AppianXは、4系統の信号出力が可能なPC用のグラフィックインタフェース/映像信号発生器であり、通常4台の高解像度映像表示装置を接続してマルチモニタ構成として超高解像度映像表示を実現する。一方、NTT-AT社の超高精細画像液晶表示システムSI-DL5Mでは、シャープ製の28型QSXGAの液晶パネルが採用されており、シャープ技法 通巻80号 pp.47-50にあるように、その液晶パネルは画面が田の時に4分割され、4分割画面それぞれがSXGA駆動回路で走査されている。SI-DL5Mで用いられている超高精細液晶表示装置は、専用のディジタルインタフェースを用いて、PCに内蔵する専用のグラフィックカードと接続し、4分割画面それぞれに対応する4系統のディジタル映像信号を入力して超高解像度映像表示を実現している。SI-DL5Mで用いられている超高精細液晶表示装置は、専用のディジタルインタフェースを使用しているため、G200MMSやAppianXと直接接続することはできないので、本発明の映像信号変換装置を介して接続する。
【0012】
例えばAppian社AppianXから4系統の非同期のTMDS方式による解像度SXGA(1280×1024)、リフレッシュレート60Hzのディジタル映像信号を図4の入力処理部に入力する。入力されたディジタル映像信号のうちの表示データをデータ記憶部に毎フレーム記録し、出力部でその表示データを読み出し、解像度1280×1024、リフレッシュレート72Hzの4系統の同期したディジタルビデオ信号を発生させる。その4系統同期のディジタル信号をSI-DL5Mで用いられている超高精細液晶表示装置の4分割画面用のそれぞれの入力に入力することで、解像度2560×2048の超高解像度映像表示が実現する。入出力の間で60Hzから72Hzへフレームレートの変換が必要であるが、出力側で6フレーム中に1回の割で同じフレームを表示するということを行う。
【0013】
[実施例3]
図5は、入出力信号の時間関係を示す図である。A,B,C,Dの4系統の入力信号は、同じ仕様であるが、位相がそろっていない。図中時刻t0において入力A,B,C,DのフレームA1,B1,C1,D1の全てのデータはデータ記憶部に蓄積し終わり確定している。そこで出力処理部よりデータA1,B1,C1,D1を位相・同期をそろえて時刻t0より1フレーム周期間(1/72秒)で出力する。時刻t1においては、A2,B2,C2,D2、時刻t2においては、A3,B3,C3,D3のフレームが確定しているので、それらを同様に出力する。時刻t3においてはA4,B4,C4のフレームは確定しているが、D4はデータは全部が入力部に達しておらず、全てのデータが記憶部に蓄積し終わっていない状態すなわち未確定の状態にある。そこで、t3では前のフレームであるA3,B3,C3,D3を出力することになる。時刻t4では、A4,B4,C4,D4全てのデータが確定しているので、それらを出力する。時刻t5ではA5,B5,C5,D5、時刻t6ではA6,B6,C6,D6のフレームが確定しているのでそれらを同様に出力する。以上のように入力A1〜6、B1〜6、C1〜6、D1〜6の6フレームの入力に対してはA3,B3,C3,D3のみを2回繰り返し表示し、続くA7〜12、B7〜12、C7〜12、D7〜12の6フレームの入力に対してはA8,B8,C8,D8のみを2回繰り返し表示するというようにしてフレームレートを変換する。
入力側ディジタル映像信号は4系統のディジタル信号が独立したクロックによる完全に非同期の信号であった場合、クロックの精度(誤差)によりフレーム落ちが生じる。その場合も、前のフレームの表示データをもう1度表示するということを行う。
【0014】
[実施例4]
図6は、第4の実施例を説明する図である。4系統の信号入力を有する入力処理部において、入力信号とする所定の信号の仕様(解像度、フレームレート等)を記した同じEDID(Extended Display Identification Data)を入れたシリアルROMを各系統に対して持っている。DDC(Display Data Channel)を介して、信号発生器は所定の信号の仕様をそのEDIDから読みとり、その仕様に沿った信号を自動的に出力することができるようになる。ここでは4個のEDIDの入ったシリアルROMを持たせたが、シリアルROMは1つとして、4系統のDDCからその中のEDIDを読みとりにいかせてもよい。
【0015】
[実施例5]
図7〜図9は、第5の実施例を説明する図である。例えば図7のようにX方向分割数を2、Y方向分割数を3とする高解像度映像表示装置の分割表示画面をG(1,1)、G(1,2)、G(1,3)、G(2,1)、G(2,2)、G(2,3)とする。G(1,1)とG(2,1)、G(1,2)とG(2,2)、G(1,3)とG(2,3)はそれぞれ同じY方向表示位置の分割画面である。分割画面G(1,1)、G(2,1)に対応する出力映像信号A、BをS1、G(1,2)とG(2,2)に対応する出力映像信号C、DをS2、G(1,3)とG(2,3)に対応する出力映像信号E、FをS3とする。
本発明のデータ記憶部では、3フレーム分以上の表示データが記憶されているものとする。そのとき、図8のように出力処理部において、分割画面G(1,1)への信号Aの同期信号を基準として、S1の組は遅延なしで、S2の組は1フレーム周期遅らせて、S3の組は2フレーム周期遅らせて、データ記憶部の所定のメモリからデータを読み出し出力する。
結果、表示装置では、図9のようなフレームの組み合わせで順次表示されていくことになる。
このように表示することで、G(1,1)とG(2,1)からG(1,2)とG(2,2)へ、そしてG(1,3)とG(2,3)へと3フレーム周期かけて順次上の画面から下の画面へ走査が進んで行くのと同じ効果がえられ、分割縞妨害未対策の単一の高解像度表示装置においても分割縞妨害のない動画像表示を行うことができるようになる。
【0016】
[実施例6]
図10〜図12は第6の実施例を説明する図である。
図10は映像表示装置の主走査方向分割数を2と想定してメモリを3バンクのリングバッファ構成にした場合の図であり、SDRAM A、SDRAM B、SDRAM C、SDRAM Dがそれぞれ3バンクのリングバッファ構成のメモリである。FPGAはField Programmable Gate Arrayであり、入力された各面(A,B,C,D)用の信号の表示データをどのバンクのメモリに書き込むか、また、出力する各面(A,B,C,D)用の信号の表示データを所定のタイミングでどのバンクから読み出すかといったバンクの選択・制御(具体的なメモリ制御方法は後述のとおり)を行う。また、FIFO(First In First Out メモリ)は表示データのメモリへの書込み、読み出しの際のキューとして使用する。A面用の表示データはFIFOを介して、FPGAによる制御でSDRAM Aに書き込まれ、FPGAによる制御でA面用の表示データとして所定のタイミングでSDRAM Aから読み出され、FIFOを介して出力される。同様に、B,C,D面用の信号も、それぞれSDRAM B,SDRAM C,SDRAM DにFIFOを介してFPGAによる制御で入出力される。
【0017】
図11はメモリ制御方法を説明する図である。図11のように位相のそろったA,B,C,D面用の信号を入力し、SDRAM A、SDRAM B、SDRAM C、SDRAM Dのそれぞれの3つのバンク(1、2、3はバンク1、バンク2、バンク3を表す)に逐次書き込みをおこなっていく。出力段での読み出しは書き込みを行っているバンクとは別のバンクに対して行い、A、B面に対しては、書き込み中のバンクの一つ前のバンクから読み出し、C、D面に対しては、書き込み中のバンクの二つ前のバンクから読み出しをおこなうようにする。そうすることで常に書き込み中のバンクと読み出し中のバンクが別になる。結果として高解像度表示装置に表示される画面は2フレーム周期かけて順次上の画面から下の画面へ走査が進んで行くようになり、分割縞妨害未対策の単一の高解像度表示装置においても分割縞妨害のない動画像表示を行うことができるようになる。
【0018】
図12は,フレーム周波数を1/60Hz(入力信号)から1/72Hz(出力信号)に変換させる場合のメモリ書き込み・読み出しバンクの選択を説明する図である。図中入力信号の位相はそろえて記載しているが、かならずしも位相がそろっている必要はない。書き込みの方は、3バンクに逐次書き込みをおこなっていく。読み出しの方は、常に書き込み中のバンクからは行わず、次に読み出すバンクが書き込み中のバンクとなった場合は、現在読み出し中のバンクからもう一度読み出しを行うようにする。
【0019】
なお、前記実施例の映像信号変換装置は、映像信号発生器の映像信号出力段、あるいは、映像表示装置の映像信号入力段に設けるようにしてもよい。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【0020】
【発明の効果】
以上のように、本発明により、超高解像度の映像情報の表示を目的とした既存のマルチモニタ環境から、単一の超高解像度表示装置による、モニタ筐体(フレーム)による妨害がなく、分割縞妨害のない高品位な超高解像度動画像表示が可能な環境へ簡単に移行することができるようになる。
【図面の簡単な説明】
【図1】本発明の第1の実施例の第1の例の装置を示す図である。
【図2】本発明の第1の実施例の第2の例の装置を示す図である。
【図3】本発明の第1の実施例の第3の例の装置を示す図である。
【図4】本発明の第2の実施例の装置を示す図である。
【図5】本発明の第3の実施例の入出力信号の時間関係を示す図である。
【図6】本発明の第4の実施例の装置を示す図である。
【図7】本発明の第5の実施例の装置を示す図である
【図8】本発明の第5の実施例の出力信号を示す図である。
【図9】本発明の第5の実施例の表示画面を示す図である。
【図10】本発明の第6の実施例の装置を示す図である。
【図11】本発明の第6の実施例のメモリ制御方法を示す図である。
【図12】本発明の第6の実施例の変形例のメモリ制御方法を示す図である。
【図13】従来技術を示す図である。
Claims (16)
- K個の映像信号発生器またはm出力を有するn個の映像信号発生器から出力されるK(=m×n≧2)系統の所定の仕様の映像信号を入力する入力処理部と、前記映像信号による表示データを記憶するデータ記憶部と、表示画面をK分割してそれぞれの表示データを同時に必要とする単一の映像表示装置用のK系統の映像信号としてデータ記憶部から表示データを読み出し出力する出力処理部と、を備える映像信号変換装置であって、
前記出力処理部は、フレームを出力する時に、前記データ記憶部に前記映像信号の同時に出力する複数系統のフレームの全てが蓄積し終わっている場合はそのフレームを出力し、前記データ記憶部に前記映像信号の同時に出力する複数系統のフレームの全てが蓄積し終わっていない場合は前のフレームを出力することを特徴とする映像信号変換装置。 - 前記映像表示装置の解像度をi×j(X方向画素数×Y方向画素数)、表示画面の副走査(例えばX)方向、主走査(例えばY)方向の分割数をそれぞれa,b(a×b=K)としたとき、前記K系統の入力映像信号の仕様の一つである解像度が(i/a)×(j/b)(X方向画素数×Y方向画素数)であることを特徴とする請求項1に記載の映像信号変換装置。
- 前記K系統の入力映像信号は、同じ仕様であるが位相/同期が必ずしもそろっていないことを特徴とし、前記K系統の出力映像信号は、同じ仕様であり、位相/同期もそろって出力されることを特徴とする請求項1または2に記載の映像信号変換装置。
- 前記所定の仕様を記したEDID(Extended Display Identification Data)とK系統のDDC(Display Data Channel)により、前記K系統の入力映像信号の仕様を決定する仕組みを有することを特徴とする請求項1〜3に記載の映像信号変換装置。
- X方向、Y方向の分割数をa,bとする前記映像表示装置における分割表示画面をG(Hx,Vy)(Hx(x=1〜a)X方向表示位置、Vy(y=1〜b)Y方向表示位置)とし、同じY方向表示位置Vの分割画面G(Hx,V)(x=1〜a)のa系統分の出力映像信号の組をSvとするとき、分割画面G(H1,V1)の同期信号を基準として信号組Svに属する出力映像信号をy−1主走査同期分遅らせて出力することを特徴とする請求項1〜4記載の映像信号変換装置。
- 前記記憶部の構成をK系統の3個以上のメモリバンクによるリングバッファ構成とし、前記3個以上のメモリバンクに逐次書き込みを行い、読み出しは書込みを行っているバンクとは別のバンクに対して行い、X方向、Y方向の分割数をa,bとする前記映像表示装置における分割表示画面をG(Hx,Vy)(Hx(x=1〜a)X方向表示位置、Vy(y=1〜b)Y方向表示位置)とするとき、Vyが大きいほど、より前のバンクに対して読み出すことを特徴とする請求項1〜5記載の映像信号変換装置。
- 入力信号の同期信号からドットクロック生成し、前記ドットクロックに合わせて前記データ記憶部から表示データを読み出すことを特徴とする請求項1〜6記載の映像信号変換装置。
- 分割画面水平位置によらず、分割画面垂直位置ごとに異なる制御回路を備えることを特徴とする請求項1〜7記載の映像信号変換装置。
- K個の映像信号発生器またはm出力を有するn個の映像信号発生器から出力されるK(=m×n≧2)系統の所定の仕様の映像信号を入力する入力処理ステップと、前記映像信号による表示データを記憶する記憶ステップと、表示画面をK分割してそれぞれの表示データを同時に必要とする単一の映像表示装置用のK系統の映像信号としてデータ記憶部から表示データを読み出し出力する出力処理ステップと、を有する映像信号変換方法であって、
前記出力処理ステップにおいて、フレームを出力する時に、前記データ記憶部に前記映像信号の同時に出力する複数系統のフレームの全てが蓄積し終わっている場合はそのフレームを出力し、前記データ記憶部に前記映像信号の同時に出力する複数系統のフレームの全てが蓄積し終わっていない場合は前のフレームを出力することを特徴とする映像信号変換方法。 - 前記映像表示装置の解像度をi×j(X方向画素数×Y方向画素数)、表示画面の副走査(例えばX)方向、主走査(例えばY)方向の分割数をそれぞれa,b(a×b=K)としたとき、前記K系統の入力映像信号の仕様の一つである解像度が(i/a)×(j/b)(X方向画素数×Y方向画素数)であることを特徴とする請求項9に記載の映像信号変換方法。
- 前記K系統の入力映像信号は、同じ仕様であるが位相/同期が必ずしもそろっておらず、前記K系統の出力映像信号は、同じ仕様であり、位相/同期もそろって出力されることを特徴とする請求項9または10に記載の映像信号変換方法。
- 前記所定の仕様を記したEDID(Extended Display Identification Data)とK系統のDDC(Display Data Channel)により、前記K系統の入力映像信号の仕様を決定するステップを有することを特徴とする請求項9〜11に記載の映像信号変換方法。
- X方向、Y方向の分割数をa,bとする前記映像表示装置における分割表示画面をG(Hx,Vy)(Hx(x=1〜a)X方向表示位置、Vy(y=1〜b)Y方向表示位置)とし、同じY方向表示位置Vの分割画面G(Hx,V)(x=1〜a)のa系統分の出力映像信号の組をSvとするとき、分割画面G(H1,V1)の同期信号を基準として信号組Svに属する出力映像信号をy−1主走査同期分遅らせて出力することを特徴とする請求項9〜12記載の映像信号変換方法。
- K系統の3個以上のメモリバンクによるリングバッファ構成の記憶部の前記3個以上のメモリバンクに逐次書き込みを行い、読み出しは書込みを行っているバンクとは別のバンクに対して行い、X方向、Y方向の分割数をa,bとする前記映像表示装置における分割表示画面をG(Hx,Vy)(Hx(x=1〜a)X方向表示位置、Vy(y=1〜b)Y方向表示位置)とするとき、Vyが大きいほど、より前のバンクに対して読み出すことを特徴とする請求項9〜13記載の映像信号変換方法。
- 入力信号の同期信号からドットクロック生成し、前記ドットクロックに合わせて前記データ記憶部から表示データを読み出すことを特徴とする請求項9〜14記載の映像信号変換方法。
- 分割画面水平位置によらず、分割画面垂直位置ごとに異なる制御回路により制御することを特徴とする請求項9〜15記載の映像信号変換方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002200822A JP3725499B2 (ja) | 2002-07-10 | 2002-07-10 | 映像信号変換装置および方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002200822A JP3725499B2 (ja) | 2002-07-10 | 2002-07-10 | 映像信号変換装置および方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004048224A JP2004048224A (ja) | 2004-02-12 |
JP3725499B2 true JP3725499B2 (ja) | 2005-12-14 |
Family
ID=31707533
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002200822A Expired - Lifetime JP3725499B2 (ja) | 2002-07-10 | 2002-07-10 | 映像信号変換装置および方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3725499B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI455012B (zh) * | 2008-08-19 | 2014-10-01 | Wistron Corp | 顯示器分割畫面顯示方法及應用該方法之電子裝置 |
JP6239843B2 (ja) | 2013-04-04 | 2017-11-29 | キヤノン株式会社 | 画像処理装置およびその制御方法 |
CN105554423B (zh) * | 2013-04-24 | 2019-08-02 | 青岛海信电器股份有限公司 | 一种显示装置和电视机 |
CN103236243B (zh) * | 2013-04-24 | 2016-03-30 | 青岛海信电器股份有限公司 | 一种显示装置和电视机 |
JP6281526B2 (ja) * | 2015-05-22 | 2018-02-21 | 京セラドキュメントソリューションズ株式会社 | 表示装置及びこれを備えた画像形成装置 |
CN106531098A (zh) * | 2016-12-08 | 2017-03-22 | 惠科股份有限公司 | 显示驱动方法、显示驱动装置及显示装置 |
-
2002
- 2002-07-10 JP JP2002200822A patent/JP3725499B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2004048224A (ja) | 2004-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1959425B1 (en) | Image converting apparatus and image converting method | |
KR100218618B1 (ko) | 멀티미디어 디스플레이 시스템 및 데이타 프로세싱 시스템에서 비디오모니터상의 디스플레이를 위해 다수의 데이타 소스를 동기화하는 방법 | |
KR100324843B1 (ko) | 액정표시제어장치, 그것을 사용한 액정표시장치 및 정보처리장치 | |
US20050280601A1 (en) | Display control apparatus and display control method | |
JPS62280799A (ja) | ビデオインターフェース方法及び装置 | |
EP0574142B1 (en) | Driver circuit for dot matrix display apparatus | |
CN101060607A (zh) | 图像缩放装置及其方法 | |
US8139091B2 (en) | Display system having resolution conversion | |
US20120256962A1 (en) | Video Processing Apparatus and Method for Extending the Vertical Blanking Interval | |
CN1750108A (zh) | 多层实时图像叠加控制器 | |
US20110148888A1 (en) | Method and apparatus for controlling multiple display panels from a single graphics output | |
JP3725499B2 (ja) | 映像信号変換装置および方法 | |
JP2000041224A (ja) | 補間機能付きスキャン変換回路 | |
KR100850773B1 (ko) | 디스플레이 장치의 화상 평가 모듈 | |
CN102142238A (zh) | 图像显示系统 | |
JP2002099269A (ja) | 表示システム及び情報処理装置 | |
US6184907B1 (en) | Graphics subsystem for a digital computer system | |
US20030223016A1 (en) | Image processing apparatus and image processing method | |
US6943783B1 (en) | LCD controller which supports a no-scaling image without a frame buffer | |
JP2531534B2 (ja) | 表示装置 | |
JP4183556B2 (ja) | ディスプレイ装置及びマルチディスプレイシステム | |
JP2017083482A (ja) | 表示装置及びテレビジョン受像機 | |
JPS62239672A (ja) | 表示方法 | |
JP2001154639A (ja) | 液晶表示装置及びその駆動方法 | |
CN100384248C (zh) | 液晶显示控制器的控制方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050614 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050815 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050920 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050921 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3725499 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080930 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090930 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090930 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100930 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100930 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110930 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120930 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130930 Year of fee payment: 8 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |