CN101060607A - 图像缩放装置及其方法 - Google Patents
图像缩放装置及其方法 Download PDFInfo
- Publication number
- CN101060607A CN101060607A CN 200710105472 CN200710105472A CN101060607A CN 101060607 A CN101060607 A CN 101060607A CN 200710105472 CN200710105472 CN 200710105472 CN 200710105472 A CN200710105472 A CN 200710105472A CN 101060607 A CN101060607 A CN 101060607A
- Authority
- CN
- China
- Prior art keywords
- image
- clock pulse
- pixel data
- source
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Controls And Circuits For Display Device (AREA)
- Editing Of Facsimile Originals (AREA)
Abstract
本发明提供一种图像缩放装置及其方法,该装置包括一时钟脉冲产生器,用以产生一时钟脉冲;一图像撷取单元,用以根据该时钟脉冲来接收源图像数据并从中存取数条源垂直扫描线及源水平扫描线数据,该数条源扫描线数据各包括多个源像素数据;一图像缩放单元,用以根据该时钟脉冲来接收图像撷取单元输出的像素数据,并对其进行分辨率的放大或缩小;以及一帧频转换器,用以根据时钟脉冲产生器产生的该时钟脉冲来接收图像缩放单元的输出信号,并将输出信号的帧频作转换或是维持相同频率,以产生目标图像。本发明图像缩放装置从获取图像信号直到输出的全过程均使用相同的时钟脉冲进行工作,保证了图像信号从输入到输出的稳定。
Description
技术领域
本发明有关于图像处理,特别是有关于一种用以放大或缩小一源图像的分辨率以产生一目标图像的图像缩放装置及其方法(VIDEO SCALINGAPPARATUS AND METHOD OF THE SAME)。
背景技术
图像缩放装置用于接收并显示包含在连续信道视频信号中的图像帧。众所周知,图像帧以像素数据单元来表示,而像素数据单元是根据图像信号中的显示数据部分进行编码而得。图1绘示现有图像缩放装置,其包括一接收器102、一图像缩放单元104、一发射器106、一时钟脉冲产生器110,以及一振荡器114。接收器102接收输入的视频信号,并从中提取出输入像素数据、输入垂直同步信号及输入水平同步信号,并将这些信号输出至图像缩放单元104。时钟脉冲产生器110根据该振荡器114的输出产生一输出时钟脉冲信号。图像缩放单元104将分辨率较小的源图像信号(即输入像素数据、输入垂直同步信号及输入水平同步信号)进行内插处理,而产生分辨率较大的目标图像信号(输出像素数据、输出垂直同步信号及输出水平同步信号),以显示于显示器屏幕。例如,源图像信号以预定分辨率显示(例如由CD-ROM译码器所得的160×120大小的图像数据),而经由图像缩放单元104放大后即可显示于一较大的显示器屏幕上(如一640×480的CRT显示屏幕)。发射器106将该输出像素数据、该输出垂直同步信号及该输出水平同步信号转换为输出视频信号,以供显示单元(未图标)显示。
然而,在此种架构中,接收器102使用的是时钟脉冲产生器110产生的输入时钟脉冲(通常为一较低的时钟脉冲),而图像缩放单元104和发射器106使用的是时钟脉冲产生器110产生的输出时钟脉冲(通常为一较高的时钟脉冲);换言之,时钟脉冲产生器110须产生两种时钟脉冲分别提供给接收器102、图像缩放单元104和发射器106。因此,在图像放大过程中,数据必须跨越两个时钟脉冲域(Clock Domain),如此较易产生信号不稳定的现象。
另请参见图2,美国专利第5,739,867号揭示了另一现有图像缩放装置100。图像缩放装置100包括一时间基础转换器310、一数据路径控制区块330、一SCLK时钟脉冲产生器340、一DCLK时钟脉冲产生器350,以及一内插器320。时间基础转换器310包括一输入数据同步器410、一线缓冲器420、一先入先出器(FIFO)430以及一控制逻辑440。SCLK时钟脉冲产生器340与DCLK时钟脉冲产生器350在数据路径控制区块330的控制下分别产生SCLK时钟脉冲和DCLK时钟脉冲,以供该输入数据同步器410使用。输入数据同步器410以输入时钟脉冲SCLK接收源图像像素数据,并且以输出时钟脉冲DCLK输出此相同的数据。线缓冲器420使用DCLK时钟脉冲信号接收和输出该源图像像素数据。先入先出器430用以解决对线缓冲器420的读取和写入周期之间的冲突。控制逻辑440用以协调和控制输入数据同步器410、线缓冲器420以及先入先出器的操作。内插器320包括一内插器线缓冲器510、一垂直内插器520及一水平内插器530。垂直内插器520接收一当前线像素数据和前一线像素数据以作为输入,并执行垂直内插运算。水平内插器530接收用于每一条扫描线的像素数据,并对其执行水平内插。然而在上述架构中,输出时钟脉冲DCLK根据输出画面的分辨率与输入画面分辨率之间的比例关系计算而得,而DCLK的计算方式以保持输入与输出画面的帧频(Frame Rate;例如为60Hz)相同为依据。换言之,由于内插器320中对像素数据进行内插操作,使得其输出的像素数据量相较于输入的源图像像素数据量有所增加,而为了保持输入和输出画面的帧频相同,因而内插器320使用的时钟脉冲频率应大于输入数据同步器410截取画面时所用的时钟脉冲频率。因此,在前述现有图像缩放装置中,图像数据也须跨越两个时钟脉冲域(Clock Domain),因而较易产生信号不稳定的现象。
因此,有必要提供一种图像缩放器及其方法,以解决现有技术中所存在的问题。
发明内容
本发明的一目的在于提供一种图像缩放装置,其采用单一时钟脉冲域(Clock Domain),以避免输入数据与输出数据间跨越两个不同时钟脉冲域的问题,使内部信号能够更简单的控制。
本发明的另一目的在于提供一种能够稳定显示图像的显示器。
本发明的再一目的在于提供一种图像缩放方法,以解决输入数据与输出数据间跨越两个不同时钟脉冲域的问题,使内部信号能够更简单的控制。
本发明的一技术方式是关于一种图像缩放装置,用以放大或缩小一源图像的分辨率以产生一目标图像。此种图像缩放装置包括:一时钟脉冲产生器,用以产生一时钟脉冲;一图像撷取单元,用以根据时钟脉冲产生器产生的该时钟脉冲来接收该源图像数据并从中存取数条源垂直扫描线及源水平扫描线数据,该数条源扫描线数据各包括多个源像素数据;一图像缩放单元,用以根据时钟脉冲产生器产生的该时钟脉冲来接收图像撷取单元输出的像素数据,并对其进行分辨率的放大或缩小;以及一帧频转换器,用以根据时钟脉冲产生器产生的该时钟脉冲来接收图像缩放单元的输出信号,并将输出信号的帧频作转换或是维持相同频率,以产生目标图像。
根据另一技术方式,本发明提供一种图像缩放方法,其包含下列步骤:产生一时钟脉冲;根据该时钟脉冲来接收该源图像数据并从中取得数条源垂直扫描线及源水平扫描线数据,该数条源扫描线数据各包括源像素数据;以及根据该时钟脉冲对该源像素数据进行缩放操作,以产生目标像素数据。
本发明图像缩放装置从获取图像信号直到输出的全过程均使用相同的时钟脉冲进行工作,保证了图像信号从输入到输出的稳定。
附图说明
图1是一现有图像系统的结构方块图;
图2是另一现有图像系统的结构方块图;
图3是LCD显示器的示意图;
图4是本发明图像缩放装置的结构方块图;
图5是本发明图像缩放装置的图像缩放单元的结构方块图;
图6A是本发明图像缩放装置的各组成单元设置于同一集成电路中的示意图;以及
图6B是本发明图像缩放装置的各组成单元设置于不同集成电路中的示意图。
组件符号说明:
10、10’、10”:图像缩放装置 100:图像缩放装置
102:接收器 104、12:图像缩放单元
106:发射器 11:图像撷取单元
110、14:时钟脉冲产生器 114:振荡器
13:帧频转换器 20:时序控制器
310:时间基础转换器 320:内插器
330:数据路径控制区块 340:SCLK时钟脉冲产生器
350:DCLK时钟脉冲产生器 410:输入数据同步器
420、620:线缓冲器 430、630:先入先出器
440、640:控制逻辑 510、710:内插器线缓冲器
520、720:垂直内插器 530、730:水平内插器
具体实施方式
一般而言,LCD显示器的基本架构如图3所示。如图所示,LCD显示器至少包含一接口电路模块1以及一显示模块2。接口电路模块1接收由图像输出装置(如个人计算机、光盘播放机等;未图标)所输出的原始图像的信号,并由所设置的图像缩放装置(如本发明的图像缩放装置10)进行缩放处理,以配合显示模块2中的LCD面板(未图标)的像素位置以及分辨率而将原始图像的信号加以转换,从而经由LCD面板显示图像。
请参见图4所示,本发明图像缩放装置10包括一图像撷取单元11,用以接收不同信号源所产生的源图像数据,该源图像数据可以是数字或模拟信号,并从中存取数条线数据,包括像素数据、垂直同步信号及水平同步信号;一图像缩放(scaling)单元12,用以接收图像撷取单元11输出的图像,并对图像进行放大或缩小;一帧频转换器(Frame Rate Converter;FRC)13,用以将图像缩放单元12的输出信号的帧频作转换或是维持相同频率,以满足不同类型显示器的显示需求;一时钟脉冲产生器14,用以产生一时钟脉冲RCLK,并将该时钟脉冲RCLK分别供给图像撷取单元11、图像缩放单元12以及帧频转换器13作为工作时钟脉冲。该RCLK时钟脉冲信号的时钟脉冲率是以需要较高速率的单元(例如图像缩放单元)所要求的时钟脉冲率为准。由于图像撷取单元11原本所需的时钟脉冲率较低,因此可利用例如系统端所提供的较低时钟脉冲率当作控制信号来控制图像撷取单元11以适当方式利用该时钟脉冲RCLK为基础而作动。举例而言,如果原本以低时钟脉冲率操作,图像撷取单元11是以每个脉波为单位,现在以高时钟脉冲率RCLK为基准,则可能以两个脉波为单位。应注意在此一或二个脉波等仅为举例说明,并无限制本发明之意。
请参见图5所示,图像缩放单元12包括一线缓冲器620、一先入先出器(FIFO)630、一控制逻辑640、一内插器线缓冲器710、一垂直内插器720及一水平内插器730。线缓冲器620根据时钟脉冲产生器14产生的RCLK时钟脉冲接收和缓冲输出来自图像撷取单元11的垂直线和水平线像素数据。举例而言,线缓冲器620可以是静态随机存取内存(SRAM),也可为双埠RAM。先入先出器630向垂直内插器720提供垂直像素数据,并且用以解决对线缓冲器620的读取和写入周期之间的冲突,即当线缓冲器620只有一单一埠以供读取和写入共享时,其能够确保对线缓冲器620的读写操作均可被执行。控制逻辑640使用RCLK时钟脉冲信号协调和控制线缓冲器620与先入先出器630的操作。内插器线缓冲器710、垂直内插器720及水平内插器730是用以对垂直线及水平线的像素数据执行内插操作,从而在各垂直及水平目的线上产生目标像素数据。以双线内插为例,内插器线缓冲器710首先提供前一条扫描线至垂直内插器720。垂直内插器720分别从先入先出器630及内插器线缓冲器710中接收一当前线像素数据和前一线像素数据以作为输入,并执行垂直内插运算,以产生额外的水平线。垂直内插器720输出的在垂直方向放大后的信号具有与目标图像相同的垂直线数;但是,每条线还需要在水平方向做进一步内插,以产生最后的目标图像。水平内插器730接收用于每一条扫描线的像素数据(包括因垂直方向的尺寸放大而产生的额外线),并对其执行水平内插,进而产生目标像素数据。
参见图6A及图6B所示,图像缩放装置10’或10”可另包括一时序控制器(Timing Controller)20,用以接收帧频转换器13的输出信号。时序控制器20依据一特定时钟脉冲将帧频转换器13的输出图像信号传给显示屏面板上的驱动电路,驱动电路根据此时钟脉冲来决定相关组件工作的顺序与时机,从而达到正确显示目标图像的目的。在图6A所示的一实施例中,于图像缩放装置10’,图像撷取单元11、图像缩放单元12、帧频转换器13、时钟脉冲产生器14以及时序控制器20等组件是包含在同一缩放装置集成电路(Scaler IC)内,而时钟脉冲产生器14产生该集成电路的工作频率。在图6B所示的另一实施例中,于图像缩放装置10”中,图像撷取单元11、图像缩放单元12、帧频转换器13以及时钟脉冲产生器14,这些组件是包含于同一缩放装置集成电路内,时钟脉冲产生器14产生该集成电路的工作频率,而时序控制器20则设置于该缩放装置集成电路之外,例如另外的集成电路内。
以上所述者仅为本发明的较佳实施方式,举凡熟习本案技术的人士援依本发明的精神所作的等效修饰或变化,都涵盖于权利要求范围内。
Claims (10)
1.一种图像缩放装置,用以缩放一源图像以产生一目标图像,其特征在于,所述图像缩放装置包括:
一时钟脉冲产生器,其用以产生一时钟脉冲;
一图像撷取单元,其用以根据所述时钟脉冲来接收所述源图像数据并从中取得数条源垂直扫描线数据及源水平扫描线数据,其中所述数条源垂直扫描线数据及源水平扫描线数据包括源像素数据;以及
一图像缩放单元,其用以根据所述时钟脉冲接收所述图像撷取单元输出的源像素数据,并对所述源像素数据进行缩放操作,以产生目标像素数据。
2.如权利要求1所述的图像缩放装置,其特征在于,所述装置还包含一帧频转换器,其用以根据所述时钟脉冲来接收所述图像缩放单元的输出信号,并将输出信号的帧频作转换或是维持相同频率,以产生所述目标图像。
3.如权利要求2所述的图像缩放装置,其特征在于,所述装置还包含一时序控制器,其用以接收所述帧频转换器的输出信号以控制图像的显示时序。
4.如权利要求3所述的图像缩放装置,其特征在于,所述时序控制器依据一特定时钟脉冲将所述帧频转换器的输出图像信号传给显示器,以使显示器正确显示目标图像。
5.如权利要求3所述的图像缩放装置,其特征在于,所述图像撷取单元、所述图像缩放单元、所述帧频转换器、所述时钟脉冲产生器以及所述时序控制器设置于同一集成电路内,所述时钟脉冲产生器产生所述集成电路的工作频率。
6.如权利要求3所述的图像缩放装置,其特征在于,所述图像撷取单元、所述图像缩放单元、所述帧频转换器以及所述时钟脉冲产生器设置于同一图像缩放装置集成电路内,而所述时序控制器分开设置于所述集成电路的外部,所述时钟脉冲产生器产生所述集成电路的工作频率。
7.如权利要求3所述的图像缩放装置,其特征在于,所述图像缩放单元包含一线缓冲器,所述线缓冲器根据所述时钟脉冲以接收和缓冲输出来自图像撷取单元的垂直线和水平线像素数据。
8.如权利要求1所述的图像缩放装置,其特征在于,所述图像缩放单元包括一垂直内插器及一水平内插器,用以对垂直线及水平线的像素数据执行内插操作,从而在各垂直及水平目的线上产生目标像素数据。
9.一种图像缩放方法,用以缩放一源图像以产生一目标图像,其特征在于,所述方法包含以下步骤:
产生一时钟脉冲;
根据所述时钟脉冲来接收所述源图像数据并从中取得数条源垂直扫描线及源水平扫描线数据,所述数条源扫描线数据各包括源像素数据;以及
根据所述时钟脉冲对所述源像素数据进行缩放操作,以产生目标像素数据。
10.如权利要求9所述的方法,其特征在于,所述缩放操作包含对垂直线及水平线的像素数据执行内插操作,从而在各垂直及水平目的线上产生目标像素数据。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200710105472 CN101060607A (zh) | 2007-05-31 | 2007-05-31 | 图像缩放装置及其方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200710105472 CN101060607A (zh) | 2007-05-31 | 2007-05-31 | 图像缩放装置及其方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101060607A true CN101060607A (zh) | 2007-10-24 |
Family
ID=38866465
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200710105472 Pending CN101060607A (zh) | 2007-05-31 | 2007-05-31 | 图像缩放装置及其方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101060607A (zh) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101950542A (zh) * | 2010-09-07 | 2011-01-19 | 青岛海信电器股份有限公司 | 降低快门式3d液晶显示串扰的方法和装置及液晶显示器 |
CN101556789B (zh) * | 2008-04-08 | 2011-05-11 | 安凯(广州)微电子技术有限公司 | 一种图像缩放控制系统及方法 |
CN102194442A (zh) * | 2010-03-02 | 2011-09-21 | 英业达股份有限公司 | 文件档案内容的缩放显示系统及其方法 |
CN102231255A (zh) * | 2008-09-16 | 2011-11-02 | 联想(北京)有限公司 | 节能显示器、电子设备以及节能显示方法 |
CN101859557B (zh) * | 2009-04-07 | 2012-02-22 | 奇菱科技股份有限公司 | 显示系统 |
CN102376295A (zh) * | 2010-08-10 | 2012-03-14 | 联想(新加坡)私人有限公司 | 辅助缩放 |
CN101547320B (zh) * | 2008-03-27 | 2012-09-05 | 深圳Tcl新技术有限公司 | 一种图像处理的方法及电视机 |
CN103354997A (zh) * | 2011-02-18 | 2013-10-16 | 索尼公司 | 图像处理设备和图像处理方法 |
CN104333711A (zh) * | 2014-07-31 | 2015-02-04 | 吉林省福斯匹克科技有限责任公司 | 一种固定输出时序图像放大算法及其系统 |
CN112771605A (zh) * | 2018-09-21 | 2021-05-07 | 三星电子株式会社 | 在基于水平同步信号进行放大期间延长时间间隔的电子装置及方法 |
TWI749628B (zh) * | 2020-07-09 | 2021-12-11 | 瑞昱半導體股份有限公司 | 縮放控制器、顯示裝置與資料處理方法 |
-
2007
- 2007-05-31 CN CN 200710105472 patent/CN101060607A/zh active Pending
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101547320B (zh) * | 2008-03-27 | 2012-09-05 | 深圳Tcl新技术有限公司 | 一种图像处理的方法及电视机 |
CN101556789B (zh) * | 2008-04-08 | 2011-05-11 | 安凯(广州)微电子技术有限公司 | 一种图像缩放控制系统及方法 |
CN102231255A (zh) * | 2008-09-16 | 2011-11-02 | 联想(北京)有限公司 | 节能显示器、电子设备以及节能显示方法 |
CN101859557B (zh) * | 2009-04-07 | 2012-02-22 | 奇菱科技股份有限公司 | 显示系统 |
CN102194442A (zh) * | 2010-03-02 | 2011-09-21 | 英业达股份有限公司 | 文件档案内容的缩放显示系统及其方法 |
CN102194442B (zh) * | 2010-03-02 | 2012-12-05 | 英业达股份有限公司 | 文件档案内容的缩放显示系统及其方法 |
CN102376295A (zh) * | 2010-08-10 | 2012-03-14 | 联想(新加坡)私人有限公司 | 辅助缩放 |
CN101950542A (zh) * | 2010-09-07 | 2011-01-19 | 青岛海信电器股份有限公司 | 降低快门式3d液晶显示串扰的方法和装置及液晶显示器 |
CN103354997A (zh) * | 2011-02-18 | 2013-10-16 | 索尼公司 | 图像处理设备和图像处理方法 |
CN104333711A (zh) * | 2014-07-31 | 2015-02-04 | 吉林省福斯匹克科技有限责任公司 | 一种固定输出时序图像放大算法及其系统 |
CN104333711B (zh) * | 2014-07-31 | 2017-07-07 | 吉林省福斯匹克科技有限责任公司 | 一种固定输出时序图像放大算法及其系统 |
CN112771605A (zh) * | 2018-09-21 | 2021-05-07 | 三星电子株式会社 | 在基于水平同步信号进行放大期间延长时间间隔的电子装置及方法 |
US11538438B2 (en) | 2018-09-21 | 2022-12-27 | Samsung Electronics Co., Ltd. | Electronic device and method for extending time interval during which upscaling is performed on basis of horizontal synchronization signal |
TWI749628B (zh) * | 2020-07-09 | 2021-12-11 | 瑞昱半導體股份有限公司 | 縮放控制器、顯示裝置與資料處理方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101060607A (zh) | 图像缩放装置及其方法 | |
JP4286928B2 (ja) | フォーマット変換用マルチスキャンビデオタイミング発生器 | |
US7542010B2 (en) | Preventing image tearing where a single video input is streamed to two independent display devices | |
US8749667B2 (en) | System and method for maintaining maximum input rate while up-scaling an image vertically | |
KR100218618B1 (ko) | 멀티미디어 디스플레이 시스템 및 데이타 프로세싱 시스템에서 비디오모니터상의 디스플레이를 위해 다수의 데이타 소스를 동기화하는 방법 | |
US20040085283A1 (en) | Display controller | |
US20070146479A1 (en) | Integrated video control chipset | |
US7589745B2 (en) | Image signal processing circuit and image display apparatus | |
CN100472605C (zh) | 利用同调取样技术增加图像像素清晰度的装置及其方法 | |
US20120256962A1 (en) | Video Processing Apparatus and Method for Extending the Vertical Blanking Interval | |
CN103248797A (zh) | 一种基于fpga的视频分辨率增强方法及模块 | |
CN100359555C (zh) | 液晶显示器的驱动装置 | |
US20070018999A1 (en) | Auto-centering of main image | |
CN1301006C (zh) | 影像帧同步化的方法与相关装置 | |
EP2669886A1 (en) | Image processing method and image display system utilizing the same | |
US7609326B2 (en) | Image scaler and method of the same | |
CN109545122B (zh) | Vr显示的补偿方法及补偿装置、显示系统 | |
CN1160615C (zh) | 依据像素时钟频率判别解析度的数字显示装置及其方法 | |
JP3725499B2 (ja) | 映像信号変換装置および方法 | |
TW200847125A (en) | Video scaling apparatus and method of the same | |
US7548233B1 (en) | Method and system for image scaling output timing calculation and remapping | |
US6943783B1 (en) | LCD controller which supports a no-scaling image without a frame buffer | |
TWI354973B (zh) | ||
US20050046757A1 (en) | Image signal processor circuit and portable terminal device | |
CN111770382B (zh) | 使用单一视频处理路径处理多视频的视频处理电路及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |