TWI749628B - 縮放控制器、顯示裝置與資料處理方法 - Google Patents

縮放控制器、顯示裝置與資料處理方法 Download PDF

Info

Publication number
TWI749628B
TWI749628B TW109123133A TW109123133A TWI749628B TW I749628 B TWI749628 B TW I749628B TW 109123133 A TW109123133 A TW 109123133A TW 109123133 A TW109123133 A TW 109123133A TW I749628 B TWI749628 B TW I749628B
Authority
TW
Taiwan
Prior art keywords
output
vertical synchronization
frame
input
synchronization pulse
Prior art date
Application number
TW109123133A
Other languages
English (en)
Other versions
TW202203198A (zh
Inventor
林映忻
龔文俠
詹鈞傑
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW109123133A priority Critical patent/TWI749628B/zh
Priority to US17/332,973 priority patent/US11223749B1/en
Application granted granted Critical
Publication of TWI749628B publication Critical patent/TWI749628B/zh
Publication of TW202203198A publication Critical patent/TW202203198A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005—Adapting incoming signals to the display format of the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0127—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Television Systems (AREA)

Abstract

一種縮放控制器包括輸入介面、輸出垂直同步脈衝產生電路與資料緩存電路。輸入介面用以接收一輸入垂直同步脈衝與輸入影像資料。輸出垂直同步脈衝產生電路耦接輸入介面，用以響應於輸入垂直同步脈衝對應地產生第一輸出垂直同步脈衝與第一輸出請求。資料緩存電路用以緩存輸入影像資料，並且響應於第一輸出請求對應地根據輸入影像資料輸出第一輸出幀。輸出垂直同步脈衝產生電路更根據第一輸出垂直同步脈衝與第一既定週期產生第二輸出垂直同步脈衝與第二輸出請求，並且資料緩存電路更響應於第二輸出請求對應地根據輸入影像資料輸出第二輸出幀。

Description

縮放控制器、顯示裝置與資料處理方法
本發明係關於一種資料處理方法，尤指一種動態地執行幀率轉換的資料處理方法，以根據取得於顯示面板無法支援之幀率(frame rate)的輸入影像信號時，產生具有顯示面板可支援之幀率的輸出影像信號。
一般而言，為了確保輸出影像信號的低延遲性與同步性，縮放控制器(Scaler)的輸入介面與輸出介面可運作於幀同步模式(Frame sync mode)。於幀同步模式中，由輸出介面所發出並提供後端顯示面板的垂直同步信號Vsync(Vertical Synchronization)係同步地根據輸入介面自影像來源所接收到的垂直同步信號產生。
然而，當輸入影像信號取得於顯示面板無法支援之幀率時，若以幀同步模式運作，則輸出影像信號的幀率也會是顯示面板無法支援之幀率，如此將發生顯示異常的問題。
為解決上述問題，需要一種新穎的資料處理方法，可動態地於需要時執行幀率轉換，用以根據取得於顯示面板無法支援之幀率的輸入影像信號時，產生具有顯示面板可支援之幀率的輸出影像信號，且輸出影像信號之延遲亦可符合規範要求之低延遲。
本發明之一目的在於根據取得於顯示面板無法支援之幀率的輸入影像信號時，產生具有顯示面板可支援之幀率的輸出影像信號，且輸出影像信號之延遲符合規範要求之低延遲。
根據本發明之一實施例，一種縮放控制器包括輸入介面、輸出垂直同步脈衝產生電路與資料緩存電路。輸入介面用以接收一輸入垂直同步脈衝與輸入影像資料。輸出垂直同步脈衝產生電路耦接輸入介面，用以響應於輸入垂直同步脈衝對應地產生第一輸出垂直同步脈衝與第一輸出請求。資料緩存電路用以緩存輸入影像資料，並且響應於第一輸出請求對應地根據輸入影像資料輸出一第一輸出幀。輸出垂直同步脈衝產生電路更根據第一輸出垂直同步脈衝與第一既定週期產生第二輸出垂直同步脈衝與第二輸出請求，並且資料緩存電路更響應於第二輸出請求對應地根據輸入影像資料輸出第二輸出幀。
根據本發明之另一實施例，一種顯示裝置包括縮放控制器與顯示面板。縮放控制器自一影像源接收一輸入垂直同步脈衝與輸入影像資料，根據輸入垂直同步脈衝產生複數輸出垂直同步脈衝，以及根據輸入影像資料產生複數輸出幀。顯示面板耦接至縮放控制器，用以根據輸出垂直同步脈衝顯示輸出幀。輸出垂直同步脈衝包括至少第一輸出垂直同步脈衝與第二輸出垂直同步脈衝，輸出幀包括至少第一輸出幀與第二輸出幀，縮放控制器響應於輸入垂直同步脈衝對應地產生第一輸出垂直同步脈衝，以及響應於第一輸出垂直同步脈衝對應地輸出第一輸出幀。縮放控制器更根據第一輸出垂直同步脈衝與一第一既定週期產生第二輸出垂直同步脈衝，以及響應於第二輸出垂直同步脈衝對應地輸出第二輸出幀。
根據本發明之另一實施例，一種資料處理方法包括：自一影像源接收一輸入垂直同步脈衝與輸入影像資料；根據輸入垂直同步脈衝產生複數輸出 垂直同步脈衝；以及根據輸入影像資料產生複數輸出幀。輸出垂直同步脈衝包括至少第一輸出垂直同步脈衝與第二輸出垂直同步脈衝，輸入影像資料包括輸入幀，輸出幀包括至少第一輸出幀與第二輸出幀，根據輸入垂直同步脈衝產生輸出垂直同步脈衝之步驟更包括：響應於輸入垂直同步脈衝對應地產生第一輸出垂直同步脈衝；以及根據第一輸出垂直同步脈衝與第一既定週期產生第二輸出垂直同步脈衝，並且根據輸入影像資料產生輸出幀之步驟更包括：響應於第一輸出垂直同步脈衝對應地將輸入幀輸出作為第一輸出幀；以及響應於第二輸出垂直同步脈衝對應地將輸入幀輸出作為第二輸出幀。
100:顯示裝置
110:縮放控制器
110-1:輸入介面
110-2:輸出介面
110-3:測量電路
110-4:輸出垂直同步脈衝產生電路
110-5:資料緩存電路
120:顯示面板
200:影像源
Data:輸入影像資料
Data_Out:輸出影像資料
FPS_Ctrl:幀率控制信號
Out_Req:輸出請求
Vsync_in:輸入垂直同步信號
Vsync_out:輸出垂直同步信號
301,302,401,402:輸入Vsync脈衝
311,312,321,322,411,412,413:輸出Vsync脈衝
F1,F2,F11,F12,F13,F21,F22:幀
第1圖係顯示根據本發明之一實施例所述之顯示裝置方塊圖。
第2圖係顯示根據本發明之一實施例所述之資料處理方法流程圖。
第3圖係顯示根據本發明之一實施例所述之輸入影像信號與輸出影像信號範例。
第4圖係顯示根據本發明之另一實施例所述之輸入影像信號與輸出影像信號範例。
第1圖係顯示根據本發明之一實施例所述之顯示裝置方塊圖。顯示裝置100可包括縮放控制器(Scaler)110與顯示面板120。縮放控制器110自一影像源200接收一輸入垂直同步信號Vsync_in與輸入影像資料Data。影像源200為可提供影像資料之電子裝置，例如，電腦主機、行動通訊裝置、機上盒等。輸入垂直同步信號Vsync_in可包括複數輸入垂直同步脈衝(以下稱為Vsync脈衝)，輸入影像資料Data可包括複數輸入幀。
一般而言，影像源200依序將一Vsync脈衝與其對應之影像資料(例如，一幀)輸出至顯示裝置100，使顯示面板120可響應於Vsync脈衝於一既定延遲後顯示出對應的幀。此外，縮放控制器110可對接收到的幀資料執行畫面縮放、幀率轉換等資料處理操作，再將處理過資料(包含Vsync脈衝與影像資料)提供給顯示面板120。
根據本發明之一實施例，縮放控制器110可包括至少輸入介面110-1、輸出介面110-2、測量電路110-3、輸出垂直同步脈衝產生電路110-4以及資料緩存電路110-5。值得注意的是，第1圖為一簡化的顯示裝置方塊圖，其中僅顯示出與本發明相關之元件。孰悉此技藝者均可理解，顯示裝置當可包含許多未示於第1圖之元件，以實施顯示及相關之資料處理之功能。
輸入介面110-1用以自影像源200接收輸入垂直同步信號Vsync_in、輸入影像資料Data以及幀率控制信號FPS_Ctrl。幀率控制信號FPS_Ctrl為一切換信號，用於通知顯示裝置100是否影像源200所提供之影像資料將為一低幀率的影像資料。例如，幀率控制信號FPS_Ctrl之信號位準可切換於一第一狀態(例如，邏輯0)與一第二狀態(例如，邏輯1)之間。第一狀態代表後續到來的影像資料為非低幀率的影像資料，第二狀態代表後續到來的影像資料為低幀率的影像資料。影像源200可至少提前於前一幀通知顯示裝置100。舉例而言，假設當前幀為依循高畫質多媒體介面(High Definition Multimedia Interface，縮寫HDMI)可變更新率規格(Variable Refresh Rate，縮寫VRR)傳輸之影像資料，次一幀為依循HDMI 2.1 Cinema VRR傳輸之影像資料，由於HDMI 2.1 Cinema VRR所制定之幀率(Frame Rate per Second，縮寫FPS)(例如，24fps、25fps、30fps)相較於現今一般使用的幀率為極低幀率，則影像源200可於當前幀的控制信號傳輸區間將幀率控制信號FPS_Ctrl之信號位準由第一狀態切換為第二狀態，用以通知顯示裝置100次一幀為依循HDMI 2.1 Cinema VRR傳輸之低幀率影像資料。
測量電路110-3可自輸入介面110-1取得輸入垂直同步信號Vsync_in與輸入影像資料Data，並根據輸入垂直同步信號Vsync_in與輸入影像資料Data測量各幀所對應之幀率。一般而言，一幀所對應之幀率係由此幀所對應之Vsync脈衝與次一幀所對應之Vsync脈衝所定義，測量電路110-3可根據相鄰的兩個Vsync脈衝所間隔的時間的倒數取得一幀所對應之幀率。
輸出垂直同步脈衝產生電路110-4用以根據輸入垂直同步信號Vsync_in與幀率控制信號FPS_Ctrl產生輸出垂直同步信號Vsync_out以及輸出請求Out_Req，輸出垂直同步信號Vsync_out可包含複數輸出Vsync脈衝。
資料緩存電路110-5用以緩存輸入影像資料Data，並且根據輸出請求Out_Req將緩存之影像資料輸出作為輸出影像資料Data_Out，輸出影像資料Data_Out可包括複數輸出幀。
輸出介面110-2耦接至顯示面板120，用以將輸出垂直同步信號Vsync_out與輸出影像資料Data_Out提供給顯示面板120。顯示面板120可根據輸出垂直同步信號Vsync_out之輸出Vsync脈衝對應地顯示輸出幀。
為了避免發生前述顯示異常的問題，根據本發明之一實施例，於處理低幀率的影像資料時(例如，低於顯示面板120所能支援的最低幀率)，縮放控制器110可根據一個輸入Vsync脈衝產生複數輸出Vsync脈衝，以及根據輸入影像資料Data產生複數輸出幀，藉此將輸出幀所對應之幀率提高至顯示面板120可支援的幀率範圍，同時確保輸出影像信號的低延遲性與同步性。其中，顯示面板120可支援的幀率範圍通常被記錄於延伸顯示能力識別資料(Extended display identification data，縮寫EDID)內，EDID可被儲存於縮放控制器110之一內部記憶體(圖未示)或被定義於其系統程式碼中。
第2圖係顯示根據本發明之一實施例所述之資料處理方法流程圖。資料處理方法可包含由縮放控制器110所執行之以下步驟：
步驟S202：自影像源接收輸入Vsync脈衝與輸入影像資料。
步驟S204：根據輸入Vsync脈衝產生複數輸出Vsync脈衝。
步驟S206：根據輸入影像資料產生複數輸出幀。
更具體的說，響應於輸入Vsync脈衝，輸出垂直同步脈衝產生電路110-4可先對應地產生第一輸出Vsync脈衝。於本發明之實施例中，如同幀同步模式的操作，第一輸出Vsync脈衝係同步地根據輸入Vsync脈衝被產生，例如，輸出垂直同步脈衝產生電路110-4可直接將接收到的輸入Vsync脈衝提供給顯示面板120。於此，同步地根據輸入Vsync脈衝產生輸出Vsync脈衝係指接收到輸入Vsync脈衝的時間點與產生輸出Vsync脈衝的時間點之間僅包含合理的電路傳輸延遲，例如，經由縮放控制器110內部的數個線緩衝電路所需的延遲時間。
此外，輸出垂直同步脈衝產生電路110-4亦根據第一輸出Vsync脈衝對應地產生第一輸出請求。響應於第一輸出請求，資料緩存電路110-5對應地根據緩存之輸入影像資料產生第一輸出幀。例如，資料緩存電路110-5響應於第一輸出請求將接收到的輸入幀輸出作為第一輸出幀，使得縮放控制器110可響應於第一輸出Vsync脈衝透過輸出介面110-2對應地將輸入幀輸出作為第一輸出幀。
接著，輸出垂直同步脈衝產生電路110-4更根據第一輸出Vsync脈衝與一既定週期產生第二輸出Vsync脈衝。於本發明之實施例中，第一輸出Vsync脈衝與第二輸出Vsync脈衝所間隔的時間可根據此既定週期被設計。例如，第一輸出Vsync脈衝與第二輸出Vsync脈衝所間隔的時間可相等於此既定週期。輸出垂直同步脈衝產生電路110-4亦根據第二輸出Vsync脈衝對應地產生第二輸出請求。
響應於第二輸出請求，資料緩存電路110-5對應地根據緩存之輸入影像資料產生第二輸出幀。例如，資料緩存電路110-5響應於第二輸出請求再次將接收到的輸入幀輸出作為第二輸出幀，使得縮放控制器110可響應於第二輸出 Vsync脈衝透過輸出介面110-2對應地將輸入幀輸出作為第二輸出幀。
於本發明之實施例中，對應於一個輸入Vsync脈衝(與一個輸入幀)，由縮放控制器110所產生之輸出Vsync脈衝(與輸出幀)的數量可根據顯示面板120可支援的幀率與輸入幀率的差異或倍數關係決定。例如，當輸入幀率的N倍頻在顯示面板120可支援的幀率範圍中，則縮放控制器110可根據一個輸入Vsync脈衝(與一個輸入幀)產生N個輸出Vsync脈衝(與N個輸出幀)，使得各輸出幀所對應之輸出幀率高於輸入幀率，且各輸出幀所對應之輸出幀率均為顯示面板120所能支援的幀率。
第3圖係顯示根據本發明之一實施例所述之輸入影像信號與輸出影像信號範例，其中橫軸為時間軸，所述之輸入/輸出影像信號包含輸入/輸出Vsync脈衝(於第3圖中以向上的箭頭表示)以及輸入/輸出影像資料(於第3圖中一方形代表一幀)。
於此範例中，N=2，即，一張輸入幀畫面時間相等於兩張輸出幀畫面時間。縮放控制器110根據輸入Vsync脈衝301對應地產生兩個輸出Vsync脈衝311與312，以及根據輸入Vsync脈衝302對應地產生兩個輸出Vsync脈衝321與322。此外，縮放控制器110亦根據輸入幀F1對應地產生兩個輸出幀F11與F12，以及根據輸入幀F2對應地產生兩個輸出幀F21與F22。
假設輸入Vsync脈衝301與302所間隔的時間為40毫秒(ms)，則輸入幀F1所對應的輸入幀率為25Hz，低於顯示面板120所能支援的最低幀40Hz。於本發明之實施例中，所述既定時間可被設定為20毫秒，其對應於顯示面板120所支援之一幀率50Hz。縮放控制器110(或，輸出垂直同步脈衝產生電路110-4)可先同步地根據輸入Vsync脈衝301產生輸出Vsync脈衝311，以及資料緩存電路110-5對應地將所緩存的幀輸出作為輸出幀F11。接著縮放控制器110於計數20毫秒後，自行產生另一輸出Vsync脈衝312，及資料緩存電路110-5再次將所緩存的幀輸出作 為輸出幀F12，其中輸出幀F11、輸出幀F12可與輸入幀F1內容相同。藉此操作，輸出幀F11與輸出幀F12所對應的輸出幀率被提高為50Hz，其高於輸入幀率25Hz，並且為顯示面板120所能支援支援之一幀率。
於本發明之實施例中，縮放控制器110並不限於藉由均分兩輸入Vsync脈衝所間隔的時間提高輸出幀率。兩個輸入Vsync脈衝所間隔的時間亦可被不均等的切分，同樣可達到提高輸出幀率的結果。
假設輸入幀F2所對應的輸入幀率為25Hz，顯示面板120所能支援的最低幀30Hz。縮放控制器110(或，輸出垂直同步脈衝產生電路110-4)亦可將所述既定時間設定為10毫秒，其對應於顯示面板120所支援之一幀率100Hz。同樣地，縮放控制器110(或，輸出垂直同步脈衝產生電路110-4)可先同步地根據輸入Vsync脈衝302產生輸出Vsync脈衝321，以及資料緩存電路110-5對應地將所緩存的幀輸出作為輸出幀F21。接著縮放控制器110於計數10毫秒後，自行產生另一輸出Vsync脈衝322，及資料緩存電路110-5再次將所緩存的幀輸出作為輸出幀F22，其中輸出幀F21、輸出幀F22可與輸入幀F2內容相同。藉此操作，輸出幀F21與輸出幀F22所對應的輸出幀率分別被提高為100Hz與33Hz，其高於輸入幀率25Hz，並且為顯示面板120所能支援支援之一幀率。
於本發明之實施例中，N也可以是大於2的正整數。
第4圖係顯示根據本發明之另一實施例所述之輸入影像信號與輸出影像信號範例。於此範例中，N=3，即，一張輸入幀畫面時間相等於三張輸出幀畫面時間。縮放控制器110根據輸入Vsync脈衝401對應地產生三個輸出Vsync脈衝411、412與413，以及根據輸入幀F1對應地產生三個輸出幀F11、F12與F13。假設輸入幀F1所對應的輸入幀率為24Hz，低於顯示面板120所能支援的最低幀40Hz，所述既定時間可被設定為1/72秒，其對應於顯示面板120所支援之一幀率72Hz。
縮放控制器110(或，輸出垂直同步脈衝產生電路110-4)可先同步地根據輸入Vsync脈衝401產生輸出Vsync脈衝411，及資料緩存電路110-5對應地將所緩存的幀輸出作為輸出幀F11。接著縮放控制器110於計數1/72秒後，自行產生另一輸出Vsync脈衝412，及資料緩存電路110-5再次將所緩存的幀輸出作為輸出幀F12。接著縮放控制器110再於計數1/72秒後，自行產生又一輸出Vsync脈衝413，及資料緩存電路110-5再次將所緩存的幀輸出作為輸出幀F13，其中輸出幀F11、F12與F13可與輸入幀F1內容相同。
藉此操作，輸出幀F11、F12與F13所對應的輸出幀率被提高為72Hz，其高於輸入幀率24Hz，並且為顯示面板120所能支援支援之一幀率。
需注意的是，於本發明的實施例中，前述既定時間需對應於顯示面板120所支援之幀率範圍被選擇與設計，才能使得輸出幀率落入顯示面板120所支援之幀率範圍。
以N=2為例，假設輸入幀率為f1，輸出幀率為fa與fb1，則對應於輸出幀率fa的既定時間的設計須使得以下式(1)條件可滿足，且須使fa與fb1為顯示面板所支援之幀率：
Figure 109123133-A0305-02-0012-1
於本發明之實施例中，由於縮放控制器110需透過測量電路110-3測量與當前幀(輸入幀)相鄰的兩個Vsync脈衝所間隔的時間才能得知輸入幀所對應的輸入幀率，因此，當可能的輸入幀率為已知的時，可根據可能的輸入幀率與N的數值設計欲達到的輸出幀率，並產生對應的一或多組設定值，使得縮放控制器110在採用設定值後，無論輸入的低幀率為何，均可使輸出幀率提高並且落入顯示面板120所支援之幀率範圍。
表格1係顯示根據本發明之一實施例所述之第一組設定所達成的輸出幀率。
Figure 109123133-A0305-02-0013-2
於此範例中，N=2，並且可能的輸入幀率為24Hz、25Hz與30Hz。於第一組設定中，將產生第一輸出Vsync脈衝與第二輸出Vsync脈衝的時間間隔(即，前述之既定週期)固定為1/48秒，則第一輸出幀率可被固定為48Hz，第二輸出幀率即為輸入幀畫面時間減去既定週期後所得之剩餘畫面時間的倒數，其依輸入幀率而異，第二輸出幀率可以是如表格1所示之48Hz、52Hz或80Hz。
換言之，當縮放控制器110決定採用第一組設定處理低幀率影像資料後，於偵測到影像源200將幀率控制信號FPS_Ctrl之信號位準由第一狀態切換為第二狀態時，縮放控制器110先同步地根據爾後接收到的輸入Vsync脈衝產生第一輸出Vsync脈衝，接著再於計數1/48秒後，自行產生第二輸出Vsync脈衝。藉此操作，第一輸出幀所對應的輸出幀率被提高為48Hz，第二輸出幀所對應的輸出幀率則依輸入幀率可以是如表格1所示之48Hz、52Hz或80Hz。另一方面，於偵測到影像源200將幀率控制信號FPS_Ctrl之信號位準由第二狀態切換回第一狀態時，縮放控制器110無需再執行幀率轉換。
表格2係顯示根據本發明之另一實施例所述之第二組設定所達成的輸出幀率。
Figure 109123133-A0305-02-0013-8
 表格2：第二組設定所達成的輸出幀率
於此範例中，N=2，並且可能的輸入幀率為24Hz、25Hz與30Hz。於第二組設定中，將既定週期固定為1/60秒，則第一輸出幀率可被固定為60Hz，第二輸出幀率依輸入幀率而異，可以是如表格1所示之40Hz、42Hz或60Hz。
於決定用於處理低幀率影像資料的設定值時，若N=3，可基於相似概念將產生第一輸出Vsync脈衝與第二輸出Vsync脈衝的時間間隔(例如，第一既定週期)固定為一第一定值，以及將產生第二輸出Vsync脈衝與第三輸出Vsync脈衝的時間間隔(例如，第二既定週期)固定。藉由設定第一輸出幀率與第二輸出幀率，第三輸出幀率可自然形成。N>3的情況則以此類推。
於本發明之實施例中，於一設定中的第一輸出幀率可被選擇為可能的輸入幀率之其中一者的整數倍。此外，當可用於處理低幀率影像資料的設定值多於一組時，可根據顯示面板120所支援之幀率範圍與各組設定所達成的輸出幀率選擇使用哪組設定值。例如，若第一組設定所達成的輸出幀率均落入顯示面板120所支援之幀率範圍，則可選擇第一組設定。反之，若第一組設定所達成的輸出幀率無法均落入顯示面板120所支援之幀率範圍，但第二組設定所達成的輸出幀率均落入顯示面板120所支援之幀率範圍，則可選擇第二組設定。
藉由本發明所提出之資料處理方法，動態地根據幀率控制信號FPS_Ctrl之信號位準以及前述低幀率影像資料的設定值執行幀率轉換，以產生具有顯示面板可支援之幀率的輸出影像信號，且輸出影像信號之延遲亦可符合規範要求之低延遲。此外，本發明並不限於應用於處理HDMI 2.1 Cinema VRR低幀率影像，亦可被應用於處理任何需要執行幀率轉換的資料處理場景。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化 與修飾，皆應屬本發明之涵蓋範圍。
100:顯示裝置
110:縮放控制器
110-1:輸入介面
110-2:輸出介面
110-3:測量電路
110-4:輸出垂直同步脈衝產生電路
110-5:資料緩存電路
120:顯示面板
200:影像源
Data:輸入影像資料
Data_Out:輸出影像資料
FPS_Ctrl:幀率控制信號
Out_Req:輸出請求
Vsync_in:輸入垂直同步信號
Vsync_out:輸出垂直同步信號

Claims (10)

  1. 一種縮放控制器，包括：一輸入介面，用以接收一輸入垂直同步脈衝與輸入影像資料；一輸出垂直同步脈衝產生電路，耦接該輸入介面，用以響應於該輸入垂直同步脈衝對應地產生一第一輸出垂直同步脈衝與一第一輸出請求；以及一資料緩存電路，用以緩存該輸入影像資料，並且響應於該第一輸出請求對應地根據該輸入影像資料輸出一第一輸出幀，其中該輸出垂直同步脈衝產生電路更根據該第一輸出垂直同步脈衝與一第一既定週期產生一第二輸出垂直同步脈衝與一第二輸出請求，並且該資料緩存電路更響應於該第二輸出請求對應地根據該輸入影像資料輸出一第二輸出幀，其中該第一輸出垂直同步脈衝與該第二輸出垂直同步脈衝所間隔的時間相等於該第一既定週期。
  2. 如申請專利範圍第1項所述之縮放控制器，其中該輸入影像資料包含一輸入幀，該資料緩存電路響應於該第一輸出請求將該輸入幀輸出作為該第一輸出幀，以及響應於該第二輸出請求將該輸入幀輸出作為該第二輸出幀。
  3. 如申請專利範圍第2項所述之縮放控制器，其中該輸入幀對應於一輸入幀率，該第一輸出幀對應於一第一輸出幀率，該第二輸出幀對應於一第二輸出幀率，該第一輸出幀率與該第二輸出幀率高於該輸入幀率。
  4. 如申請專利範圍第3項所述之縮放控制器，其中該輸出垂直同步脈衝產生電路更根據該第二輸出垂直同步脈衝與一第二既定週期產生一第三輸出垂直同步脈衝與一第三輸出請求，其中該第二輸出垂直同步脈衝與該第三輸出 垂直同步脈衝所間隔的時間相等於該第二既定週期，並且該資料緩存電路更響應於該第三輸出請求將該輸入幀輸出作為一第三輸出幀，其中該第三輸出幀對應於一第三輸出幀率，並且該第三輸出幀率高於該輸入幀率。
  5. 一種顯示裝置，包括：一縮放控制器，自一影像源接收一輸入垂直同步脈衝與輸入影像資料，根據該輸入垂直同步脈衝產生複數輸出垂直同步脈衝，以及根據該輸入影像資料產生複數輸出幀；以及一顯示面板，耦接至該縮放控制器，用以根據該等輸出垂直同步脈衝顯示該等輸出幀，其中該等輸出垂直同步脈衝包括至少一第一輸出垂直同步脈衝與一第二輸出垂直同步脈衝，該等輸出幀包括至少一第一輸出幀與一第二輸出幀，該縮放控制器響應於該輸入垂直同步脈衝對應地產生該第一輸出垂直同步脈衝，以及響應於該第一輸出垂直同步脈衝對應地輸出該第一輸出幀，並且該縮放控制器更根據該第一輸出垂直同步脈衝與一第一既定週期產生該第二輸出垂直同步脈衝，以及響應於該第二輸出垂直同步脈衝對應地輸出該第二輸出幀，其中該第一輸出垂直同步脈衝與該第二輸出垂直同步脈衝所間隔的時間相等於該第一既定週期。
  6. 如申請專利範圍第5項所述之顯示裝置，其中該第一輸出幀與該第二輸出幀相同。
  7. 如申請專利範圍第5項所述之顯示裝置，其中該輸入影像資料包含 一輸入幀，該輸入幀對應於一輸入幀率，該第一輸出幀對應於一第一輸出幀率，該第二輸出幀對應於一第二輸出幀率，該第一輸出幀率與該第二輸出幀率高於該輸入幀率。
  8. 如申請專利範圍第7項所述之顯示裝置，其中該等輸出垂直同步脈衝更包括一第三輸出垂直同步脈衝，該等輸出幀更包括一第三輸出幀，該縮放控制器更根據該第二輸出垂直同步脈衝與一第二既定週期產生該第三輸出垂直同步脈衝，以及響應於該第三輸出垂直同步脈衝對應地輸出該第三輸出幀，其中該第二輸出垂直同步脈衝與該第三輸出垂直同步脈衝所間隔的時間相等於該第二既定週期。
  9. 如申請專利範圍第5項所述之顯示裝置，其中該第一既定週期係對應於該顯示面板所支援之一幀率。
  10. 一種資料處理方法，包括：自一影像源接收一輸入垂直同步脈衝與輸入影像資料；根據該輸入垂直同步脈衝產生複數輸出垂直同步脈衝；以及根據該輸入影像資料產生複數輸出幀，其中該等輸出垂直同步脈衝包括至少一第一輸出垂直同步脈衝與一第二輸出垂直同步脈衝，該輸入影像資料包括一輸入幀，該等輸出幀包括至少一第一輸出幀與一第二輸出幀，根據該輸入垂直同步脈衝產生該等輸出垂直同步脈衝之步驟更包括：響應於該輸入垂直同步脈衝對應地產生該第一輸出垂直同步脈衝；以及根據該第一輸出垂直同步脈衝與一第一既定週期產生該第二輸出垂直同步 脈衝，其中該第一輸出垂直同步脈衝與該第二輸出垂直同步脈衝所間隔的時間相等於該第一既定週期，並且根據該輸入影像資料產生該等輸出幀之步驟更包括：響應於該第一輸出垂直同步脈衝對應地將該輸入幀輸出作為該第一輸出幀；以及響應於該第二輸出垂直同步脈衝對應地將該輸入幀輸出作為該第二輸出幀。
TW109123133A 2020-07-09 2020-07-09 縮放控制器、顯示裝置與資料處理方法 TWI749628B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109123133A TWI749628B (zh) 2020-07-09 2020-07-09 縮放控制器、顯示裝置與資料處理方法
US17/332,973 US11223749B1 (en) 2020-07-09 2021-05-27 Scaler, display device and associated data processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109123133A TWI749628B (zh) 2020-07-09 2020-07-09 縮放控制器、顯示裝置與資料處理方法

Publications (2)

Publication Number Publication Date
TWI749628B true TWI749628B (zh) 2021-12-11
TW202203198A TW202203198A (zh) 2022-01-16

Family

ID=79169392

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109123133A TWI749628B (zh) 2020-07-09 2020-07-09 縮放控制器、顯示裝置與資料處理方法

Country Status (2)

Country Link
US (1) US11223749B1 (zh)
TW (1) TWI749628B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220051905A (ko) * 2020-10-19 2022-04-27 삼성디스플레이 주식회사 가변 프레임 모드를 지원하는 표시 장치, 및 표시 장치의 구동 방법
KR102702436B1 (ko) * 2022-04-26 2024-09-05 엘지전자 주식회사 디스플레이 장치 및 그의 동작 방법
US11770583B1 (en) * 2022-07-21 2023-09-26 Mediatek Inc. HDMI device and power-saving method for immediately switching HDMI ports

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101060607A (zh) * 2007-05-31 2007-10-24 友达光电股份有限公司 图像缩放装置及其方法
US20120320113A1 (en) * 2005-02-23 2012-12-20 Pixtronix, Inc. Direct-view mems display devices and methods for generating images thereon
CN104620311A (zh) * 2012-09-07 2015-05-13 夏普株式会社 存储器控制装置、便携终端、存储器控制程序以及计算机可读取的记录介质
TW201732767A (zh) * 2015-12-14 2017-09-16 樂金顯示科技股份有限公司 顯示裝置與功率積體電路之控制方法
US20180012553A1 (en) * 2016-07-11 2018-01-11 Samsung Display Co., Ltd. Display device
CN110444155A (zh) * 2018-05-04 2019-11-12 三星显示有限公司 显示系统和使其帧驱动时序同步的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI428018B (zh) * 2010-11-25 2014-02-21 Realtek Semiconductor Corp 影像轉換的裝置及方法
JP6632864B2 (ja) * 2015-10-27 2020-01-22 シナプティクス・ジャパン合同会社 表示ドライバ及び表示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120320113A1 (en) * 2005-02-23 2012-12-20 Pixtronix, Inc. Direct-view mems display devices and methods for generating images thereon
CN101060607A (zh) * 2007-05-31 2007-10-24 友达光电股份有限公司 图像缩放装置及其方法
CN104620311A (zh) * 2012-09-07 2015-05-13 夏普株式会社 存储器控制装置、便携终端、存储器控制程序以及计算机可读取的记录介质
TW201732767A (zh) * 2015-12-14 2017-09-16 樂金顯示科技股份有限公司 顯示裝置與功率積體電路之控制方法
US20180012553A1 (en) * 2016-07-11 2018-01-11 Samsung Display Co., Ltd. Display device
CN110444155A (zh) * 2018-05-04 2019-11-12 三星显示有限公司 显示系统和使其帧驱动时序同步的方法

Also Published As

Publication number Publication date
US11223749B1 (en) 2022-01-11
TW202203198A (zh) 2022-01-16
US20220014649A1 (en) 2022-01-13

Similar Documents

Publication Publication Date Title
TWI749628B (zh) 縮放控制器、顯示裝置與資料處理方法
US10049642B2 (en) Sending frames using adjustable vertical blanking intervals
KR100806858B1 (ko) 고화질 영상표시장치 및 그 프레임레이트변환방법
TWI749756B (zh) 借助於合成器生成一系列訊框方法和裝置
KR100374646B1 (ko) 픽쳐 인 픽쳐 기능과 프레임 속도 변환을 동시에 수행하기위한 영상 처리 장치 및 방법
EP1744550A1 (en) Video signal processing apparatus and method
JP2000222164A (ja) マルチ画像表示システムおよびマルチ画像表示方法
CN114974171B (zh) 基于显示装置的刷新率控制方法、装置、显示终端及介质
CN116635929A (zh) 在多显示器系统上执行异步存储器时钟改变
KR20100021251A (ko) 표시장치의 구동방법 및 이를 이용한 표시장치의 구동회로
US7830450B2 (en) Frame synchronization method and device utilizing frame buffer
CN113948026B (zh) 缩放控制器、显示装置与数据处理方法
JP2011059312A (ja) 画像表示装置およびその制御方法
US10212316B2 (en) Video processing apparatus
KR100935821B1 (ko) 도트 클럭 생성 회로, 반도체 디바이스, 및 도트 클럭 생성방법
US20120287133A1 (en) Image processing apparatus and image processing method
CN114173054A (zh) 多帧频拼接视频源显示控制方法及其系统和led显示系统
US20210134251A1 (en) Video processing device, display device, video processing method, and recording medium
CN111405362A (zh) 视频输出方法、装置、视频设备及计算机可读存储介质
US11881142B1 (en) Image brightness adjusting method and image brightness adjusting device
TWI788123B (zh) 影像顯示裝置及其控制方法
KR101542253B1 (ko) 영상표시기기 및 영상표시 방법
CN116229858A (zh) 影像显示装置及其控制方法
CN114520856A (zh) 视频时序信号生成方法、可编程逻辑器件及视频控制设备
JP2017169038A (ja) 映像処理装置、映像処理方法、表示装置及びプロジェクター