JP6632864B2 - 表示ドライバ及び表示装置 - Google Patents

表示ドライバ及び表示装置 Download PDF

Info

Publication number
JP6632864B2
JP6632864B2 JP2015211076A JP2015211076A JP6632864B2 JP 6632864 B2 JP6632864 B2 JP 6632864B2 JP 2015211076 A JP2015211076 A JP 2015211076A JP 2015211076 A JP2015211076 A JP 2015211076A JP 6632864 B2 JP6632864 B2 JP 6632864B2
Authority
JP
Japan
Prior art keywords
image data
image
display driver
format information
data processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015211076A
Other languages
English (en)
Other versions
JP2017083625A5 (ja
JP2017083625A (ja
Inventor
弘 森本
弘 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Synaptics Japan GK
Original Assignee
Synaptics Japan GK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Synaptics Japan GK filed Critical Synaptics Japan GK
Priority to JP2015211076A priority Critical patent/JP6632864B2/ja
Priority to US15/297,555 priority patent/US10297189B2/en
Priority to CN201610953389.0A priority patent/CN106875902B/zh
Publication of JP2017083625A publication Critical patent/JP2017083625A/ja
Publication of JP2017083625A5 publication Critical patent/JP2017083625A5/ja
Application granted granted Critical
Publication of JP6632864B2 publication Critical patent/JP6632864B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • G09G2310/061Details of flat display driving waveforms for resetting or blanking
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/026Arrangements or methods related to booting a display
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/02Handling of images in compressed format, e.g. JPEG, MPEG

Description

本発明は、表示ドライバ、表示装置及び表示ドライバの動作方法に関し、特に、画像データに対して画像データ処理を行う画像データ処理回路を搭載した表示ドライバに関する。
表示パネル(例えば、液晶表示パネル)を駆動する表示ドライバには、しばしば、画像データに対して所望のデータ処理を行う画像データ処理回路が搭載されることがある。例えば、ホストから表示ドライバに送られる画像データが画像圧縮によって生成された圧縮画像データである場合、表示ドライバの内部において該圧縮画像データを展開する展開処理が画像データ処理回路によって行われる。圧縮画像データの展開を行う展開回路を搭載した表示ドライバは、例えば、特開2014−107754号公報に開示されている。また、画像データ処理回路は、画像のスケーリング(拡大や縮小)を行ったり、適切な画像処理(例えば、エッジ強調)によって表示パネルに表示される画像の画質を向上したりするために搭載されることもある。
しかしながら、画像データ処理回路を搭載する表示ドライバの使用においては、表示ドライバに画像データを供給するホストの動作を画像データ処理回路の動作に合わせて適切に設定する必要が生じる場合がある。これは、表示ドライバのユーザフレンドリ性を低下させることがある。発明者の検討によれば、このような問題は、表示ドライバに搭載される画像データ処理回路が複数の画像データ処理に対応している場合に特に顕著になり得る。
特開2014−107754号公報
したがって、本発明の目的の一つは、画像データ処理回路を搭載する表示ドライバのユーザフレンドリ性を向上するための技術を提供することにある。本発明の他の目的、新規な特徴は、以下の開示から当業者には理解されよう。
本発明の一の観点では、表示パネルを駆動する表示ドライバが、第1画像データを受け取り、第1画像データを遅延して出力する遅延回路と、第1画像データのフォーマットを指定する画像フォーマット情報に応じて複数の画像データ処理のうちから選択画像データ処理を選択し、遅延回路から出力された第1画像データに対して選択画像データ処理を行って第2画像データを生成する画像データ処理回路と、第2画像データに応答して表示パネルを駆動する駆動部とを具備する。遅延回路における第1画像データの遅延量は、画像フォーマット情報に応じて制御される。
本発明の他の観点では、表示パネルを駆動する表示ドライバが、第1画像データを受け取り、第1画像データのフォーマットを指定する画像フォーマット情報に応答して複数の画像データ処理のうちから選択画像データ処理を選択し、第1画像データに対して選択画像データ処理を行う画像データ処理回路と、第2画像データを受け取り、第2画像データを遅延して出力する遅延回路と、遅延回路から出力された第2画像データに応答して表示パネルを駆動する駆動部とを具備する。遅延回路における第2画像データの遅延量は、画像フォーマット情報に応じて制御される。
本発明の更に他の観点では、表示パネルを駆動する表示ドライバの動作方法が、ホストから第1画像データを受け取るステップと、第1画像データのフォーマットを指定する画像フォーマット情報を記憶部に保持するステップと、遅延回路により画像フォーマット情報に応じて決められた遅延量だけ第1画像データを遅延して出力するステップと、記憶部に保持された画像フォーマット情報に応答して複数の画像データ処理のうちから選択画像データ処理を選択するステップと、遅延回路から出力された第1画像データに対して選択画像データ処理を行って第2画像データを生成するステップと、第2画像データに応答して表示パネルを駆動するステップとを具備する。
本発明の更に他の観点では、表示パネルを駆動する表示ドライバの動作方法が、ホストから第1画像データを受け取るステップと、第1画像データのフォーマットを指定する画像フォーマット情報を記憶部に保持するステップと、記憶部に保持された画像フォーマット情報に応答して複数の画像データ処理のうちから選択画像データ処理を選択するステップと、第1画像データに対して選択画像データ処理を行って第2画像データを生成するステップと、遅延回路により画像フォーマット情報に応じて決められた遅延量だけ第2画像データを遅延して出力するステップと、遅延回路から出力された第2画像データに応答して表示パネルを駆動するステップとを具備する。
本発明によれば、画像データ処理回路を搭載する表示ドライバのユーザフレンドリ性を向上するための技術を提供することができる。
表示装置の構成の一例を示すブロック図である。 複数の画像データ処理を選択的に実行可能に構成された画像データ処理回路を搭載した表示ドライバの動作及びホストの設定の具体例を図示するタイミングチャートである。 複数の画像データ処理を選択的に実行可能に構成された画像データ処理回路を搭載した表示ドライバの動作及びホストの設定の他の具体例を図示するタイミングチャートである。 本発明の一実施形態の表示装置の構成を示すブロック図である。 本実施形態における表示ドライバの動作及びホストの設定の具体例を図示するタイミングチャートである。 本実施形態における表示ドライバの動作及びホストの設定の他の具体例を図示するタイミングチャートである。 本発明の他の実施形態の表示装置の構成を示すブロック図である。
以下では、本発明の理解を容易にするために、画像データ処理回路を搭載した表示ドライバ、及び、このような構成の画像データ処理回路に生じ得る問題について説明する。なお、出願人は、以下に開示されている技術が公知であると自認するものではないことに留意されたい。
図1は、表示装置101の構成の一例を示すブロック図である。図1に図示されている表示装置101は、表示ドライバ102と表示パネル103とを備えている。表示ドライバ102は、ホスト104から受け取った画像データ及び制御データに応答して表示パネル103を駆動する。上述のように、近年の表示ドライバは、受け取った画像データに対してデータ処理を行う画像データ処理回路を搭載することがあり、図1に図示された表示装置101の表示ドライバ102も、画像データ処理回路を搭載しているものとする。例えば、ホスト104から表示ドライバ102に送られる画像データが、画像圧縮によって生成された圧縮画像データである場合、該圧縮画像データを展開する展開回路が該画像データ処理回路として表示ドライバ102に搭載されてもよい。また、該画像データ処理回路は、様々な画像処理(例えば、画像のスケーリング(拡大や縮小)やエッジ強調等)を行うために用いられてもよい。なお、以下では、画像データに対して行われるデータ処理を、単に、「画像データ処理」ということがある。
表示ドライバ102の画像データ処理回路によって実行される画像データ処理は、ユーザが使用を希望する画像データのフォーマット(以下、「画像フォーマット」ということがある)に応じて選択されることが望ましい場合があり、このような場合、画像データ処理回路は、複数の画像データ処理を選択的に実行可能であるように構成される。
発明者が着目したことは、複数の画像データ処理を選択的に実行可能に構成された画像データ処理回路を搭載した表示ドライバ102は、ユーザフレンドリ性において問題を生じさせ得るということである。画像データ処理のレイテンシー(即ち、画像データ処理の実行に要する時間)は、選択した画像データ処理の内容に依存して相違することがある。その一方で、表示装置101においては、一般に、帰線期間の長さは一定に決まっているので、選択した画像データ処理に応じて(言い換えれば、表示ドライバ102に供給する画像データの画像フォーマットに応じて)ホスト104が画像データの送信を開始するタイミングを適切に設定する必要がある。表示ドライバ102のユーザ(例えば、表示装置101とホスト104とを備えたシステムの設計者)にとってみれば、このような構成の表示ドライバ102は、ユーザフレンドリであるとはいえない。
以下では、上述されたユーザフレンドリ性の問題について具体例を挙げながら説明する。図2A、図2Bは、複数の画像データ処理を選択的に実行可能に構成された画像データ処理回路を搭載した表示ドライバ102の動作及びホスト104の設定の具体例を図示するタイミングチャートである。図2Aは、“画像フォーマット#1”の画像データをホスト104から表示ドライバ102に送信する場合のホスト104の設定を図示しており、図2Bは、“画像フォーマット#2”の画像データをホスト104から表示ドライバ102に送信する場合のホスト104の設定を図示している。
各垂直同期期間が開始されると、ホスト104は、当該垂直同期期間の開始タイミングを表示ドライバ102に指示する。ホスト104から表示ドライバ102に垂直同期信号vsyncが供給されるシステムにおいては、垂直同期期間の開始タイミングの指示は、該垂直同期信号vsyncを活性化する(例えば、垂直同期信号vsyncがハイアクティブの信号である場合には、垂直同期信号vsyncをhighレベルにプルアップする)ことによって行われてもよい。また、ホスト104から表示ドライバ102に垂直同期期間の開始タイミングを指示するvsyncコマンドが供給されるシステムでは、表示ドライバ102は、その内部で発生される垂直同期信号vsyncを該コマンドに応答して活性化する。なお、該垂直同期信号vsyncが活性化されるタイミング、又は、vsyncコマンドが供給されるタイミングは、垂直同期期間の開始直後でもよく、また、垂直同期期間の開始の後、所定の期間が経過した後であってもよい。図2A、図2Bでは、垂直同期期間の開始の後、所定の期間が経過した後、該垂直同期信号vsyncが活性化される動作が図示されている。
垂直同期信号vsyncの活性化の後、表示ドライバ102は、各水平同期期間の開始時に、水平同期信号を活性化する。図2A、図2Bの動作では、垂直同期信号vsyncが活性化された後水平同期信号が最初に活性化されるタイミングは、垂直同期信号vsyncが活性化された後、1水平同期期間の長さの時間が経過したタイミングに設定されている。
加えて、表示ドライバ102は、垂直同期期間が開始された後、所定時間が経過したタイミングで、表示期間(表示パネル103のソース線を駆動して表示パネル103に画像を表示する期間)を開始する。垂直同期期間が開始された後、表示期間が開始されるまでの期間は、垂直帰線期間と呼ばれる。図2A、図2Bの動作では、表示ドライバ102は、水平同期信号が最初に活性化された後、7水平同期期間が経過した後で表示期間を開始する。
注目すべきことは、垂直帰線期間の長さは一定であるのに対し、画像データ処理回路における画像データ処理のレイテンシーは、画像データ処理の内容によって相違し得るということである。例えば、図2Aは、画像フォーマット#1の画像データの画像データ処理回路におけるレイテンシーが3水平同期期間である場合の動作を示しており、図2Bは、画像フォーマット#2の画像データの画像データ処理回路におけるレイテンシーが2水平同期期間である場合の動作を示している。
図2A、図2Bに図示された動作の問題は、ホスト104の動作タイミング、より具体的には、ホスト104が画像データを表示ドライバ102に供給し始めるタイミングの設定を、画像フォーマットに応じて適切に行うことが要求されることである。図2Aに図示されているように、画像フォーマット#1の画像データが表示ドライバ102に供給される場合には、画像データ処理回路におけるレイテンシーが3水平同期期間であるため、ホスト104は、垂直同期信号vsyncの活性化の後、5水平同期期間が経過したタイミングで画像データの供給を開始するように設定する必要がある。一方、図2Bに図示されているように、画像フォーマット#2の画像データが表示ドライバ102に供給される場合には、画像データ処理回路におけるレイテンシーが2水平同期期間であるため、ホスト104は、垂直同期信号vsyncの活性化の後、6水平同期期間が経過したタイミングで画像データの供給を開始するように設定する必要がある。
ホスト104が画像データを表示ドライバ102に供給し始めるタイミングの設定を、画像フォーマットに応じて設定する必要があることは、表示ドライバ102のユーザフレンドリ性の観点では好ましくない。以下に述べられる実施形態では、このような問題に対応した表示装置及び表示ドライバが提示される。
図3は、本発明の一実施形態の表示装置1の構成を示すブロック図である。本実施形態の表示装置1は、表示ドライバ2と表示パネル3とを備えている。表示パネル3としては、例えば、液晶表示パネルが使用され得る。表示パネル3は、複数のゲート線と、複数のソース線と、行列に配置された画素と、該ソース線を駆動するゲートドライバ回路3aとを備えている。本実施形態では、ゲートドライバ回路3aは、表示パネル3のガラス基板の上に集積化されており、このようなゲートドライバ回路は、しばしば、GIP(gate-in-panel)回路とも呼ばれる。表示ドライバ2は、ホスト4から受け取った画像データDIN、及び、制御データDCTRLに応答して表示パネル3を駆動するように構成されている。本実施形態では、表示パネル3に供給される画像データDINとして画像圧縮によって生成された圧縮画像データが用いられる。ホスト4は、所定の画像圧縮を行って該圧縮画像データを生成する。
表示ドライバ2は、入出力回路11と、画像データ遅延回路12と、画像データ処理回路13と、ソースドライバ回路14と、画像フォーマット情報レジスタ15と、不揮発性メモリ16と、制御回路17と、パネルインターフェース回路18とを備えている。
入出力回路11は、ホスト4から表示ドライバ2に供給されるデータ及び信号を受信すると共に、所望のデータ及び/又は信号をホスト4に送信するために用いられる。入出力回路11は、ホスト4から受け取った画像データDIN(圧縮画像データ)を画像データ遅延回路12に転送すると共に、制御データDCTRLに応答して垂直同期信号vsync及び水平同期信号hsyncを生成する。一実施形態では、制御データDCTRLは、垂直同期期間の開始タイミングを指示するコマンド(vsyncコマンド)と水平同期信号の開始タイミングを指示するコマンド(hsyncコマンド)とを含んでおり、垂直同期信号vsync及び水平同期信号hsyncは、これらのコマンドに応答して生成されてもよい。
なお、本実施形態では、表示ドライバ2は、制御データDCTRL(例えば、vsyncコマンド及びhsyncコマンド)に応答して垂直同期信号vsync及び水平同期信号hsyncを生成するように構成されているが、その代わりに、ホスト4が表示ドライバ2に垂直同期信号vsync及び水平同期信号hsyncを供給してもよい。この場合、ホスト4は、垂直同期信号vsyncを活性化(例えば、highレベルへのプルアップ)することにより垂直同期期間の開始タイミングを指示し、水平同期信号hsyncを活性化することにより、水平同期期間の開始タイミングを指示する。
画像データ遅延回路12は、入出力回路11から受け取った画像データDINを遅延して出力する。画像データ遅延回路12における画像データDINの遅延量は、画像フォーマット情報レジスタ15に格納されている画像フォーマット情報によって制御される。後に詳細に説明するように、本実施形態では、ホスト4から供給される画像データDINの画像フォーマットを示す画像フォーマット情報が事前に画像フォーマット情報レジスタ15に格納され、画像データ遅延回路12における画像データDINの遅延量が該画像フォーマット情報に応じて自動的に制御される。このような動作は、ホスト4の設定の容易化、即ち、表示ドライバ2のユーザフレンドリ性の向上に寄与する。
画像データ処理回路13は、画像データ遅延回路12から受け取った画像データDINに対して画像データ処理を行って出力画像データDOUTを生成する。画像データ処理回路13に供給される画像データDINが圧縮画像データである本実施形態では、画像データ処理回路13は、画像データDINに対して展開処理を行うことで出力画像データDOUTを生成する。
本実施形態では、画像データ処理回路13は、複数の異なる画像フォーマットの圧縮画像データに対応しており、受け取った画像データDINの画像フォーマットに応じた展開処理を実行可能に構成されている。詳細には、画像データ処理回路13は、複数の展開処理を実行可能に構成されており、画像フォーマット情報レジスタ15に格納されている画像フォーマット情報に応じて実行すべき展開処理を選択し、選択した展開処理を画像データ遅延回路12から受け取った画像データDINに対して実行することで出力画像データDOUTを生成する。
ソースドライバ回路14は、画像データ処理回路13から受け取った出力画像データDOUTに応答して表示パネル3の各ソース線に供給すべきソース駆動信号S0〜Sm(mは、所定の自然数)を生成する駆動部として動作する。表示パネル3の各ソース線に、該ソース駆動信号が供給され、これにより、各ソース線が駆動される。
画像フォーマット情報レジスタ15と不揮発性メモリ16とは、画像フォーマット情報を記憶し、記憶している該画像フォーマット情報を画像データ遅延回路12と画像データ処理回路13とに供給する記憶部として動作する。本実施形態では、画像フォーマット情報レジスタ15は、揮発的にしか画像フォーマット情報を記憶しないがアクセス時間が短いように構成されており、記憶している画像フォーマット情報を画像データ遅延回路12と画像データ処理回路13とに供給するために用いられる。一方、不揮発性メモリ16は、画像フォーマット情報を不揮発的に記憶する。表示ドライバ2が起動されると(例えば、表示ドライバ2の電源がオンになって起動シーケンスが開始されると)、不揮発性メモリ16に記憶されている画像フォーマット情報が画像フォーマット情報レジスタ15に転送される。
表示ドライバ2は、不揮発性メモリ16に記憶されている画像フォーマット情報を、外部から、例えば、ホスト4から書き換えることができるように構成されていることが好ましい。不揮発性メモリ16をホスト4から書き換える場合、必要な場合、不揮発性メモリ16に書き込むべき画像フォーマット情報と、該画像フォーマット情報を不揮発性メモリ16に書き込むことを指示する書き込みコマンドを入出力回路11に送信する。入出力回路11は、該書き込みコマンドに応答して画像フォーマット情報を不揮発性メモリ16に書き込む。
不揮発性メモリ16に記憶されている画像フォーマット情報が外部から書き換え可能である構成は、同一の表示ドライバ2、様々なユーザの要望を満たすことを可能にするという点で好ましい。ユーザが使用を希望する画像フォーマットは、ユーザ毎に様々に相違することがある。その一方で、各ユーザの要求に合わせて画像データ処理回路13を設計することは、コストの観点で好ましくない。本実施形態では、画像データ処理回路13が複数の画像データ処理を実行可能に設計され、更に、不揮発性メモリ16に記憶されている画像フォーマット情報に応じて選択された画像データ処理を実行するように構成されているので、ユーザが希望する画像フォーマットに合わせて不揮発性メモリ16に画像フォーマット情報を格納することで、様々なユーザのニーズに容易に対応可能である。
制御回路17は、表示ドライバ2の各回路の制御、例えば、垂直同期信号vsync及び水平同期信号hsyncに基づくタイミング制御を行う。
パネルインターフェース回路18は、制御回路17による制御の下、表示パネル3に集積化されたゲートドライバ回路3aを制御するゲート制御信号SOUT0〜SOUTn(nは、所定の自然数)を生成する。
続いて、本実施形態における表示装置1の動作について説明する。
図4A、図4Bは、本実施形態における表示ドライバ2の動作の具体例を図示するタイミングチャートである。図4Aは、“画像フォーマット#1”の画像データをホスト4から表示ドライバ2に送信する場合の表示ドライバ2の動作を図示しており、図4Bは、“画像フォーマット#2”の画像データをホスト4から表示ドライバ2に送信する場合のホスト104の設定を図示している。
本実施形態では、ホスト4から表示ドライバ2に送信される画像データの画像フォーマットを示す画像フォーマット情報が、予め、表示ドライバ2の画像フォーマット情報レジスタ15に設定される。一実施形態では、ユーザが使用を希望する画像フォーマットを示す画像フォーマット情報が不揮発性メモリ16に記憶され、表示ドライバ2の起動時に(例えば、表示ドライバ2の電源がオンされた後で実行される起動シーケンスにおいて)画像フォーマット情報が不揮発性メモリ16から画像フォーマット情報レジスタ15に転送されてもよい。
各垂直同期期間が開始されると、ホスト4は、該垂直同期期間の開始タイミングを表示ドライバ2に指示する。本実施形態では、ホスト4は、表示ドライバ2に垂直同期期間の開始タイミングを指示するvsyncコマンドを表示ドライバ2に供給する。表示ドライバ2の入出力回路11は、垂直同期信号vsyncを該vsyncコマンドに応答して活性化する。なお、ホスト4が表示ドライバ2にvsyncコマンドを供給するタイミング、及び、垂直同期信号vsyncが活性化されるタイミングは、垂直同期期間の開始直後でもよく、また、垂直同期期間の開始の後、所定の期間が経過した後であってもよい。図2A、図2Bでは、垂直同期期間の開始の後、所定の期間が経過した後、該垂直同期信号vsyncが活性化される動作が図示されている。
ホスト4は、更に、水平同期期間の開始タイミングを指示するhsyncコマンドを表示ドライバ2に供給する。表示ドライバ2の入出力回路11は、hsyncコマンドに応答して各水平同期期間の開始時に水平同期信号hsyncを活性化する。図4A、図4Bの動作では、垂直同期信号vsyncが活性化された後水平同期信号が最初に活性化されるタイミングは、垂直同期信号vsyncが活性化された後、1水平同期期間の長さの時間が経過したタイミングに設定されている。
なお、本実施形態では、ホスト4が表示ドライバ2にvsyncコマンド及びhsyncコマンドが供給される動作が開示されているが、その代わりに、ホスト4が表示ドライバ2に垂直同期信号vsync及び水平同期信号hsyncを供給してもよい。この場合、ホスト4は、垂直同期期間の開始タイミング及び水平同期期間の開始タイミングを、それぞれ、垂直同期信号vsync及び水平同期信号hsyncによって表示ドライバ2に指示することになる。
表示ドライバ2は、垂直同期期間が開始された後、所定時間が経過したタイミングで、表示期間(表示パネル3のソース線を駆動して表示パネル3に画像を表示する期間)を開始する。垂直同期期間が開始された後、表示期間が開始されるまでの期間が、垂直帰線期間である。図4A、図4Bの動作では、表示ドライバ2は、水平同期信号が最初に活性化された後、所定数の水平同期期間、より具体的には、7水平同期期間が経過した後で表示期間を開始する。表示期間では、ソースドライバ回路14によって表示パネル3のソース線が駆動される。
ホスト4は、各垂直同期期間が開始された後、所定時間が経過したタイミングで画像データDINの供給を開始する。上述のように、本実施形態では、画像データDINは、画像圧縮によって生成された圧縮画像データである。ホスト4から表示ドライバ2に供給された画像データDINは、入出力回路11及び画像データ遅延回路12を介して画像データ処理回路13に供給される。画像データ処理回路13は、画像フォーマット情報レジスタ15に格納された画像フォーマット情報に応じて画像データDINの画像フォーマットに対応した展開処理を選択し、選択した展開処理を画像データDINに対して実行して出力画像データDOUTを生成する。
留意すべきことは、画像データ処理回路13によって実行される展開処理のレイテンシーが、画像データDINの画像フォーマットに依存して相違し得ることである。例えば、本実施形態では、図4Aに図示されているように、表示ドライバ2に供給される画像データDINの画像フォーマットが、“画像フォーマット#1”の場合、画像データ処理回路13で行われる展開処理のレイテンシーは3水平同期期間である。また、図4Bに図示されているように、表示ドライバ2に供給される画像データDINの画像フォーマットが、“画像フォーマット#2”の場合、画像データ処理回路13で行われる展開処理のレイテンシーは2水平同期期間である。
その一方で、本実施形態では、画像データ遅延回路12が展開処理のレイテンシーの相違を吸収するために用いられる。画像データ遅延回路12の遅延量が、画像フォーマット情報レジスタ15に格納された画像フォーマット情報に応じて制御され、このような動作により、ホスト4が画像データDINの表示ドライバ2への供給を開始するタイミングを画像データDINの画像フォーマットに関わらず一定に設定することが可能になっている。
本実施形態では、画像データ遅延回路12の遅延量と、画像データ処理回路13で行われる展開処理のレイテンシーとの和が一定であるように画像データ遅延回路12の遅延量が制御される。例えば、図4Aに図示されているように、表示ドライバ2に供給される画像データDINの画像フォーマットが、“画像フォーマット#1”である場合、画像データ遅延回路12は、画像データDINを遅延せずに出力する。言い換えれば、画像データ遅延回路12の遅延量がゼロに設定される。一方、表示ドライバ2に供給される画像データDINの画像フォーマットが、“画像フォーマット#2”である場合、画像データ遅延回路12の遅延量は1水平同期期間に設定される。これらのいずれの場合も、画像データ遅延回路12の遅延量と、画像データ処理回路13で行われる展開処理のレイテンシーとの和は3水平同期期間で一定であることに留意されたい。
このような動作によれば、画像データDINの画像フォーマットに関わらず、ホスト4が画像データDINの表示ドライバ2への供給を開始するタイミングを一定にすることができる。例えば、画像データ処理回路13で行われる展開処理のレイテンシーが異なる図4A、図4Bのいずれの動作においても、ホスト4は、垂直同期信号vsyncの活性化から5水平同期期間の経過後に画像データDINの表示ドライバ2への供給を開始するように設定すればよい。これは、ホスト4の動作設定が容易であることを意味している。
以上に説明されているように、本実施形態では、画像データ遅延回路12の遅延量が、画像データDINの画像フォーマットを示す画像フォーマット情報に応じて制御される。これにより、ホスト4が画像データDINの表示ドライバ2への供給を開始すべきタイミングが画像データDINの画像フォーマットに関わらず一定になる。これは、表示ドライバ2のユーザフレンドリ性の向上に有効である。
なお、上述の実施形態では、画像データ処理回路13により、圧縮画像データとして生成された画像データDINの展開処理が行われる構成が開示されているが、他の画像データ処理が画像データ処理回路13によって実施されてもよい。例えば、画像データ処理回路13は、複数の画像データ処理(例えば、画像のスケーリング(拡大や縮小)やエッジ強調等)を実行可能に構成され、画像データDINの画像フォーマットを示す画像フォーマット情報に応じて実行すべき画像データ処理を選択してもよい。この場合も、画像データ遅延回路12の遅延量は、画像フォーマット情報レジスタ15に格納された画像フォーマット情報に応じて制御される。画像フォーマット情報によって制御される画像データ遅延回路12の遅延量を適切に設定すれば(より具体的には、画像データ遅延回路12の遅延量と、画像データ処理回路13で行われる展開処理のレイテンシーとの和が一定であるように画像データ遅延回路12の遅延量を制御すれば)、画像データDINの画像フォーマットに関わらず、ホスト4が画像データDINの表示ドライバ2への供給を開始するタイミングを一定にすることができる。
また、上述の実施形態では、画像データ処理回路13が画像データ遅延回路12から受け取った画像データDINに対して画像データ処理を行う構成が開示されているが、画像データ遅延回路12と画像データ処理回路13の位置が逆であってもよい。図5は、このような構成の表示ドライバ2を図示している。
図5に図示されている構成では、画像データ処理回路13は、入出力回路11から受け取った画像データDINに対して画像データ処理を行って出力画像データDOUTを生成する。画像データ遅延回路12は、画像データ処理回路13から受け取った出力画像データDOUTを遅延して出力する。ソースドライバ回路14は、画像データ遅延回路12から受け取った出力画像データDOUTに応答して表示パネル3の各ソース線を駆動する。
図5に図示されている構成においても、画像データDINの画像フォーマットを示す画像フォーマット情報に応じて画像データ遅延回路12の遅延量を制御することで、表示ドライバ2のユーザフレンドリ性を向上できることは、容易に理解されよう。
以上には、本発明の実施形態が具体的に記述されているが、本発明は、上記の実施形態に限定されると解釈してはならない。本発明が様々な変更と共に実施され得ることは、当業者には自明的であろう。また、上記の実施形態は、技術的な矛盾がない限り、組み合わせて実施され得ることに留意されたい。
1 :表示装置
2 :表示ドライバ
3 :表示パネル
3a :ゲートドライバ回路
4 :ホスト
11 :入出力回路
12 :画像データ遅延回路
13 :画像データ処理回路
14 :ソースドライバ回路
15 :画像フォーマット情報レジスタ
16 :不揮発性メモリ
17 :制御回路
18 :パネルインターフェース回路
101 :表示装置
102 :表示ドライバ
103 :表示パネル
104 :ホスト

Claims (6)

  1. 表示パネルを駆動する表示ドライバであって、
    第1画像データを受け取り、前記第1画像データを遅延して出力し、前記遅延の量が前記第1画像データのフォーマットを指定する画像フォーマット情報に応じて制御されるように構成された遅延回路と、
    前記画像フォーマット情報に応じて複数の画像データ処理のうちから選択画像データ処理を選択し、前記遅延回路から出力された前記第1画像データに対して前記選択画像データ処理を行って第2画像データを生成するように構成された画像データ処理回路と、
    前記第2画像データに応答して前記表示パネルを駆動するように構成された駆動部と
    前記画像フォーマット情報を記憶する記憶部と
    を備え、
    前記画像フォーマット情報は、前記第1画像データが前記表示ドライバに供給される前に前記記憶部に格納され、
    前記画像データ処理回路は、前記記憶部に記憶された前記画像フォーマット情報に応じて前記選択画像データ処理を選択し、
    前記遅延の量が、前記記憶部に記憶された前記画像フォーマット情報に応じて制御される
    表示ドライバ。
  2. 表示パネルを駆動する表示ドライバであって、
    第1画像データを受け取り、前記第1画像データのフォーマットを指定する画像フォーマット情報に応答して複数の画像データ処理のうちから選択画像データ処理を選択し、前記第1画像データに対して前記選択画像データ処理を行って第2画像データを生成するように構成された画像データ処理回路と、
    前記第2画像データを受け取り、前記第2画像データを遅延して出力し、前記遅延の量が前記画像フォーマット情報に応じて制御されるように構成された遅延回路と、
    前記遅延回路から出力された前記第2画像データに応答して前記表示パネルを駆動するように構成された駆動部と
    前記画像フォーマット情報を記憶する記憶部と
    を備え、
    前記画像フォーマット情報は、前記第1画像データが前記表示ドライバに供給される前に前記記憶部に格納され、
    前記画像データ処理回路は、前記記憶部に記憶された前記画像フォーマット情報に応じて前記選択画像データ処理を選択し、
    前記遅延の量が、前記記憶部に記憶された前記画像フォーマット情報に応じて制御される
    表示ドライバ。
  3. 前記選択画像データ処理のレイテンシーと前記遅延の量の和が、前記選択画像データ処理の選択に関わらず一定である
    請求項1又は2に記載の表示ドライバ。
  4. 前記記憶部は、前記画像フォーマット情報を不揮発的に記憶する不揮発性メモリを具備し、
    前記不揮発性メモリは、前記不揮発性メモリに記憶された前記画像フォーマット情報が、当該表示ドライバの外部から書き換え可能であるように構成された
    請求項1乃至3のいずれか1項に記載の表示ドライバ。
  5. 前記記憶部は、更に、前記画像フォーマット情報を揮発的に記憶するためのレジスタ
    を具備し、
    当該表示ドライバが起動されるときに前記画像フォーマット情報が前記不揮発性メモリから前記レジスタに転送され、前記画像データ処理回路は、前記レジスタに転送された前記画像フォーマット情報に応答して前記選択画像データ処理を選択する
    請求項4に記載の表示ドライバ。
  6. 請求項1乃至5のいずれか1項に記載の表示ドライバと、
    前記表示パネル
    とを具備する
    表示装置。

JP2015211076A 2015-10-27 2015-10-27 表示ドライバ及び表示装置 Active JP6632864B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015211076A JP6632864B2 (ja) 2015-10-27 2015-10-27 表示ドライバ及び表示装置
US15/297,555 US10297189B2 (en) 2015-10-27 2016-10-19 Display driver adapted to image data processing and operating method of the same
CN201610953389.0A CN106875902B (zh) 2015-10-27 2016-10-27 显示驱动器、显示装置以及显示驱动器的工作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015211076A JP6632864B2 (ja) 2015-10-27 2015-10-27 表示ドライバ及び表示装置

Publications (3)

Publication Number Publication Date
JP2017083625A JP2017083625A (ja) 2017-05-18
JP2017083625A5 JP2017083625A5 (ja) 2019-04-04
JP6632864B2 true JP6632864B2 (ja) 2020-01-22

Family

ID=58558793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015211076A Active JP6632864B2 (ja) 2015-10-27 2015-10-27 表示ドライバ及び表示装置

Country Status (3)

Country Link
US (1) US10297189B2 (ja)
JP (1) JP6632864B2 (ja)
CN (1) CN106875902B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6632864B2 (ja) * 2015-10-27 2020-01-22 シナプティクス・ジャパン合同会社 表示ドライバ及び表示装置
JP7210168B2 (ja) * 2018-06-29 2023-01-23 シナプティクス インコーポレイテッド 表示ドライバ設定装置、方法、プログラム、記憶媒体及び表示ドライバ
JP6679811B1 (ja) * 2018-12-25 2020-04-15 堺ディスプレイプロダクト株式会社 補正画像生成システム、画像制御プログラム、および記録媒体
TWI749628B (zh) * 2020-07-09 2021-12-11 瑞昱半導體股份有限公司 縮放控制器、顯示裝置與資料處理方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100268061B1 (ko) * 1998-08-20 2000-10-16 윤종용 비디오 포맷 모드 검출기
KR100706742B1 (ko) * 2000-07-18 2007-04-11 삼성전자주식회사 평판 디스플레이 장치
KR100436759B1 (ko) 2001-10-16 2004-06-23 삼성전자주식회사 수신된 멀티미디어 데이터를 저장하는 버퍼의 용량을가변할 수 있는 멀티미디어 데이터 복원장치
US6947022B2 (en) * 2002-02-11 2005-09-20 National Semiconductor Corporation Display line drivers and method for signal propagation delay compensation
US7359007B2 (en) * 2004-10-12 2008-04-15 Mediatek Inc. System for format conversion using clock adjuster and method of the same
EP1657929A1 (fr) * 2004-11-16 2006-05-17 Thomson Licensing Dispositif et méthode de synchronisation de différentes parties d'un service numérique
JP4511952B2 (ja) 2005-01-07 2010-07-28 日本放送協会 メディア再生装置
JP4544190B2 (ja) * 2006-03-31 2010-09-15 ソニー株式会社 映像音声処理システム、映像処理装置、音声処理装置、映像音声の出力装置および映像と音声の同期処理方法
JP4251205B2 (ja) 2006-09-19 2009-04-08 船井電機株式会社 テレビジョンおよび映像表示装置
JP4845825B2 (ja) * 2007-07-25 2011-12-28 株式会社 日立ディスプレイズ 多色表示装置
JP2010004259A (ja) * 2008-06-19 2010-01-07 Hitachi Communication Technologies Ltd 受動光網システム、光加入者接続装置および光加入者端局装置
EP2432370A4 (en) * 2009-05-22 2013-06-19 Nds Surgical Imaging Llc MULTI-SOURCE MEDICAL IMAGING SYSTEM
JP5229148B2 (ja) * 2009-07-28 2013-07-03 ソニー株式会社 撮像素子、撮像装置、信号処理方法及びプログラム
KR101688599B1 (ko) * 2010-06-01 2016-12-23 삼성전자 주식회사 모드전환방법, 상기 모드전환방법이 적용되는 디스플레이구동ic 및 영상신호처리시스템
US9269169B2 (en) * 2012-10-23 2016-02-23 Denso Corporation Vehicle display apparatus and vehicle display control unit
JP6068108B2 (ja) 2012-11-28 2017-01-25 シナプティクス・ジャパン合同会社 画像処理回路及び画像処理方法並びにそれを用いた表示パネルドライバ及び表示装置
US10282069B2 (en) * 2014-09-30 2019-05-07 Microsoft Technology Licensing, Llc Dynamic presentation of suggested content
JP6365202B2 (ja) * 2014-10-07 2018-08-01 株式会社デンソー 車両用表示制御装置
JP6632864B2 (ja) * 2015-10-27 2020-01-22 シナプティクス・ジャパン合同会社 表示ドライバ及び表示装置
JP6632876B2 (ja) * 2015-12-04 2020-01-22 シナプティクス・ジャパン合同会社 バッファメモリ装置及び表示駆動デバイス

Also Published As

Publication number Publication date
CN106875902B (zh) 2022-07-08
JP2017083625A (ja) 2017-05-18
US10297189B2 (en) 2019-05-21
US20170116912A1 (en) 2017-04-27
CN106875902A (zh) 2017-06-20

Similar Documents

Publication Publication Date Title
JP6632864B2 (ja) 表示ドライバ及び表示装置
KR102527296B1 (ko) 표시 시스템 및 이를 위한 프레임 구동 타이밍 동기 방법
KR102617564B1 (ko) 표시 장치 및 이의 동작 방법
TWI354252B (en) Liquid crystal display, timing controller thereof
JP2009288461A (ja) 表示装置、表示パネルドライバ、表示パネルの駆動方法、及び表示パネルドライバへの画像データ供給方法
JPH1115425A (ja) 表示モード切り替え制御ディスプレイ
KR102207220B1 (ko) 디스플레이 드라이버, 디스플레이 드라이버 구동방법 및 영상 표시 시스템
JP4898763B2 (ja) 電子機器
KR20220143667A (ko) 지연된 그래픽 프로세싱 유닛 렌더 시간을 보상하기 위한 감소된 디스플레이 프로세싱 유닛 전달 시간
JP2006268377A (ja) プログラム起動制御装置及びプログラム起動制御方法
JP2008145825A (ja) 画像処理装置および画像処理装置の制御方法およびプログラム
JP6612292B2 (ja) 変換システム、映像出力装置及び変換方法
JP2006293647A (ja) プログラマブル表示器
JP2009251307A (ja) 画像表示システム及び画像表示方法
US9864565B2 (en) Output system, output apparatus, and power control method
JP2007256779A (ja) 表示制御装置及び表示装置
JP2007232844A (ja) 表示制御回路
JP2009251306A (ja) 表示制御装置、表示制御方法、及びコンピュータプログラム
JP2006072351A (ja) 画像データ転送用転送矩形を連続的にトレースするシステムおよび方法
JP2015034891A (ja) レジスタ設定制御装置
JP2009251394A (ja) 画像表示システム、画像表示方法、及びコンピュータプログラム
JP2004287351A (ja) 半導体集積回路
JP2008009741A (ja) 情報処理装置およびドライバ管理方法
JP2005275028A (ja) 表示システム
WO2014174673A1 (ja) プログラマブル表示器

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160825

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181024

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20181024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190225

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190225

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191112

TRDD Decision of grant or rejection written
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20191121

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191211

R150 Certificate of patent or registration of utility model

Ref document number: 6632864

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250