JP2004287351A - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP2004287351A JP2004287351A JP2003082493A JP2003082493A JP2004287351A JP 2004287351 A JP2004287351 A JP 2004287351A JP 2003082493 A JP2003082493 A JP 2003082493A JP 2003082493 A JP2003082493 A JP 2003082493A JP 2004287351 A JP2004287351 A JP 2004287351A
- Authority
- JP
- Japan
- Prior art keywords
- display
- circuit
- data
- image
- lcd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
【課題】RAMを内蔵しないで表示装置を駆動する駆動回路を制御するための半導体集積回路において、信号線の増加を抑えつつ、表示装置の画面の一部に画像を表示するパーシャル表示機能を実現する。
【解決手段】この半導体集積回路は、第1の記憶回路12と、第1の記憶回路に記憶されているデータに基づいてディスプレイデータを生成するディスプレイデータ生成回路13と、パーシャル表示領域設定情報を記憶する第2の記憶回路16と、パーシャル表示領域に画像を表示させる命令を含むコマンドデータを生成するコマンドデータ生成回路15と、ディスプレイデータとコマンドデータとの内の一方を選択して出力する選択回路17と、表示装置に画像を表示させるタイミングを表すタイミング信号を出力すると共に、選択回路における選択動作を制御する制御信号を出力するタイミング生成回路14とを具備する。
【選択図】 図1
【解決手段】この半導体集積回路は、第1の記憶回路12と、第1の記憶回路に記憶されているデータに基づいてディスプレイデータを生成するディスプレイデータ生成回路13と、パーシャル表示領域設定情報を記憶する第2の記憶回路16と、パーシャル表示領域に画像を表示させる命令を含むコマンドデータを生成するコマンドデータ生成回路15と、ディスプレイデータとコマンドデータとの内の一方を選択して出力する選択回路17と、表示装置に画像を表示させるタイミングを表すタイミング信号を出力すると共に、選択回路における選択動作を制御する制御信号を出力するタイミング生成回路14とを具備する。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、一般に、LCD(liquid crystal display:液晶表示装置)等の表示装置を駆動する駆動回路を制御するための半導体集積回路(LCDコントローラ等)に関し、特に、表示装置の画面の一部に画像を表示するパーシャル表示機能を実現することが可能な半導体集積回路に関する。
【0002】
【従来の技術】
携帯電話やコンピュータ等の情報機器においては、LCD等の表示装置が広く用いられている。近年においては、表示すべき情報量が増加する一方、画面の見やすさ・美しさの向上が求められている。表示装置において、解像度が高い画像を表示するためには、1つ1つの画素(ドット)のサイズを小さくして、単位面積当りの画素数を増やせば良い。しかしながら、画素数を増やすことにより、消費電力も増大してしまう。そこで、時刻や受信状況等のみを表示すれば足りる場合には、表示装置の画面の一部(時刻表示部や受信状況表示部等)に画像を表示するパーシャル表示機能を利用することが考えられる。
【0003】
LCDを駆動するLCDドライバには、RAM(random access memory:ランダムアクセスメモリ)を内蔵するものと内蔵しないものとが存在する。RAMを内蔵しないLCDドライバは、RAMを内蔵するLCDコントローラから送信されるディスプレイデータに基づいて、LCDパネルを駆動する。
【0004】
図4に、そのような従来のLCDコントローラを用いた情報機器の構成の一部を示す。図4に示すように、この情報機器は、画像を表示するLCD104と、情報機器全体を制御するCPU101と、CPU101からシステムバスSB100を介して入力されるデータに基づいてディスプレイデータを生成すると共に、システムバスSB100を介して入力されるクロック信号に基づいてタイミング信号を生成して出力するLCDコントローラ110と、LCDコントローラ110から出力されるディスプレイデータ及びタイミング信号とCPU101のI/Oポート102から出力されるコマンドデータとに基づいてLCD104を駆動するLCDドライバ103とを有している。
【0005】
ここで、LCDコントローラ110は、CPU101からシステムバスSB100を介してデータが入力されるCPUインタフェース111と、CPUインタフェース111に入力されるデータを記憶するRAM112と、RAM112に記憶されているデータに基づいてパラレルのディスプレイデータを生成してLCDドライバ103に出力するディスプレイデータ生成回路113と、システムバスSB100を介して入力されるクロック信号に基づいて複数のタイミング信号を生成してLCDドライバ103に出力するタイミング信号生成回路114とを含んでいる。
【0006】
CPU101は、I/Oポート102から、LCDにおける表示のON/OFFを制御する命令等を含むコンフィグレーション用の複数のコマンドデータのセットをLCDドライバ103に出力する。
【0007】
しかしながら、CPU101とLCDコントローラ110とが独立に動作しているので、LCDコントローラ110からディスプレイデータ及びタイミング信号が出力されるタイミングに同期してCPU101からコマンドデータを出力することはできない。
【0008】
パーシャル表示を実現するためには、ディスプレイデータ及びタイミング信号に同期してコマンドデータをLCDドライバ103に供給する必要があるので、このような従来のLCDコントローラ110を用いる場合には、LCD104においてパーシャル表示を行うことは不可能であった。
【0009】
一方、LCDコントローラ110から、ディスプレイデータ及びタイミング信号と共にコマンドデータをLCDドライバ103に出力することも考えられるが、パラレルのディスプレイデータと複数のコマンドデータのセットとの両方を出力するためには、LCDコントローラ110とLCDドライバ103との間で多数の信号線を配置する必要が生じてしまう。
【0010】
ところで、下記の特許文献1には、1つの液晶パネルの上半分の領域と下半分の領域とが別々の信号電極の列により駆動される構造の2分割駆動方式の液晶表示装置について述べられている。しかしながら、液晶パネルの所望の領域に画像を表示させるパーシャル表示機能又はLCDコントローラの構成については述べられていない。
【0011】
【特許文献1】
特開平4−249291号公報 (第2−3頁、図2)
【0012】
【発明が解決しようとする課題】
そこで、上記の点に鑑み、本発明は、RAMを内蔵しないで表示装置を駆動する駆動回路を制御するための半導体集積回路において、信号線の増加を抑えつつ、表示装置の画面の一部に画像を表示するパーシャル表示機能を実現することを目的とする。
【0013】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る半導体集積回路は、表示装置を駆動するための駆動回路を制御する半導体集積回路であって、入力されたデータを記憶する第1の記憶回路と、第1の記憶回路に記憶されているデータに基づいて、駆動回路が表示装置に画像を表示させるために用いられるディスプレイデータを生成するディスプレイデータ生成回路と、表示装置におけるパーシャル表示領域の設定に関するパーシャル表示領域設定情報を記憶する第2の記憶回路と、第2の記憶回路に記憶されているパーシャル表示領域設定情報に基づいて、表示装置において設定されたパーシャル表示領域に画像を表示させる命令を含むコマンドデータを生成するコマンドデータ生成回路と、ディスプレイデータ生成回路において生成されたディスプレイデータとコマンドデータ生成回路において生成されたコマンドデータとの内の一方を選択して出力する選択回路と、表示装置に画像を表示させるタイミングを表すタイミング信号を出力すると共に、選択回路における選択動作を制御する制御信号を出力するタイミング生成回路とを具備する。
【0014】
ここで、第1の記憶回路がRAM(ランダムアクセスメモリ)を含むようにしても良いし、第2の記憶回路がレジスタを含むようにしても良い。
【0015】
本発明によれば、RAMを内蔵しないで表示装置を駆動する駆動回路を制御するための半導体集積回路において、ディスプレイデータ生成回路において生成されたディスプレイデータとコマンドデータ生成回路において生成されたコマンドデータとの内の一方を選択して出力する選択回路を設けたことにより、信号線の増加を抑えつつ、表示装置の画面の一部に画像を表示するパーシャル表示機能を実現することができる。
【0016】
【発明の実施の形態】
以下、図面に基づいて本発明の実施の形態について説明する。
図1に、本発明の一実施形態に係るLCDコントローラを含む情報機器の構成の一部を示す。
【0017】
図1に示すように、この情報機器は、画像を表示するLCD4と、情報機器全体を制御するCPU1と、CPU1からシステムバスSB1を介して入力されるデータに基づいてディスプレイデータ及びコマンドデータを生成すると共に、システムバスSB1を介して入力されるクロック信号に基づいてタイミング信号及び制御信号を生成して出力するLCDコントローラ10と、LCDコントローラ10が出力するデータ及び信号に基づいてLCD4を駆動するLCDドライバ3とを有している。
【0018】
ここで、LCDコントローラ10は、CPU1からシステムバスSB1を介してデータ及びパーシャル表示領域設定情報が入力されるCPUインタフェース11と、CPUインタフェース11に入力されるデータを記憶するRAM12と、RAM12に記憶されているデータに基づいて、LCDドライバ3がLCD4に画像を表示させるために用いられるディスプレイデータを生成して出力するディスプレイデータ生成回路13とを含んでいる。ディスプレイデータは、例えば、16ビットのパラレルデータであるとする。
【0019】
また、LCDコントローラ10は、CPUインタフェース11に入力されるパーシャル表示領域設定情報を記憶するパーシャル表示領域設定用レジスタ16と、パーシャル表示領域設定用レジスタ16に記憶されているパーシャル表示領域設定情報に基づいて、LCD4において設定されたパーシャル表示領域に画像を表示させるパーシャル表示命令等を含むコンフィグレーション用のコマンドデータのセットを生成するコマンドデータ生成回路15とを含んでいる。コンフィグレーション用のコマンドデータのセットは、例えば、16ビットのコマンドデータを含んでいるものとする。
【0020】
さらに、LCDコントローラ10は、ディスプレイデータとコマンドデータとの一方を選択してLCDドライバ3に出力する選択回路17と、LCD4に画像を表示させるタイミングを表すタイミング信号を生成してLCDドライバ3に出力すると共に、選択回路17における選択動作を制御する制御信号DSP_ENB及びCMD_ENBを生成して選択回路17及びLCDドライバ3に出力するタイミング信号生成回路14とを含んでいる。
【0021】
ここで、タイミング信号生成回路14から出力されるタイミング信号としては、LCD4において1フレームの画像の表示を開始するタイミングを表す垂直同期信号VSYNCと、1フレーム内の各水平ラインにおける画像の表示を開始するタイミングを表す水平同期信号HSYNCと、ディスプレイデータに同期したクロック信号CLKとが含まれている。
【0022】
また、タイミング信号生成回路14から出力される制御信号DSP_ENBは、ディスプレイデータを選択するように選択回路17を制御するものであり、制御信号DSP_ENBがハイレベルである場合には、LCDコントローラ10からLCDドライバ3にディスプレイデータが出力される。一方、制御信号CMD_ENBは、コマンドデータを選択するように選択回路17を制御するものであり、制御信号CMD_ENBがハイレベルである場合には、LCDコントローラ10からLCDドライバ3にコマンドデータが出力される。LCDドライバ3は、これらの制御信号に基づいて、どちらのデータが出力されているかを知ることができる。
【0023】
このように、LCDコントローラ10において、16ビットのディスプレイデータと16ビットのコマンドデータとを選択的に出力することにより、16本の信号線を削減することができる。その結果、折り畳み式の携帯電話等において、狭い空間におけるフレキシブル基板等を用いた配線を容易に行うことができる。
【0024】
次に、図1〜図3を参照しながら、LCDコントローラの動作、及び、LCDに表示される画面について説明する。図2は、LCDコントローラから出力される信号及びデータを示すタイミングチャートであり、図3は、LCDに表示される画面の一例を示す図である。
【0025】
図2に示すように、LCDコントローラ10は、垂直同期信号VSYNCと、水平同期信号HSYNCと、制御信号DSP_ENB及びCMD_ENBと、ディスプレイデータ又はコマンドデータDSP/CMDと、クロック信号CLKとを、LCDドライバ3に出力する。ここで、クロック信号CLKは、LCDドライバ3において、レジスタにディスプレイデータを格納し、又は、パーシャル表示の設定を行うために用いられる。
【0026】
パーシャル表示動作においては、図3に示すように、点ABCDで囲まれた領域(本願においては、「パーシャル表示領域」という)のみに画像が表示される。図3において、画面の左上の点を原点O、水平方向をX軸、垂直方向をY軸とする。また、点A〜Dに対しても座標を付し、点Aを座標(10、8)、点Bを座標(18、8)、点Cを座標(18、15)、点Dを座標(10、15)とする。
【0027】
RAM12は、新たにパーシャル表示を行うために用いられるデータをCPU1から入力し、既に表示された画像のデータを、新たにパーシャル表示を行うために用いられるデータに書き換える。ここで、パーシャル表示領域以外の画像のデータは、RAM12から削除しても良いし、そのまま記憶しておいても良い。
【0028】
パーシャル表示領域設定用レジスタ16は、パーシャル表示領域の左上の座標、及び、右下の座標を示すパーシャル表示領域設定情報を、CPU1から入力して記憶する。本実施形態において、パーシャル表示領域設定情報は、点Aの座標(10、8)、及び、点Cの座標(18、15)を表している。
【0029】
ディスプレイデータ生成回路13は、RAM12に記憶されている1フレーム内の各水平ラインにおける複数の画素のデータに基づいて、16ビットのパラレルデータを順次生成し、ディスプレイデータとして順次出力する。
【0030】
コマンドデータ生成回路15は、パーシャル表示領域設定用レジスタ16が記憶している2点の座標(10、8)及び(18、15)に基づいて、パーシャル表示領域内の画像を表示するためのコマンドデータを生成する。本実施形態においては、N=0、1、・・・、7について、座標(10、8+N)〜座標(18、8+N)の画素において画像を表示させる命令を含むコマンドデータを生成する。
【0031】
タイミング信号生成回路14は、水平同期信号HSYNCがハイレベルとなっている間に、先ず、第1の期間において制御信号DSP_ENBをハイレベルとし、次に、第2の期間において制御信号CMD_ENBを生成する。
【0032】
選択回路17は、制御信号DSP_ENBがハイレベルとなっている第1の期間においてディスプレイデータを選択して出力し、制御信号CMD_ENBがハイレベルとなっている第2の期間においてコマンドデータを選択して出力し、それ以外の期間においては何も出力しない。
【0033】
LCDドライバ3は、制御信号DSP_ENBがハイレベルとなっている第1の期間において入力したディスプレイデータをレジスタに格納し、レジスタに格納されているディスプレイデータと制御信号CMD_ENBがハイレベルとなっている第2の期間において入力したコマンドデータとに基づいて、LCD4を駆動する。これにより、LCD4は、点A〜Dによって囲まれたパーシャル表示領域において画像を表示する。
【図面の簡単な説明】
【図1】本発明の一実施形態に係るLCDコントローラを含む情報機器の一部を示す図。
【図2】LCDコントローラから出力される信号及びデータを示すタイミングチャート。
【図3】LCDに表示される画面の一例を示す図。
【図4】従来のLCDコントローラを用いた情報機器の一部を示す図。
【符号の説明】
1、101 CPU、 3、103 LCDドライバ3、104 LCD、 10、110 LCDコントローラ、 11、111 CPUインタフェース、12、112 RAM、 13、113 ディスプレイデータ生成回路、 14、114 タイミング信号生成回路、 15 コマンドデータ生成回路、 16 パーシャル表示領域設定用レジスタ、 17 選択回路
【発明の属する技術分野】
本発明は、一般に、LCD(liquid crystal display:液晶表示装置)等の表示装置を駆動する駆動回路を制御するための半導体集積回路(LCDコントローラ等)に関し、特に、表示装置の画面の一部に画像を表示するパーシャル表示機能を実現することが可能な半導体集積回路に関する。
【0002】
【従来の技術】
携帯電話やコンピュータ等の情報機器においては、LCD等の表示装置が広く用いられている。近年においては、表示すべき情報量が増加する一方、画面の見やすさ・美しさの向上が求められている。表示装置において、解像度が高い画像を表示するためには、1つ1つの画素(ドット)のサイズを小さくして、単位面積当りの画素数を増やせば良い。しかしながら、画素数を増やすことにより、消費電力も増大してしまう。そこで、時刻や受信状況等のみを表示すれば足りる場合には、表示装置の画面の一部(時刻表示部や受信状況表示部等)に画像を表示するパーシャル表示機能を利用することが考えられる。
【0003】
LCDを駆動するLCDドライバには、RAM(random access memory:ランダムアクセスメモリ)を内蔵するものと内蔵しないものとが存在する。RAMを内蔵しないLCDドライバは、RAMを内蔵するLCDコントローラから送信されるディスプレイデータに基づいて、LCDパネルを駆動する。
【0004】
図4に、そのような従来のLCDコントローラを用いた情報機器の構成の一部を示す。図4に示すように、この情報機器は、画像を表示するLCD104と、情報機器全体を制御するCPU101と、CPU101からシステムバスSB100を介して入力されるデータに基づいてディスプレイデータを生成すると共に、システムバスSB100を介して入力されるクロック信号に基づいてタイミング信号を生成して出力するLCDコントローラ110と、LCDコントローラ110から出力されるディスプレイデータ及びタイミング信号とCPU101のI/Oポート102から出力されるコマンドデータとに基づいてLCD104を駆動するLCDドライバ103とを有している。
【0005】
ここで、LCDコントローラ110は、CPU101からシステムバスSB100を介してデータが入力されるCPUインタフェース111と、CPUインタフェース111に入力されるデータを記憶するRAM112と、RAM112に記憶されているデータに基づいてパラレルのディスプレイデータを生成してLCDドライバ103に出力するディスプレイデータ生成回路113と、システムバスSB100を介して入力されるクロック信号に基づいて複数のタイミング信号を生成してLCDドライバ103に出力するタイミング信号生成回路114とを含んでいる。
【0006】
CPU101は、I/Oポート102から、LCDにおける表示のON/OFFを制御する命令等を含むコンフィグレーション用の複数のコマンドデータのセットをLCDドライバ103に出力する。
【0007】
しかしながら、CPU101とLCDコントローラ110とが独立に動作しているので、LCDコントローラ110からディスプレイデータ及びタイミング信号が出力されるタイミングに同期してCPU101からコマンドデータを出力することはできない。
【0008】
パーシャル表示を実現するためには、ディスプレイデータ及びタイミング信号に同期してコマンドデータをLCDドライバ103に供給する必要があるので、このような従来のLCDコントローラ110を用いる場合には、LCD104においてパーシャル表示を行うことは不可能であった。
【0009】
一方、LCDコントローラ110から、ディスプレイデータ及びタイミング信号と共にコマンドデータをLCDドライバ103に出力することも考えられるが、パラレルのディスプレイデータと複数のコマンドデータのセットとの両方を出力するためには、LCDコントローラ110とLCDドライバ103との間で多数の信号線を配置する必要が生じてしまう。
【0010】
ところで、下記の特許文献1には、1つの液晶パネルの上半分の領域と下半分の領域とが別々の信号電極の列により駆動される構造の2分割駆動方式の液晶表示装置について述べられている。しかしながら、液晶パネルの所望の領域に画像を表示させるパーシャル表示機能又はLCDコントローラの構成については述べられていない。
【0011】
【特許文献1】
特開平4−249291号公報 (第2−3頁、図2)
【0012】
【発明が解決しようとする課題】
そこで、上記の点に鑑み、本発明は、RAMを内蔵しないで表示装置を駆動する駆動回路を制御するための半導体集積回路において、信号線の増加を抑えつつ、表示装置の画面の一部に画像を表示するパーシャル表示機能を実現することを目的とする。
【0013】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る半導体集積回路は、表示装置を駆動するための駆動回路を制御する半導体集積回路であって、入力されたデータを記憶する第1の記憶回路と、第1の記憶回路に記憶されているデータに基づいて、駆動回路が表示装置に画像を表示させるために用いられるディスプレイデータを生成するディスプレイデータ生成回路と、表示装置におけるパーシャル表示領域の設定に関するパーシャル表示領域設定情報を記憶する第2の記憶回路と、第2の記憶回路に記憶されているパーシャル表示領域設定情報に基づいて、表示装置において設定されたパーシャル表示領域に画像を表示させる命令を含むコマンドデータを生成するコマンドデータ生成回路と、ディスプレイデータ生成回路において生成されたディスプレイデータとコマンドデータ生成回路において生成されたコマンドデータとの内の一方を選択して出力する選択回路と、表示装置に画像を表示させるタイミングを表すタイミング信号を出力すると共に、選択回路における選択動作を制御する制御信号を出力するタイミング生成回路とを具備する。
【0014】
ここで、第1の記憶回路がRAM(ランダムアクセスメモリ)を含むようにしても良いし、第2の記憶回路がレジスタを含むようにしても良い。
【0015】
本発明によれば、RAMを内蔵しないで表示装置を駆動する駆動回路を制御するための半導体集積回路において、ディスプレイデータ生成回路において生成されたディスプレイデータとコマンドデータ生成回路において生成されたコマンドデータとの内の一方を選択して出力する選択回路を設けたことにより、信号線の増加を抑えつつ、表示装置の画面の一部に画像を表示するパーシャル表示機能を実現することができる。
【0016】
【発明の実施の形態】
以下、図面に基づいて本発明の実施の形態について説明する。
図1に、本発明の一実施形態に係るLCDコントローラを含む情報機器の構成の一部を示す。
【0017】
図1に示すように、この情報機器は、画像を表示するLCD4と、情報機器全体を制御するCPU1と、CPU1からシステムバスSB1を介して入力されるデータに基づいてディスプレイデータ及びコマンドデータを生成すると共に、システムバスSB1を介して入力されるクロック信号に基づいてタイミング信号及び制御信号を生成して出力するLCDコントローラ10と、LCDコントローラ10が出力するデータ及び信号に基づいてLCD4を駆動するLCDドライバ3とを有している。
【0018】
ここで、LCDコントローラ10は、CPU1からシステムバスSB1を介してデータ及びパーシャル表示領域設定情報が入力されるCPUインタフェース11と、CPUインタフェース11に入力されるデータを記憶するRAM12と、RAM12に記憶されているデータに基づいて、LCDドライバ3がLCD4に画像を表示させるために用いられるディスプレイデータを生成して出力するディスプレイデータ生成回路13とを含んでいる。ディスプレイデータは、例えば、16ビットのパラレルデータであるとする。
【0019】
また、LCDコントローラ10は、CPUインタフェース11に入力されるパーシャル表示領域設定情報を記憶するパーシャル表示領域設定用レジスタ16と、パーシャル表示領域設定用レジスタ16に記憶されているパーシャル表示領域設定情報に基づいて、LCD4において設定されたパーシャル表示領域に画像を表示させるパーシャル表示命令等を含むコンフィグレーション用のコマンドデータのセットを生成するコマンドデータ生成回路15とを含んでいる。コンフィグレーション用のコマンドデータのセットは、例えば、16ビットのコマンドデータを含んでいるものとする。
【0020】
さらに、LCDコントローラ10は、ディスプレイデータとコマンドデータとの一方を選択してLCDドライバ3に出力する選択回路17と、LCD4に画像を表示させるタイミングを表すタイミング信号を生成してLCDドライバ3に出力すると共に、選択回路17における選択動作を制御する制御信号DSP_ENB及びCMD_ENBを生成して選択回路17及びLCDドライバ3に出力するタイミング信号生成回路14とを含んでいる。
【0021】
ここで、タイミング信号生成回路14から出力されるタイミング信号としては、LCD4において1フレームの画像の表示を開始するタイミングを表す垂直同期信号VSYNCと、1フレーム内の各水平ラインにおける画像の表示を開始するタイミングを表す水平同期信号HSYNCと、ディスプレイデータに同期したクロック信号CLKとが含まれている。
【0022】
また、タイミング信号生成回路14から出力される制御信号DSP_ENBは、ディスプレイデータを選択するように選択回路17を制御するものであり、制御信号DSP_ENBがハイレベルである場合には、LCDコントローラ10からLCDドライバ3にディスプレイデータが出力される。一方、制御信号CMD_ENBは、コマンドデータを選択するように選択回路17を制御するものであり、制御信号CMD_ENBがハイレベルである場合には、LCDコントローラ10からLCDドライバ3にコマンドデータが出力される。LCDドライバ3は、これらの制御信号に基づいて、どちらのデータが出力されているかを知ることができる。
【0023】
このように、LCDコントローラ10において、16ビットのディスプレイデータと16ビットのコマンドデータとを選択的に出力することにより、16本の信号線を削減することができる。その結果、折り畳み式の携帯電話等において、狭い空間におけるフレキシブル基板等を用いた配線を容易に行うことができる。
【0024】
次に、図1〜図3を参照しながら、LCDコントローラの動作、及び、LCDに表示される画面について説明する。図2は、LCDコントローラから出力される信号及びデータを示すタイミングチャートであり、図3は、LCDに表示される画面の一例を示す図である。
【0025】
図2に示すように、LCDコントローラ10は、垂直同期信号VSYNCと、水平同期信号HSYNCと、制御信号DSP_ENB及びCMD_ENBと、ディスプレイデータ又はコマンドデータDSP/CMDと、クロック信号CLKとを、LCDドライバ3に出力する。ここで、クロック信号CLKは、LCDドライバ3において、レジスタにディスプレイデータを格納し、又は、パーシャル表示の設定を行うために用いられる。
【0026】
パーシャル表示動作においては、図3に示すように、点ABCDで囲まれた領域(本願においては、「パーシャル表示領域」という)のみに画像が表示される。図3において、画面の左上の点を原点O、水平方向をX軸、垂直方向をY軸とする。また、点A〜Dに対しても座標を付し、点Aを座標(10、8)、点Bを座標(18、8)、点Cを座標(18、15)、点Dを座標(10、15)とする。
【0027】
RAM12は、新たにパーシャル表示を行うために用いられるデータをCPU1から入力し、既に表示された画像のデータを、新たにパーシャル表示を行うために用いられるデータに書き換える。ここで、パーシャル表示領域以外の画像のデータは、RAM12から削除しても良いし、そのまま記憶しておいても良い。
【0028】
パーシャル表示領域設定用レジスタ16は、パーシャル表示領域の左上の座標、及び、右下の座標を示すパーシャル表示領域設定情報を、CPU1から入力して記憶する。本実施形態において、パーシャル表示領域設定情報は、点Aの座標(10、8)、及び、点Cの座標(18、15)を表している。
【0029】
ディスプレイデータ生成回路13は、RAM12に記憶されている1フレーム内の各水平ラインにおける複数の画素のデータに基づいて、16ビットのパラレルデータを順次生成し、ディスプレイデータとして順次出力する。
【0030】
コマンドデータ生成回路15は、パーシャル表示領域設定用レジスタ16が記憶している2点の座標(10、8)及び(18、15)に基づいて、パーシャル表示領域内の画像を表示するためのコマンドデータを生成する。本実施形態においては、N=0、1、・・・、7について、座標(10、8+N)〜座標(18、8+N)の画素において画像を表示させる命令を含むコマンドデータを生成する。
【0031】
タイミング信号生成回路14は、水平同期信号HSYNCがハイレベルとなっている間に、先ず、第1の期間において制御信号DSP_ENBをハイレベルとし、次に、第2の期間において制御信号CMD_ENBを生成する。
【0032】
選択回路17は、制御信号DSP_ENBがハイレベルとなっている第1の期間においてディスプレイデータを選択して出力し、制御信号CMD_ENBがハイレベルとなっている第2の期間においてコマンドデータを選択して出力し、それ以外の期間においては何も出力しない。
【0033】
LCDドライバ3は、制御信号DSP_ENBがハイレベルとなっている第1の期間において入力したディスプレイデータをレジスタに格納し、レジスタに格納されているディスプレイデータと制御信号CMD_ENBがハイレベルとなっている第2の期間において入力したコマンドデータとに基づいて、LCD4を駆動する。これにより、LCD4は、点A〜Dによって囲まれたパーシャル表示領域において画像を表示する。
【図面の簡単な説明】
【図1】本発明の一実施形態に係るLCDコントローラを含む情報機器の一部を示す図。
【図2】LCDコントローラから出力される信号及びデータを示すタイミングチャート。
【図3】LCDに表示される画面の一例を示す図。
【図4】従来のLCDコントローラを用いた情報機器の一部を示す図。
【符号の説明】
1、101 CPU、 3、103 LCDドライバ3、104 LCD、 10、110 LCDコントローラ、 11、111 CPUインタフェース、12、112 RAM、 13、113 ディスプレイデータ生成回路、 14、114 タイミング信号生成回路、 15 コマンドデータ生成回路、 16 パーシャル表示領域設定用レジスタ、 17 選択回路
Claims (3)
- 表示装置を駆動する駆動回路を制御するための半導体集積回路であって、
入力されたデータを記憶する第1の記憶回路と、
前記第1の記憶回路に記憶されているデータに基づいて、前記駆動回路が前記表示装置に画像を表示させるために用いられるディスプレイデータを生成するディスプレイデータ生成回路と、
前記表示装置におけるパーシャル表示領域の設定に関するパーシャル表示領域設定情報を記憶する第2の記憶回路と、
前記第2の記憶回路に記憶されているパーシャル表示領域設定情報に基づいて、前記表示装置において設定されたパーシャル表示領域に画像を表示させる命令を含むコマンドデータを生成するコマンドデータ生成回路と、
前記ディスプレイデータ生成回路において生成されたディスプレイデータと前記コマンドデータ生成回路において生成されたコマンドデータとの内の一方を選択して出力する選択回路と、
前記表示装置に画像を表示させるタイミングを表すタイミング信号を出力すると共に、前記選択回路における選択動作を制御する制御信号を出力するタイミング生成回路と、
を具備する半導体集積回路。 - 前記第1の記憶回路がRAM(ランダムアクセスメモリ)を含む、請求項1記載の半導体集積回路。
- 前記第2の記憶回路がレジスタを含む、請求項1又は2記載の半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003082493A JP2004287351A (ja) | 2003-03-25 | 2003-03-25 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003082493A JP2004287351A (ja) | 2003-03-25 | 2003-03-25 | 半導体集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004287351A true JP2004287351A (ja) | 2004-10-14 |
Family
ID=33295775
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003082493A Withdrawn JP2004287351A (ja) | 2003-03-25 | 2003-03-25 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004287351A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006259240A (ja) * | 2005-03-17 | 2006-09-28 | Sanyo Epson Imaging Devices Corp | 液晶表示装置、駆動回路、駆動方法および電子機器 |
CN104978937A (zh) * | 2014-04-04 | 2015-10-14 | 精工爱普生株式会社 | 驱动器、电光学装置以及电子设备 |
US11170683B2 (en) | 2019-04-08 | 2021-11-09 | Samsung Electronics Co., Ltd. | Display driving IC and operating method thereof |
-
2003
- 2003-03-25 JP JP2003082493A patent/JP2004287351A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006259240A (ja) * | 2005-03-17 | 2006-09-28 | Sanyo Epson Imaging Devices Corp | 液晶表示装置、駆動回路、駆動方法および電子機器 |
CN104978937A (zh) * | 2014-04-04 | 2015-10-14 | 精工爱普生株式会社 | 驱动器、电光学装置以及电子设备 |
JP2015200871A (ja) * | 2014-04-04 | 2015-11-12 | セイコーエプソン株式会社 | ドライバー、電気光学装置及び電子機器 |
US11170683B2 (en) | 2019-04-08 | 2021-11-09 | Samsung Electronics Co., Ltd. | Display driving IC and operating method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101125606B1 (ko) | 표시 패널 구동장치 | |
KR100896178B1 (ko) | 테스트 패턴 발생 회로를 포함하는 액정 표시 장치의 구동회로 | |
JP6881888B2 (ja) | 表示装置及びこれを用いた表示パネルの駆動方法 | |
TWI354260B (ja) | ||
TWI243353B (en) | Device for driving a display apparatus | |
JP4749687B2 (ja) | 表示装置 | |
JPWO2006035843A1 (ja) | タイミング信号生成回路、電子デバイス、表示装置、受像装置、及び駆動方法 | |
CN101188082A (zh) | 携带显示装置和携带电话装置 | |
JP2004240236A (ja) | 表示装置 | |
JP2015079078A (ja) | 表示制御装置及び方法、半導体集積回路装置、並びに、表示装置 | |
JPH09258699A (ja) | 液晶表示装置 | |
US9542721B2 (en) | Display control device and data processing system | |
JP2008077008A (ja) | 表示装置 | |
JP2004287351A (ja) | 半導体集積回路 | |
WO2010010898A1 (ja) | 表示コントローラ、表示装置、および携帯型電子機器 | |
KR100739284B1 (ko) | 유기전계발광 표시장치 및 그의 구동방법 | |
JP3027371B1 (ja) | 表示装置 | |
JP2004151488A (ja) | 表示ユニット、表示装置、および画像表示システム | |
JP6467952B2 (ja) | ドライバー、電気光学装置及び電子機器 | |
JP4259775B2 (ja) | アクティブマトリクス型表示装置及びその制御装置 | |
JP2011048238A (ja) | 表示コントローラ及びそれを用いた電子機器 | |
JP4021251B2 (ja) | 画像表示装置 | |
JP5962109B2 (ja) | 駆動回路、電気光学装置、電子機器、及び駆動方法 | |
JP2008185754A (ja) | 表示装置及び電気機器 | |
JP5084132B2 (ja) | 画像データ出力装置、及び、画像データ出力方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060606 |