JP4021251B2 - 画像表示装置 - Google Patents
画像表示装置 Download PDFInfo
- Publication number
- JP4021251B2 JP4021251B2 JP2002168789A JP2002168789A JP4021251B2 JP 4021251 B2 JP4021251 B2 JP 4021251B2 JP 2002168789 A JP2002168789 A JP 2002168789A JP 2002168789 A JP2002168789 A JP 2002168789A JP 4021251 B2 JP4021251 B2 JP 4021251B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- digital video
- image display
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の属する技術分野】
本発明は、映像信号としてデジタル信号を入力して画像表示を行うデジタル方式の画像表示装置に関する。
【0002】
【従来の技術】
従来、デジタル方式の画像表示装置における拡大表示は、画像表示装置側で行うのではなく、外部信号源(例えばパソコン)内のグラフィックスコントローラやCPUがプログラム処理により行われていた。
【0003】
例えばパソコン内において、図10に示すように、(1)拡大コマンドがグラフィックスコントローラあるいはCPUに入力されると、(2)VRAM内のデータを拡大処理し、(3)拡大処理後のデータを画像表示装置へ出力することにより、拡大表示を行っていた。
【0004】
また、特開平6−259219号公報には、ホストCPUとパネルディスプレイの間で縮小表示、パニング表示、拡大表示、混在表示等を行うハードウェアを追加することで、画像表示装置側で拡大表示等の表示処理を行う技術が開示されている。
【0005】
【発明が解決しようとする課題】
しかしながら、図10に示した技術では、拡大処理を、グラフィックスコントローラやCPUがプログラム処理によって行っているため、画像表示装置において拡大された画像を表示するまでに時間がかかるという問題が生じる。
【0006】
しかも、プログラム処理を行っている間、グラフィックスコントローラやCPUが駆動し続けているので、処理に時間がかかればそれだけ消費電力が増大するという問題が生じる。
【0007】
そこで、プログラム処理時間を短縮させるために、グラフィックスコントローラやCPUの性能を向上させることが考えられるが、価格に見合うだけの向上を図ることができない。
【0008】
このように、グラフィックスコントローラやCPUの性能を向上させても、拡大表示をプログラム処理で行っている限り、価格上昇だけを招き、表示にかかる時間の大幅な短縮と、消費電力の大幅な低減を図ることはできない。
【0009】
一方、特開平6−259219号に開示された技術では、画像表示装置側で拡大表示等の処理を行うようになっているが、画像表示装置内にフレームメモリをもった大規模なものとなるため、簡便さ・高速応答・低消費電力といった近年のモバイル用途、すなわち小型機器への搭載には向かないという問題が生じる。
【0010】
本発明は、上記の各問題点に鑑みなされたものであって、その目的は、拡大表示を迅速、且つ低消費電力で実現でき、しかも小型機器に搭載可能な画像表示装置を提供することにある。
【0011】
【課題を解決するための手段】
上記の課題を解決するために、本発明の画像表示装置は、デジタル映像信号が表示データとして入力されることで画像表示を行う画像表示部と、外部のデジタル映像信号源の1水平走査期間の表示データのうち、n(nは2以上の自然数である)分の1の表示データを格納する記憶手段と、上記デジタル映像信号源の1水平走査期間毎に、表示データのうち、n(nは2以上の自然数である)分の1の表示データを一方の記憶手段に記憶させると共に、他方の記憶手段に格納された表示データを読み出して上記画像表示部に転送させる制御手段とを有し、上記制御手段は、上記記憶手段に格納された表示データの読み出しクロック周波数を、該記憶手段に格納された表示データの上記画像表示部への転送クロック周波数のn(nは2以上の自然数である)分の1になるように設定することを特徴としている。
【0012】
上記の構成によれば、記憶手段に格納された表示データの読み出しクロック周波数を、該記憶手段に格納された表示データの上記画像表示部への転送クロック周波数のn(nは2以上の自然数である)分の1になるように設定することで、該記憶手段に格納された外部のデジタル映像信号源の1水平走査期間の表示データのうち、n分の1の表示データを、画像表示部へn回続けて転送することになる。これにより、画像を水平方向(横方向)にn倍拡大させることができる。以下、画像の水平方向を横方向、垂直方向を縦方向として説明する。
【0013】
このように、記憶手段に格納されている表示データの読み出しクロック周波数を、画像表示部への転送クロック周波数に対して、変更するだけで、簡単に画像の拡大表示、ここでは横方向の拡大表示を行うことができる。
【0014】
従って、従来のように、拡大表示をプログラム処理によって行う必要がないので、外部信号源(パソコン等)に負担をかけずに、高速に、且つ低消費電力で画像の拡大表示を可能としている。
【0015】
また、上記記憶手段は、1水平走査期間の表示データのうち、n分の1の表示データのみが格納されるようになっているので、記憶手段の記憶容量は小さくてもよい。つまり、1水平走査期間の表示データ分、すなわち1ライン分の表示データが格納できるラインバッファのような容量およびサイズの小さいな記憶手段で十分である。
【0016】
したがって、従来のように、表示画面全体の表示データを格納するフレームメモリのような大型のメモリを必要としないので、画像表示装置の小型化を図ることが可能となり、携帯電話等の小型機器に搭載可能となる。
【0017】
また、上記画像表示部は、複数の信号線と、これら信号線に直交配置された複数の走査線と、入力された表示データに基づいて、各信号線に印加する駆動信号を生成するデータ信号線駆動回路と、各走査線を選択するための駆動信号を生成する走査信号線駆動回路とを備え、上記走査信号線駆動回路は、n(nは2以上の自然数である)本の走査線を同時に選択可能な駆動信号を生成するようにしてもよい。
【0018】
この場合、走査信号線駆動回路は、n(nは2以上の自然数である)本の走査線を同時に選択可能な駆動信号を生成することで、走査線をn行ずつ選択することが可能となり、画像を縦方向にn倍に拡大することができる。
【0019】
したがって、請求項1の構成において、画像は横方向にn倍拡大されるようになっているので、縦横方向に2倍に拡大された表示画像を得ることができる。
【0020】
また、デジタル映像信号が表示データとして入力されることで画像表示を行う画像表示部を備えた画像表示装置において、上記画像表示部は、複数の信号線と、これら信号線に直交配置された複数の走査線と、入力された表示データに基づいて、各信号線に印加する駆動信号を生成するデータ信号線駆動回路と、各走査線を選択するための駆動信号を生成する走査信号線駆動回路とを有し、上記走査信号線駆動回路は、n(nは2以上の自然数である)本の走査線を同時に選択可能な駆動信号を生成するようにしてもよい。
【0021】
この場合、走査信号線駆動回路は、n(nは2以上の自然数である)本の走査線を同時に選択可能な駆動信号を生成することで、走査線をn行ずつ選択することが可能となり、画像を縦方向にのみn倍に拡大することができる。
【0022】
しかも、走査線線駆動回路によって、走査線を同時にn本選択するだけで、画像を縦方向にn倍に拡大することができるので、従来のように、拡大表示をプログラム処理によって行う必要がない。従って、外部信号源(パソコン等)に負担をかけずに、高速に、且つ低消費電力で画像の拡大表示を可能としている。
【0023】
さらに、上記データ信号線駆動回路は、1垂直水平期間のn分の(n−1)の期間停止するようにしてもよい。
【0024】
この場合、1垂直走査期間のn分の(n−1)の期間、データ信号線駆動回路が停止するようになっているので、その分の消費電力を低減することができる。
【0025】
なお、上記走査信号線駆動回路は、1垂直走査期間のn分の1の期間で画面全体の更新を終了させることができるので、1垂直走査期間のn分の(n−1)の期間、データ信号線駆動回路が停止しても画像表示に問題は生じない。
【0026】
【発明の実施の形態】
本発明の一実施の形態について説明すれば、以下の通りである。なお、本実施の形態では、画像表示装置として、デジタル映像信号を入力して画像表示を行う液晶表示装置を例に説明するが、画像表示装置としてはマトリクス方式の表示装置であればその種類を問わない。例えば、有機EL(Electro Luminescence)等の表示素子を用いた表示装置であっても同様である。
【0027】
本実施の形態に係る液晶表示装置は、図1に示すように、画像表示を行う表示部10と、該表示部10に供給する信号を処理する信号処理部20とを備えた構成となっている。
【0028】
上記表示部10は、マトリクス状に配置された画素のスイッチング素子としてTFT(Thin Film Transistor) を使用するアクティブマトリクス方式の液晶パネルからなり、該液晶パネルを駆動させるためのソースドライバ(データ信号線駆動回路)11とゲートドライバ(走査信号線駆動回路)12とを有し、これら各ドライバには、上記信号処理部20にて処理された信号が入力されるようになっている。
【0029】
上記ソースドライバ11には、上記信号処理部20からの送出されるデジタルビデオ信号DATA、スタート信号S_SP、クロック信号S_CK、POWER_SAVE信号が入力される。
【0030】
そして、上記ソースドライバ11は、1水平走査期間のデジタルビデオ信号DATAを記憶し、このデジタルビデオ信号DATAをアナログ信号に変換してボルテージフォロアより表示部10内の各データ信号線SLi(図示せず)に書き込むようになっている。
【0031】
一方、上記ゲートドライバ12には、上記信号処理部20から送出されるスタート信号G_SP、クロック信号G_CKが入力される。
【0032】
そして、上記ゲートドライバ12は、クロック信号G_CKなどのタイミング信号に同期して、表示部10内の走査信号線GLi(図示せず)を順次選択し、画素内にあるスイッチング素子の開閉を制御することで、各データ信号線SLiに書き込まれたビデオ信号を各画素に書き込むと共に、各画素に保持させるようになっている。
【0033】
また、上記ゲートドライバ12は、走査信号線GLをn(nは2以上の自然数である)本同時に選択可能なようになっている。例えば、画像の縦方向に2倍拡大する場合、ゲートドライバ12は、走査信号線GLを2本同時に選択する。また、画像の縦方向にn倍拡大する場合、ゲートドライバ12は、走査信号線GLをn本同時に選択する。このゲートドライバ12の走査信号線の同時選択制御は、図示しない制御回路によって行われている。
【0034】
上記信号処理部20は、外部の信号源30からの映像信号としてのデジタルビデオ信号DATAをラインデータとして格納する2つのラインバッファ(第1ラインバッファ21、第2ラインバッファ22)と、各ラインバッファに対するデータの書き込み及び読み出し制御を行うコントロール回路23と、2つのスイッチ回路(第1スイッチ回路24、第2スイッチ回路25)とを含んだ構成となっている。
【0035】
上記第1ラインバッファ21及び第2ラインバッファ22は、何れも1水平走査期間のn(nは2以上の自然数である)分の1のデジタルビデオ信号DATAを格納するようになっている。
【0036】
そして、第1ラインバッファ21には、上記コントロール回路23から送出されるドットクロックWCK1、ライトネーブル信号WE1、リードネーブル信号RE1、ラインバッファリード用クロックRCK1が入力され、各信号に基づいて、格納されたデジタルビデオ信号DATAが読み出される。
【0037】
一方、第2ラインバッファ22には、上記コントロール回路23から送出されるドットクロックWCK2、ライトネーブル信号WE2、リードネーブル信号RE2、ラインバッファリード用クロックRCK2が入力され、各信号に基づいて、格納されたデジタルビデオ信号DATAが読み出される。
【0038】
上記第1ラインバッファ21と第2ラインバッファ22とは、一方がデジタルビデオ信号DATAを格納している間、すなわちデジタルビデオ信号DATAを受信している間、他方が格納しているデジタルビデオ信号DATAを表示部10に送出(送信)するようになっている。
【0039】
例えば、外部の信号源30から送出されたデジタルビデオ信号DATAが第1ラインバッファ21に格納されている間、第2ラインバッファ22に格納されたデジタルビデオ信号DATAを表示部10に送出するようになっている。
【0040】
このときのデジタルビデオ信号DATAが流れる経路の切り替えを、第1スイッチ回路24と第2スイッチ回路25とで行っている。
【0041】
上記第1スイッチ回路24は、外部の信号源30からのデジタルビデオ信号DATAを第1ラインバッファ21と第2ラインバッファ22の何れに転送するかの切り替えを行うスイッチ回路であり、上記第2スイッチ回路25は、第1ラインバッファ21と第1スイッチ回路24の何れに記憶されているDATA信号を送出するかの切り替えを行うスイッチ回路である。
【0042】
そして、上記第1スイッチ回路24は、コントロール回路23から送出されるリードスイッチ制御信号RSWにより切替制御され、上記第2スイッチ回路25は、コントロール回路23から送出されるライトスイッチ制御信号WSWにより切替制御される。
【0043】
上記コントロール回路23は、上記外部の信号源30から送出されたドットクロックWCK、水平同期信号HSYN、垂直同期信号VSYNが入力され、上述した各制御信号を生成するようになっている。
【0044】
上記構成の液晶表示装置では、縦横各々n(nは2以上の自然数である)倍の拡大が可能で、拡大するエリアも任意の場所から可能となっている。なお、本実施の形態では、n=2、すなわち縦横各々2倍拡大で、画像の左上4分の1のエリアを拡大表示する場合について説明する。n≧3や任意のエリアの拡大については、第1ラインバッファ21、第2ラインバッファ22に書き込むデータの長さと開始位置を変えて、且つ、読み出しクロックを遅くすることで実現できる。
【0045】
ここで、拡大表示時の第1ラインバッファ21のデジタルビデオ信号DATAの書き込み動作と読み出し動作について、図2ないし図5を参照しながら以下に説明する。
【0046】
上記第1スイッチ回路24と第2スイッチ回路25とは、図4に示すタイミングチャートに基づいて切替制御されている。例えば、第1スイッチ回路24の切替制御を行うリードスイッチ制御信号RSWがハイレベルのとき、第1ラインバッファ21にデジタルビデオ信号DATAが格納できるように切替え、リードスイッチ制御信号RSWがローレベルのとき、第2ラインバッファ22にデジタルビデオ信号DATAが格納できるように切り替えるようにし、また、第2スイッチ回路25の切替制御を行うライトスイッチ制御信号WSWがハイレベルのとき、第2ラインバッファ22に格納されたデジタルビデオ信号DATAを読み出すように切替え、ライトスイッチ制御信号WSWがローレベルのとき、第1ラインバッファ21に格納されたデジタルビデオ信号DATAを読み出すように切替える。
【0047】
なお、リードスイッチ制御信号RSWとライトスイッチ制御信号WSWとは、1水平走査期間毎に極性が反転するようになっている。つまり、各ラインバッファにおけるデジタルビデオ信号DATAの書き込みと読み出しとが1水平期間毎に切り替わるようになっている。
【0048】
以上のことから、ある1水平走査期間では、第1ラインバッファ21はデジタルビデオ信号DATAの書き込み動作で第2ラインバッファ22はデジタルビデオ信号DATAの読み出し動作となり、次の1水平走査期間では、第1ラインバッファ21はデジタルビデオ信号DATAの読み出し動作で第2ラインバッファ22はデジタルビデオ信号DATAの書き込み動作となる。
【0049】
次に、図2および図3に示すタイミングチャートを用いて、第1ラインバッファ21のデジタルビデオ信号DATAの書き込み動作と読み出し動作について説明する。
【0050】
図2は、ある1水平走査期間において、第1ラインバッファ21へのデジタルビデオ信号DATAの書き込み動作を示すタイミングチャートである。このタイミングチャートでは、1水平走査期間を、コントロール回路23から送出されるドットクロックWCK1のn周期分としている。
【0051】
図2のタイミングチャートに示すように、1水平走査期間の前半の1/2の期間、コントロール回路23から第1ラインバッファ21に送出されるライトネーブル信号WE1をハイレベルにすることで、第1ラインバッファ21には、デジタルビデオ信号DATAの前半の1/2のみが書き込まれるように制御される。
【0052】
図3は、図2に示す1水平走査期間の次の1水平走査期間において、第1ラインバッファ21からのデジタルビデオ信号DATAの読み出し動作を示すタイミングチャートである。このタイミングチャートでは、1水平走査期間を、コントロール回路23からクロック信号S_CKとして表示部10に転送される転送クロックOUTCKのn周期分としている。なお、この転送クロックOUTCKは、外部の信号源30からのクロック周波数そのままとなるように制御されている。
【0053】
図3のタイミングチャートに示すように、ラインバッファリード用クロックRCK1が転送クロックOUTCKの1/2周期になるようにコントロール回路23にて制御されている。したがって、表示部10のソースドライバ11へは、同じデジタルビデオ信号DATAが続けて2回送出されることになり、画像は横方向に2倍に拡大される。
【0054】
ソースドライバ11へのデジタルビデオ信号DATAの送出処理に並行して、ゲートドライバ12は、図5に示すように、走査信号線GLiを同時に2本ずつ選択している。このように、走査信号線GLiを2本ずつ選択することで、画像の縦方向に2倍拡大される。
【0055】
図5に示すタイミングチャートから、i=V本の走査信号線GLは、2本ずつ選択されるので、1垂直走査期間(クロック信号G_CKのV周期分)の半分で1画面分の更新が終了することになる。
【0056】
したがって、1垂直捜査期間の残りの半分の期間は、ソースドライバ11に送出されるPOWER_SAVE信号をハイレベルにすることで、該ソースドライバ11を休止させることができ、消費電力の低減を図ることができる。
【0057】
なお、第2ラインバッファ22におけるデジタルビデオ信号DATAの書き込みおよび読み出し動作は、上述した第1ラインバッファ21におけるデジタルビデオ信号DATAの書き込みおよび読み出し動作と逆のタイミングで行われるだけであり、動作自体は第1ラインバッファ21と同じである。
【0058】
ここで、通常表示時の第1ラインバッファ21のデジタルビデオ信号DATAの書き込み動作と読み出し動作について、図6ないし図9を参照しながら以下に説明する。
【0059】
上記第1スイッチ回路24と第2スイッチ回路25とは、図8に示すタイミングチャートに基づいて切替制御されている。これは、前述した拡大表示処理の場合の図4に示すタイミングチャートと同じである。例えば、第1スイッチ回路24の切替制御を行うリードスイッチ制御信号RSWがハイレベルのとき、第1ラインバッファ21にデジタルビデオ信号DATAが格納できるように切替え、リードスイッチ制御信号RSWがローレベルのとき、第2ラインバッファ22にデジタルビデオ信号DATAが格納できるように切り替えるようにし、また、第2スイッチ回路25の切替制御を行うライトスイッチ制御信号WSWがハイレベルのとき、第2ラインバッファ22に格納されたデジタルビデオ信号DATAを読み出すように切替え、ライトスイッチ制御信号WSWがローレベルのとき、第1ラインバッファ21に格納されたデジタルビデオ信号DATAを読み出すように切替える。
【0060】
なお、リードスイッチ制御信号RSWとライトスイッチ制御信号WSWとは、1水平走査期間毎に極性が反転するようになっている。つまり、各ラインバッファにおけるデジタルビデオ信号DATAの書き込みと読み出しとが1水平期間毎に切り替わるようになっている。
【0061】
以上のことから、ある1水平走査期間では、第1ラインバッファ21はデジタルビデオ信号DATAの書き込み動作で第2ラインバッファ22はデジタルビデオ信号DATAの読み出し動作となり、次の1水平走査期間では、第1ラインバッファ21はデジタルビデオ信号DATAの読み出し動作で第2ラインバッファ22はデジタルビデオ信号DATAの書き込み動作となる。
【0062】
次に、図6および図7に示すタイミングチャートを用いて、第1ラインバッファ21のデジタルビデオ信号DATAの書き込み動作と読み出し動作について説明する。
【0063】
図6は、ある1水平走査期間において、第1ラインバッファ21へのデジタルビデオ信号DATAの書き込み動作を示すタイミングチャートである。このタイミングチャートでは、1水平走査期間を、コントロール回路23から送出されるドットクロックWCK1のn周期分としている。
【0064】
図6のタイミングチャートに示すように、1水平走査期間、コントロール回路23から第1ラインバッファ21に送出されるライトネーブル信号WE1をハイレベルにすることで、第1ラインバッファ21には、デジタルビデオ信号DATAの1ライン分が書き込まれるように制御される。
【0065】
図7は、図6に示す1水平走査期間の次の1水平走査期間において、第1ラインバッファ21からのデジタルビデオ信号DATAの読み出し動作を示すタイミングチャートである。このタイミングチャートでは、1水平走査期間を、コントロール回路23からクロック信号S_CKとして表示部10に転送される転送クロックOUTCKのn周期分としている。なお、この転送クロックOUTCKは、外部の信号源30からのクロック周波数そのままとなるように制御されている。
【0066】
図7のタイミングチャートに示すように、ラインバッファリード用クロックRCK1が転送クロックOUTCKと同じ周期になるようにコントロール回路23にて制御されている。したがって、表示部10のソースドライバ11へは、同じデジタルビデオ信号DATAが1回だけ送出されることになるので、画像は横方向に拡大されない。
【0067】
ソースドライバ11へのデジタルビデオ信号DATAの送出処理に並行して、ゲートドライバ12は、図9に示すように、走査信号線GLiを1本ずつ選択している。このように、走査信号線GLiを1本ずつ選択することで、画像の縦方向にも拡大されない。
【0068】
したがって、上記の拡大表示処理の場合のように、ゲートドライバ12による走査が1垂直走査期間の半分の期間ではなく、全期間走査が行われるので、ソースドライバ11へのPOWER_SAVE信号はローレベルのままとなる。
【0069】
なお、第2ラインバッファ22におけるデジタルビデオ信号DATAの書き込みおよび読み出し動作は、上述した第1ラインバッファ21におけるデジタルビデオ信号DATAの書き込みおよび読み出し動作と逆のタイミングで行われるだけであり、動作自体は第1ラインバッファ21と同じである。
【0070】
以上のように、本発明の画像表示装置は、デジタル映像信号が表示データ(デジタルビデオ信号DATA)として入力されることで画像表示を行う画像表示部である表示部10と、外部のデジタル映像信号源である外部の信号源30の1水平走査期間の表示データのうち、n(nは2以上の自然数である)分の1の表示データを格納する2つの記憶手段である第1ラインバッファ21および第2ラインバッファ22と、上記外部の信号源30の1水平走査期間毎に、表示データのうち、n(nは2以上の自然数である)分の1の表示データを一方のラインバッファに記憶させると共に、他方のラインバッファに格納された表示データを読み出して上記画像表示部に転送させる制御手段としてのコントロール回路23とを有し、上記コントロール回路23は、上記ラインバッファに格納された表示データの読み出しクロック周波数であるラインバッファリード用クロックRCKの周波数を、該ラインバッファに格納された表示データの上記表示部10への転送クロックOUTCKの周波数のn(nは2以上の自然数である)分の1になるように設定するようになっている。
【0071】
したがって、各ラインバッファに格納された表示データのラインバッファリード用クロックRCKの周波数を、該ラインバッファに格納された表示データの上記表示部10への転送クロックOUTCKの周波数のn(nは2以上の自然数である)分の1になるように設定することで、該ラインバッファに格納された外部の信号源30の1水平走査期間の表示データのうち、n分の1の表示データを、表示部10へn回続けて転送することになる。これにより、画像を横方向にn倍拡大させることができる。
【0072】
このように、ラインバッファに格納されている表示データのラインバッファリード用クロックRCKの周波数を、表示部10への転送クロックOUTCKの周波数に対して、変更するだけで、簡単に画像の拡大表示、ここでは横方向の拡大表示を行うことができる。
【0073】
従って、従来のように、拡大表示をプログラム処理を行う必要がないので、外部信号源(パソコン等)に負担をかけずに、高速に、且つ低消費電力で画像の拡大表示を可能としている。
【0074】
また、上記ラインバッファは、1水平走査期間の表示データのうち、n分の1の表示データのみが格納されるようになっているので、ラインバッファの記憶容量は小さくてもよい。つまり、1水平走査期間の表示データ分、すなわち1ライン分の表示データが格納できるラインバッファで十分である。
【0075】
したがって、従来のように、表示画面全体の表示データを格納するフレームメモリのような大型のメモリを必要としないので、画像表示装置の小型化を図ることが可能となり、携帯電話等の小型機器に搭載可能となる。
【0076】
また、上記表示部10内の走査信号線駆動回路であるゲートドライバ12は、n(nは2以上の自然数である)本の走査信号線GLを同時に選択可能な駆動信号を生成するようになっているので、走査信号線をn行ずつ選択することが可能となり、画像を縦方向にn倍に拡大することができる。
【0077】
したがって、上述のように、画像は横方向にn倍拡大されるようになっているので、縦横方向に2倍に拡大された表示画像を得ることができる。
【0078】
しかも、上記ゲートドライバ12が、同時に選択可能な走査信号線GLの本数は、画像の横方向の倍率に関係なく設定してもよい。
【0079】
例えば、ラインバッファからのデジタルビデオ信号DATAの読み出しクロック(ラインバッファリード用クロックRCK)の周波数と表示部10への転送クロックOUTCKの周波数とが同じ場合、すなわち画像を横方向に拡大しない場合でも、画像を縦方向にのみ拡大するようにしてもよい。
【0080】
このように、画像の横方向と縦方向の倍率を個々の設定するようにすれば、画像の横の倍率と縦の倍率とを異ならせて表示でき、画像の拡大表示における自由度が増す。
【0081】
また、本発明の画像表示装置は、以下のように構成してもよい。
【0082】
すなわち、本発明の画像表示装置は、デジタル映像信号を入力とするデジタル方式の画像表示装置において、外部デジタル映像信号源の一水平走査期間のデータのうち、n分の1のデータを格納するラインバッファ2本と、前記2本のラインバッファを受信用と送信用に切り替えるための2個のスイッチ回路と、前記2本のラインバッファ及び2個のスイッチを制御するコントロール回路からなる表示データ処理回路と、同時にn本までの走査信号線を選択可能な走査信号線駆動回路を有する構成であってもよい。
【0083】
この場合、1水平走査期間のn分の1のデータを格納するラインバッファでは、外部デジタル映像信号源からの1水平走査期間の所望の位置からのn分の1のデータを格納する。このラインバッファは前述のスイッチ回路により次の1水平走査期間ではソースドライバへのデータ出力用に切り替えられ、他のラインバッファ2は前述のスイッチ回路により外部デジタル映像信号源からデータ受信用に切り替えられる。出力用に切り替えられたラインバッファ1はコントロール回路により、バッファからの読み出しクロック周波数はn分の1でソースドライバへの転送クロック周波数は、外部信号源からのクロック周波数のままとすることにより同じデータを続けてn回、ソースドライバへ流すことにより、画像は横方向にn倍拡大される。
【0084】
また、ゲートドライバは画素TFTのゲートを同時にn行ずつ開くことにより画像は縦方向にn倍拡大される。
【0085】
また、n行ずつ同時に画素書き込み行うことにより全画面の書き換え時間を1/nとして、残りの時間はソースドライバを休止状態にすることにより低消費電力化を図るようにしてもよい。
【0086】
以上説明したように、本発明による画像表示装置を用いることにより、外部信号源に負担を与えることなく低消費電力で高速にn倍の拡大表示が行える画像表示装置を実現できる。
【0087】
しかも、拡大表示するために必要な信号処理部20は、第1ラインバッファ21、第2ラインバッファ22、コントロール回路23、第1スイッチ回路24、第2スイッチ回路25のみで構成されるので、表示部10に搭載可能であり、小型の拡大表示機能付きの画像表示装置を容易に実現することができる。
【0088】
したがって、この画像表示装置は、小型機器、例えば携帯電話、携帯用のパソコン、電子手帳等の画像表示装置に好適に用いることができる。
【0089】
【発明の効果】
以上のように、本発明の画像表示装置は、デジタル映像信号が表示データとして入力されることで画像表示を行う画像表示部と、外部のデジタル映像信号源の1水平走査期間の表示データのうち、n(nは2以上の自然数である)分の1の表示データを格納する記憶手段と、上記デジタル映像信号源の1水平走査期間毎に、表示データのうち、n(nは2以上の自然数である)分の1の表示データを一方の記憶手段に記憶させると共に、他方の記憶手段に格納された表示データを読み出して上記画像表示部に転送させる制御手段とを有し、上記制御手段は、上記記憶手段に格納された表示データの読み出しクロック周波数を、該記憶手段に格納された表示データの上記画像表示部への転送クロック周波数のn(nは2以上の自然数である)分の1になるように設定する構成である。
【0090】
それゆえ、記憶手段に格納されている表示データの読み出しクロック周波数を、画像表示部への転送クロック周波数に対して、変更するだけで、簡単に画像の拡大表示、ここでは横方向の拡大表示を行うことができる。
【0091】
従って、従来のように、拡大表示をプログラム処理によって行う必要がないので、外部信号源(パソコン等)に負担をかけずに、高速に、且つ低消費電力で画像の拡大表示を可能としている。
【0092】
また、上記記憶手段は、1水平走査期間の表示データのうち、n分の1の表示データのみが格納されるようになっているので、記憶手段の記憶容量は小さくてもよい。つまり、1水平走査期間の表示データ分、すなわち1ライン分の表示データが格納できるラインバッファのような容量およびサイズの小さいな記憶手段で十分である。
【0093】
したがって、従来のように、表示画面全体の表示データを格納するフレームメモリのような大型のメモリを必要としないので、画像表示装置の小型化を図ることが可能となり、携帯電話等の小型機器に搭載可能となるという効果を奏する。
【図面の簡単な説明】
【図1】 本発明の一実施の形態に係る画像表示装置の概略を示すブロック図である。
【図2】 図1に示す画像表示装置の第1ラインバッファにおける拡大表示時のデジタルビデオ信号の書き込み動作を示すタイミングチャートである。
【図3】 図1に示す画像表示装置の第1ラインバッファにおける拡大表示時のデジタルビデオ信号の読み出し動作を示すタイミングチャートである。
【図4】 図1に示す画像表示装置の第1スイッチ回路と第2スイッチ回路との切り替え動作を示すタイミングチャートである。
【図5】 図1に示すゲートドライバにおける拡大表示時の入出力信号のタイミングチャートである。
【図6】 図1に示す画像表示装置の第1ラインバッファにおける通常表示時のデジタルビデオ信号の書き込み動作を示すタイミングチャートである。
【図7】 図1に示す画像表示装置の第1ラインバッファにおける通常表示時のデジタルビデオ信号の読み出し動作を示すタイミングチャートである。
【図8】 図1に示す画像表示装置の第1スイッチ回路と第2スイッチ回路との切り替え動作を示すタイミングチャートである。
【図9】 図1に示すゲートドライバにおける通常表示時の入出力信号のタイミングチャートである。
【図10】 従来の画像表示装置の拡大処理の流れを示す概略ブロック図である。
【符号の説明】
10 表示部(画像表示部)
11 ソースドライバ(データ信号線駆動回路)
12 ゲートドライバ(走査信号線駆動回路)
20 信号処理部
21 第1ラインバッファ(記憶手段)
22 第2ラインバッファ(記憶手段)
23 コントロール回路(制御手段)
24 第1スイッチ回路
25 第2スイッチ回路
30 信号源(デジタル映像信号源)
DATA デジタルビデオ信号
G_CK クロック信号
G_SP スタート信号
GL 走査信号線
HSYN 水平同期信号
OUTCK 転送クロック
RCK ラインバッファリード用クロック
RE リードネーブル信号
RSW リードスイッチ制御信号
S_CK クロック信号
S_SP スタート信号
SL データ信号線
TFT 画素
VSYN 垂直同期信号
WCK ドットクロック
WE ライトネーブル信号
WSW ライトスイッチ制御信号
Claims (3)
- デジタル映像信号が表示データとして入力されることで画像表示を行う画像表示部と、外部のデジタル映像信号源の1水平走査期間の表示データのうち、n(nは2以上の自然数である)分の1の表示データを格納する記憶手段と、
上記デジタル映像信号源の1水平走査期間毎に、表示データのうち、n(nは2以上の自然数である)分の1の表示データを一方の記憶手段に記憶させると共に、他方の記憶手段に格納された表示データを読み出して上記画像表示部に転送させる制御手段とを有し、
上記制御手段は、上記記憶手段に格納された表示データの読み出しクロック周波数を、該記憶手段に格納された表示データの上記画像表示部への転送クロック周波数のn(nは2以上の自然数である)分の1になるように設定し、
さらに、上記画像表示部は、複数の信号線と、これら信号線に直交配置された複数の走査線と、入力された表示データに基づいて、各信号線に印加する駆動信号を生成するデータ信号線駆動回路と、各走査線を選択するための駆動信号を生成する走査信号線駆動回路とを備え、
上記走査信号線駆動回路は、n(nは2以上の自然数である)本の走査線を同時に選択可能な駆動信号を生成し、
上記データ信号線駆動回路は、1垂直水平期間のn(nは2以上の自然数である)分の(n−1)の期間停止することを特徴とする画像表示装置。 - デジタル映像信号が表示データとして入力されることで画像表示を行う画像表示部を備えた画像表示装置において、
上記画像表示部は、複数の信号線と、これら信号線に直交配置された複数の走査線と、入力された表示データに基づいて、各信号線に印加する駆動信号を生成するデータ信号線駆動回路と、各走査線を選択するための駆動信号を生成する走査信号線駆動回路とを有し、
上記走査信号線駆動回路は、n(nは2以上の自然数である)本の走査線を同時に選択可能な駆動信号を生成することを特徴とする画像表示装置。
上記データ信号線駆動回路は、1垂直水平期間のn(nは2以上の自然数である)分の(n−1)の期間停止することを特徴とする画像表示装置。 - 上記記憶手段に、ラインバッファを使用することを特徴とする請求項1または2に記載の画像表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002168789A JP4021251B2 (ja) | 2002-06-10 | 2002-06-10 | 画像表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002168789A JP4021251B2 (ja) | 2002-06-10 | 2002-06-10 | 画像表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004012995A JP2004012995A (ja) | 2004-01-15 |
JP4021251B2 true JP4021251B2 (ja) | 2007-12-12 |
Family
ID=30435607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002168789A Expired - Fee Related JP4021251B2 (ja) | 2002-06-10 | 2002-06-10 | 画像表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4021251B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7570238B2 (en) * | 2004-04-01 | 2009-08-04 | Seiko Epson Corporation | System and method for reducing power consumption by a display controller |
-
2002
- 2002-06-10 JP JP2002168789A patent/JP4021251B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004012995A (ja) | 2004-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6620188B2 (ja) | 表示装置 | |
US9123308B2 (en) | Display memory, driver circuit, display, and portable information device | |
JP4601279B2 (ja) | コントローラドライバ,及びその動作方法 | |
US7714833B2 (en) | Display apparatus and drive control method thereof | |
JP5177957B2 (ja) | 表示装置、およびそれを用いた電子機器 | |
JP5734951B2 (ja) | 表示装置およびその駆動方法、ならびに液晶表示装置 | |
JP2004062161A (ja) | 電気光学装置、電気光学装置の駆動方法、電気光学装置の走査線選択方法及び電子機器 | |
TW200421245A (en) | Device for driving a display apparatus | |
JP2004151222A (ja) | 液晶表示制御装置および液晶表示装置 | |
US9542721B2 (en) | Display control device and data processing system | |
JP2004109595A (ja) | 表示装置およびその駆動方法 | |
JP4021251B2 (ja) | 画像表示装置 | |
JP2004062163A (ja) | 電気光学装置、電気光学装置の駆動方法、電気光学装置の走査線選択方法及び電子機器 | |
JP2005091652A (ja) | 表示装置 | |
TWI698855B (zh) | 雙穩態顯示器與驅動電路 | |
JP4614261B2 (ja) | コントローラドライバ,及びその動作方法 | |
JP2003108031A (ja) | 表示装置 | |
JP2008158385A (ja) | 電気光学装置、その駆動方法および電子機器 | |
JP2006017797A (ja) | 平面表示装置のデータ側駆動回路 | |
JP2012133046A (ja) | 表示装置、および駆動方法 | |
JP2003302945A (ja) | 表示装置 | |
JP2004287351A (ja) | 半導体集積回路 | |
JP2005300885A (ja) | 液晶表示装置 | |
JP5962109B2 (ja) | 駆動回路、電気光学装置、電子機器、及び駆動方法 | |
JP2001228826A (ja) | 表示駆動装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070510 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070830 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070830 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070925 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070926 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4021251 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131005 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |