JP2006017797A - 平面表示装置のデータ側駆動回路 - Google Patents

Abstract

【課題】 任意固定階調電圧用に別電源を必要とすることなく、また、配線レイアウト面積を大きくすることなく映像データ信号に対応する階調電圧と任意固定階調電圧とを切り替えて出力できる平面表示装置のデータ側駆動回路を提供する。
【解決手段】 データレジスタ１３は、データバスＤＢを介して映像データ信号を取込む映像データ用レジスタ１３ａと、映像データ用レジスタ１３ａとビットごとに併置されデータバスＤＢを介して任意固定階調データ信号を取込む任意固定階調データ用レジスタ１３ｂとで構成する。映像データ用レジスタ１３ａの出力と任意固定階調データ用レジスタ１３ｂの出力はセレクタ１４によりデータラッチへ選択出力される。
【選択図】図３

Description

本発明は平面表示装置のデータ側駆動回路に関する。

ドットマトリックス型の平面表示装置として、液晶表示装置、プラズマ表示装置、有機或いは無機ＥＬ表示装置等、種々の表示装置が商品化されているかまたは開発中である。これらの表示装置は、通常、表示パネルと、タイミング制御回路（以下、コントローラという）と、走査側駆動回路（以下、走査ドライバという）およびデータ側駆動回路（以下、データドライバという）とを具備し、カラー表示機能を有している。これらの平面表示装置において、表示品位を向上させるために、従来より種々の提案がされてきている。特許文献１には、アクティブマトリックス方式のカラー液晶表示装置における動画表示での残像問題を解決するために階調電圧と黒信号電圧とを切り替え可能に出力できるデータドライバが提案されている。

以下、特許文献１に記載のデータドライバについて図９および図１０を参照して説明する。尚、データドライバの図示は、表示パネルのデータ線１本に対応する構成で代表しており、すべてのデータ線に対応して同様の構成のものが設けられている。図９に示すデータドライバ１１０は、サンプリングメモリ１１１と、ホールディングメモリ１１２と、ＤＡコンバータ１１３と、切替スイッチ１１４とを有している。映像信号からデータ線に対応する映像データ信号がサンプリングメモリ１１１にサンプリングされ、このサンプリングされた映像データ信号がホールディングメモリ１１２に蓄えられる。そして、ＤＡコンバータ１１３によって、信号用基準電源１０１からの信号用基準電圧を用いてＤＡ変換されて、階調電圧として切替スイッチ１１４に送出される。切替スイッチ１１４により切替クロック信号のレベルが“Ｈ”の場合にはＤＡコンバータ１１３からの階調電圧が選択され対応するデータ線に出力される。一方、切替クロック信号のレベルが“Ｌ”の場合には黒信号用電源１０２からの黒信号電圧が選択され対応するデータ線に出力される。

図１０に示すデータドライバ１２０は、サンプリングメモリ１２１と、ホールディングメモリ１２２と、ＤＡコンバータ１２３と、切替スイッチ１２４とを有している。映像信号からデータ線に対応する映像データ信号がサンプリングメモリ１２１にサンプリングされ、このサンプリングされた映像データ信号が切替スイッチ１２４に送出される。切替スイッチ１２４により切替クロック信号のレベルが“Ｈ”の場合にはサンプリングメモリ１２１からの映像データ信号が選択されホールディングメモリ１２２に蓄えられる。一方、切替クロック信号のレベルが“Ｌ”の場合には黒信号データ生成部１０３からの黒信号データが選択されホールディングメモリ１２２に蓄えられる。そして、ＤＡコンバータ１２３によって、信号用基準電源１０１からの信号用基準電圧を用いてＤＡ変換されて、対応するデータ線に出力される。
特開２００１−６００７８号公報（図２、図３）

ところで、データドライバにおいて、映像データ信号に対応する階調電圧と任意固定階調電圧を切り替えて出力したい場合、上述のデータドライバ１１０，１２０では切替スイッチ１１４，１２４により切替クロック信号のレベルが“Ｌ”の場合に黒信号電圧がデータ線に出力される構成となっており、任意固定階調電圧を出力できない。データドライバ１１０において、任意固定階調電圧を出力するには、黒信号用電源１０２を任意固定階調電圧が出力可能な可変の電源で構成する必要があり電源回路構成が複雑になり、電源回路を構成するＩＣのチップサイズも大きくなるという問題がある。またデータドライバ１２０において、任意固定階調電圧を出力するには、黒信号データ生成部１０３を任意固定階調データ信号を生成可能な任意固定階調データ信号生成回路で構成すればよいが、この場合、任意固定階調データ信号生成回路から切替スイッチ１２４への配線が階調を指示する階調データ信号のビット数分必要となり配線レイアウト面積が大きくなるという問題がある。

従って、本発明の目的は、任意固定階調電圧用に別電源を必要とすることなく、また、ＩＣにおける配線レイアウト面積を大きくすることなく映像データ信号に対応する階調電圧と任意固定階調電圧とを切り替えて出力できる平面表示装置のデータ側駆動回路を提供することである。

（１）本発明の平面表示装置のデータ側駆動回路は、映像データ信号がデータバスを介してデータレジスタに取込まれ、データラッチでラッチされ、デジタルアナログ変換器で階調電圧に変換されて出力される平面表示装置のデータ側駆動回路において、任意固定階調データ信号を前記映像データ信号とビットごとに対応させて前記データバスを介して前記データレジスタに取込み、前記映像データ信号の替わりに前記任意固定階調データ信号を前記データラッチでラッチし、前記デジタルアナログ変換器から前記階調電圧の替わりに任意固定階調電圧を出力することを特徴とする。
（２）本発明の平面表示装置のデータ側駆動回路は、上記（１）項のデータ側駆動回路において、前記データレジスタは、前記映像データ信号を取込む映像データ用レジスタと、前記映像データ用レジスタとビットごとに併置され前記任意固定階調データ信号を取込む任意固定階調データ用レジスタとを有し、さらに前記データレジスタとデータラッチ間に、前記映像データ用レジスタの出力と任意固定階調データ用レジスタの出力とをデータラッチへ切り替えて出力するセレクタを有することを特徴とする。
（３）本発明の平面表示装置のデータ側駆動回路は、上記（１）項のデータ側駆動回路において、前記映像データ信号がデータ入力回路を介して前記データバスに入力され、前記データ入力回路は、前記映像データ信号が入出力されるデータバッファと、前記データバッファと共通入力で前記任意固定階調データ信号を取込む任意固定階調データ保持部と、前記データバッファの出力と任意固定階調データ保持部の出力とを前記データバスへ切り替えて出力するセレクタとを有することを特徴とする。
（４）本発明の平面表示装置のデータ側駆動回路は、上記（１）〜（３）項のうち１つに記載のデータ側駆動回路において、１水平期間内、１水平期間ごと、複数水平期間ごと、或いは１フレーム単位ごとに前記階調電圧と任意固定階調電圧とが切り替えられて出力されることを特徴とする。
（５）本発明の平面表示装置のデータ側駆動回路は、上記（１）〜（３）項のうち１つに記載のデータ側駆動回路において、１出力ごと、複数出力ごと、或いは全出力ごとに前記階調電圧と任意固定階調電圧とが交互に出力されることを特徴とする。
（６）本発明の平面表示装置のデータ側駆動回路は、上記（１）〜（３）項のうち１つに記載のデータ側駆動回路において、前記任意固定階調データ信号によって指示される階調は黒レベル、白レベル、または黒レベルと白レベルとの間の中間レベルであることを特徴とする。
（７）本発明の平面表示装置のデータ側駆動回路は、上記（２）項のデータ側駆動回路において、前記任意固定階調電圧が前記階調電圧と同極性であり、プリチャージ電圧として用いられることを特徴とする。
（８）本発明の平面表示装置のデータ側駆動回路は、上記（１）〜（３）項のうち１つに記載のデータ側駆動回路において、前記平面表示装置が液晶表示装置であることを特徴とする。
（９）本発明の平面表示装置のデータ側駆動回路は、映像データ信号がデータバスを介してデータレジスタに取込まれ、データラッチでラッチされ、デジタルアナログ変換器で階調電圧に変換されて出力される平面表示装置のデータ側駆動回路において、前記データレジスタは、前記映像データ信号を取込む映像データ用レジスタと、前記映像データ用レジスタとビットごとに併置され前記データバスを介して任意固定階調データ信号を取込む任意固定階調データ用レジスタとを有し、さらに前記データレジスタとデータラッチ間に、前記映像データ用レジスタの出力と任意固定階調データ用レジスタの出力とをデータラッチへ切り替えて出力するセレクタを有し、前記任意固定階調データ信号はデジタルアナログ変換器で任意固定階調電圧に変換されて出力されることを特徴とする。
（１０）本発明の平面表示装置のデータ側駆動回路は、映像データ信号がデータ入力回路に入力され、データバスを介してデータレジスタに取込まれ、データラッチでラッチされ、デジタルアナログ変換器で階調電圧に変換されて出力される平面表示装置のデータ側駆動回路において、前記データ入力回路は、前記映像データ信号が入出力されるデータバッファと、前記データバッファと共通入力で任意固定階調データ信号を取込む任意固定階調データ保持部と、前記データバッファの出力と任意固定階調データ保持部の出力とを前記データバスへ切り替えて出力するセレクタとを有し、前記任意固定階調データ信号はデジタルアナログ変換器で任意固定階調電圧に変換されて出力されることを特徴とする。

上記手段によれば、任意固定階調データ信号が、映像データ信号とビットごとに対応して映像データ信号と共通のデータバスを介してデータレジスタに取込まれ、映像データ信号の替わりに任意固定階調データ信号がデータラッチでラッチされ、デジタルアナログ変換器から階調電圧の替わりに任意固定階調電圧が出力される。

本発明によれば、任意固定階調電圧用に別電源を必要とすることなく、また、配線レイアウト面積を大きくすることなく映像データ信号に対応する階調電圧と任意固定階調電圧とを切り替えて出力できる平面表示装置のデータ側駆動回路を提供することができる。

以下に、本発明が適用される平面表示装置としての一例の液晶表示装置について図面を参照して説明する。尚、液晶表示装置には、各回路を動作させるための電源回路を有しているが、図示および説明を省略する。液晶表示装置の液晶表示モジュールは、図１に示すように、液晶パネル１と、コントローラ２と、走査ドライバ３と、データドライバ４とを具備している。液晶パネル１は、詳細を図示しないが、例えば、透過型の場合、透明な画素電極および薄膜トランジスタ（ＴＦＴ）を配置した半導体基板と、面全体に１つの透明な電極を形成した対向基板と、これら２枚の基板を対向させて間に液晶を封入した構造からなり、スイッチング機能を持つＴＦＴを制御することにより各画素電極に所定の電圧を印加し、各画素電極と対向基板電極との間の電位差により液晶の透過率を変化させて画像を表示するものである。尚、液晶パネル１は反射型としてもよく、この場合、両基板の一方に光を反射させる機能を付与して、液晶の反射率を変化させて画像を表示するものである。半導体基板上には、ＴＦＴのスイッチング制御信号（走査信号）を送る走査線と、各画素電極へ印加する階調電圧を送るデータ線とが配線されている。以下、液晶パネル１の解像度がＸＧＡ（１０２４×７６８画素：１画素はＲ，Ｇ，Ｂの３ドットからなる）、２６２１４４色表示（Ｒ，Ｇ，Ｂのそれぞれが６４階調からなる）の場合を例に説明する。

液晶パネル１の走査線は、垂直方向の７６８画素に対応して７６８本配置される。また、データ線は、１画素がＲ，Ｇ，Ｂの３ドットからなるため水平方向の１０２４画素に対応して１０２４×３＝３０７２本配置される。走査ドライバ３は、７６８本のゲート線に対して１個で１９２本を分担するとして４個が配置される。データドライバ４は、３０７２本のデータ線に対して１個で３８４本を分担するとして８個（４−１、４−２、…、４−８）が配置される。

コントローラ２には、ＰＣ（パソコン）５から、例えば、ＬＶＤＳ（Low Voltage Differential Signaling）インタフェースを介して映像データ信号ＤＡおよび任意固定階調データ信号ＯＦＤＡやタイミング信号が転送される。コントローラ２から走査ドライバ３には、クロック信号等が各走査ドライバ３に並列に転送され、走査信号用のスタート信号ＳＴＶが初段の走査ドライバ３に転送され、カスケード接続された２段目以降の走査ドライバ３に順次転送されていく。コントローラ２からデータドライバ４には、クロック信号ＣＫ、ラッチ信号ＳＴＢ、イネーブル信号ＢＥＮＢ、任意の固定階調を指示する任意固定階調データ信号ＯＦＤＡを取込むためのスタート信号ＢＳＴＨ等のタイミング信号と、映像データ信号ＤＡおよび任意固定階調データ信号ＯＦＤＡが各データドライバ４に並列に転送され、映像データ信号ＤＡを取込むためのスタート信号ＳＴＨが初段のデータドライバ４−１に転送される。データドライバ４−１に入力されたスタート信号ＳＴＨは、カスケード接続された２段目以降のデータドライバ４−２、４−３、…、４−８に順次転送されていく。

走査ドライバ３から液晶パネル１の各走査線には、スタート信号ＳＴＶに応答してパルス状の走査信号が線順次に送られる。パルスが印加された走査線につながるＴＦＴが全てオンとなり、そのとき各データドライバ４からの出力が液晶パネル１のデータ線に供給され、オンとなったＴＦＴを介して画素電極に印加される。そして、パルスが印加されなくなった走査線につながるＴＦＴがオフ状態に変化すると、画素電極と対向基板電極との電位差は、その走査線に次のパルスが印加されるまでの間保持される。そして、全ての走査線に順次パルスが印加されることにより、全ての画素電極に各データドライバ４からの出力が印加され、フレーム周期で画素電極と対向基板電極との電位差の書き替えを行うことにより画像を表示することができる。

以下、データドライバ４として適用される本発明の第１実施形態のデータドライバ１０について、２画素分のビット幅で映像データ信号を取込むパラレル伝送方式を例に、図２を参照して説明する。データドライバ１０は、３８４本のデータ線に対応して、Ｒ，Ｇ，Ｂ各６４階調表示のためのＲ，Ｇ，Ｂ各６ビット分の映像データ信号がそれぞれ入力され、６４階調のうち、その映像データ信号の論理に対応した１つの階調電圧がそれぞれ出力される３８４出力の構成となっている。尚、以下の説明において、６ビット映像データ信号の2進数表示として、“００００００”が黒レベルを指示し、“１１１１１１”が白レベルを指示するものとする。また、階調電圧として印加される電位差の絶対値の大きい方側が黒レベル側で、小さい方側が白レベル側とする。具体的回路構成として、シフトレジスタ１１、制御信号生成回路１２、データレジスタ１３、セレクタ１４、データラッチ１５、レベルシフタ１６、デジタルアナログ変換器（以下、ＤＡコンバータという）１７および出力回路１８を有している。

シフトレジスタ１１は、データ線３８４本に対応して、６４ビット（１ビットでデータ線Ｒ，Ｇ，Ｂ×２画素＝６本分を分担）からなり、液晶パネル１の複数走査線のうち１走査線を走査する１水平期間ごとに、スタート信号ＳＴＨに応答して、クロック信号ＣＫに同期しながら映像データ信号ＤＡを取込むための制御信号Ｃ１、Ｃ２、…、Ｃ６４を順次生成し、データレジスタ１３に出力する。

制御信号生成回路１２は、スタート信号ＢＳＴＨに応答して、任意固定階調データ信号ＯＦＤＡを取込むための制御信号ＢＣを生成し、データレジスタ１３に出力する。

データレジスタ１３は、図３に示すように、データ線３８４本に対応して、３８４段からなり、各段は映像データ信号ＤＡが取込まれる６ビットからなる映像データ用レジスタ１３ａと、映像データ用レジスタ１３ａとビットごとに併置され任意固定階調データ信号ＯＦＤＡが取込まれる６ビットからなる任意固定階調データ用レジスタ１３ｂとを有している。映像データ用レジスタ１３ａおよび任意固定階調データ用レジスタ１３ｂのそれぞれにデータレジスタ１３の６段ごとに６ビット×３ドット（Ｒ，Ｇ，Ｂ）×２の３６ビット幅のデータバスＤＢが共通接続されている。映像データ用レジスタ１３ａは、６ビット×３ドット（Ｒ，Ｇ，Ｂ）×２の３６ビット幅で供給される映像データ信号ＤＡをシフトレジスタ１１からの制御信号Ｃ１、Ｃ２、…、Ｃ６４に同期してデータレジスタ１３の６段ごとに取込む。任意固定階調データ用レジスタ１３ｂは、６ビット×３ドット（Ｒ，Ｇ，Ｂ）×２の３６ビット幅で供給される任意固定階調データ信号ＯＦＤＡを制御信号生成回路１２からの制御信号ＢＣに同期してデータレジスタ１３の全段に同時に取込む。

セレクタ１４は、図３に示すように、データレジスタ１３の映像データ用レジスタ１３ａおよび任意固定階調データ用レジスタ１３ｂの出力に１ビットごとに接続された複数（３８４段×６ビット分）のセレクタユニットにより構成されており、コントローラ２からのイネーブル信号ＢＥＮＢにより映像データ用レジスタ１３ａまたは任意固定階調データ用レジスタ１３ｂの出力を選択し、選択された出力をデータラッチ１５に出力する。

図２に戻り、データラッチ１５は、セレクタ１４からの選択された映像データ信号ＤＡまたは任意固定階調データ信号ＯＦＤＡをラッチ信号ＳＴＢの前エッジのタイミングで保持するとともにレベルシフタ１６に一括出力する。レベルシフタ１６は、データラッチ１５からの映像データ信号ＤＡまたは任意固定階調データ信号ＯＦＤＡを電圧レベルを高めてＤＡコンバータ１７に出力する。ＤＡコンバータ１７は、レベルシフタ１６からの映像データ信号ＤＡまたは任意固定階調データ信号ＯＦＤＡにより、データ線３８４本のそれぞれに対応した６ビットの映像データ信号ＤＡまたは任意固定階調データ信号ＯＦＤＡごとに、６４階調のうち、その映像データ信号ＤＡまたは任意固定階調データ信号ＯＦＤＡの論理に対応した１つの階調電圧または任意固定階調電圧を出力回路１８に出力する。

出力回路１８は、ＤＡコンバータ１７からの階調電圧または任意固定階調電圧を駆動能力を高めてラッチ信号ＳＴＢの後エッジのタイミングで出力Ｓ１〜Ｓ３８４として出力する。尚、出力回路１８の出力はラッチ信号ＳＴＢの前エッジのタイミングでハイインピーダンス（Ｈｉｚ）に制御される。

上記実施の形態のデータドライバ１０によれば、データレジスタ１３を各ビットに対応して映像データ用レジスタ１３ａと任意固定階調データ用レジスタ１３ｂとで構成し、セレクタ１４でイネーブル信号ＢＥＮＢにより映像データ用レジスタ１３ａまたは任意固定階調データ用レジスタ１３ｂの出力を選択するようにしたので、任意固定階調電圧用に別電源を必要とすることなく、また、映像データ用レジスタ１３ａへの映像データ信号ＤＡのデータバスと任意固定階調データ用レジスタ１３ｂへの任意固定階調データ信号ＯＦＤＡのデータバスを共通のデータバスＤＢにすることができるので配線レイアウト面積を大きくすることなく、映像データ信号に対応する階調電圧と任意固定階調電圧とを切り替えて出力できる平面表示装置のデータ側駆動回路を提供できる。

データドライバ１０をデータドライバ４として用いた場合のデータドライバ１０の第1例の動作について図４を参照して説明する。この動作は、平面表示装置における動画表示での残像問題を解決するために適用することができる。

図４（ａ）に示すように、時刻Ｔ０１に任意固定階調データ信号ＯＦＤＡを取込むためのスタート信号ＢＳＴＨが各データドライバ４−１、４−２、…、４−３８４の制御信号生成回路１２に入力されると、スタート信号ＢＳＴＨに応答して、図４（ｃ１）、（ｃ２）、（ｃ８）に示すように、各データドライバ４−１、４−２、…、４−３８４のデータレジスタ１３の任意固定階調データ用レジスタ１３ｂに任意固定階調データ信号ＯＦＤＡが同時に取込まれ格納されるとともに各データドライバ４−１、４−２、…、４−３８４のセレクタ１４にそれぞれ出力される。

図４（ｂ１）に示すように、時刻Ｔ１１にスタート信号ＳＴＨが1段目のデータドライバ４−１のシフトレジスタ１１に入力されると、スタート信号ＳＴＨに応答して、図４（ｃ１）に示すように、1段目のデータドライバ４−１のデータレジスタ１３の映像データ用レジスタ１３ａに映像データ信号ＤＡが順次取込まれ格納されるとともに1段目のデータドライバ４−１のセレクタ１４にそれぞれ出力される。

図４（ｂ２）に示すように、時刻Ｔ１２にスタート信号ＳＴＨが２段目のデータドライバ４−２のシフトレジスタ１１に入力されると、スタート信号ＳＴＨに応答して、図４（ｃ２）に示すように、２段目のデータドライバ４−２のデータレジスタ１３の映像データ用レジスタ１３ａに映像データ信号ＤＡが順次取込まれ格納されるとともに２段目のデータドライバ４−２のセレクタ１４にそれぞれ出力される。

以下、３段目以降のデータドライバ４−３、４−４、…、４−８においても同様に時刻Ｔ１３、Ｔ１４、…、Ｔ１８（8段目のデータドライバ４のみ図４（ｂ８）に示す）にスタート信号ＳＴＨがシフトレジスタ１１に入力され、（8段目のデータドライバ４のみ図４（ｃ８）に示すように）データレジスタ１３の映像データ用レジスタ１３ａに映像データ信号ＤＡが順次取込まれ格納されるとともにセレクタ１４にそれぞれ出力される。

例えば、時刻Ｔ１４と時刻Ｔ１５の間の時刻Ｔ２１に、図４（ｄ）に示すように、イネーブル信号ＢＥＮＢが“Ｌ”レベルになると、各データドライバ４−１、４−２、…、４−８において、セレクタ１４は任意固定階調データ用レジスタ１３ｂからの任意固定階調データ信号ＯＦＤＡを選択し、データラッチ１５に出力する。

図４（ｅ）に示すように、時刻Ｔ３１にラッチ信号ＳＴＢが“Ｈ”レベルになると、各データドライバ４−１、４−２、…、４−８において、セレクタ１４からの任意固定階調データ信号ＯＦＤＡがデータラッチ１５に保持されるとともに、図４（ｆ）に示すように、レベルシフタ１６を介してＤＡコンバータ１７に一括出力される。そして、ＤＡコンバータ１７で任意固定階調電圧に変換され出力回路１８に出力される。このとき、出力回路１８の出力は、図４（ｇ）に示すように、ハイインピーダンス（Ｈｉｚ）になる。

図４（ｅ）に示すように、時刻Ｔ３２にラッチ信号ＳＴＢが“Ｌ”レベルになると、各データドライバ４−１、４−２、…、４−８において、図４（ｇ）に示すように、出力回路１８から任意固定階調電圧、例えば、黒信号電圧がデータ線に出力される。

時刻Ｔ３２後の時刻Ｔ２２に、図４（ｄ）に示すように、イネーブル信号ＢＥＮＢが“Ｈ”レベルになると、各データドライバ４−１、４−２、…、４−８において、セレクタ１４は映像データ用レジスタ１３ａからの映像データ信号ＤＡがデータラッチ１５に出力されるように選択制御される。

図４（ｅ）に示すように、時刻Ｔ４１にラッチ信号ＳＴＢが“Ｈ”レベルになると、各データドライバ４−１、４−２、…、４−８において、セレクタ１４からの映像データ信号ＤＡがデータラッチ１５に保持されるとともに、図４（ｆ）に示すように、レベルシフタ１６を介してＤＡコンバータ１７に一括出力される。そして、ＤＡコンバータ１７で階調電圧に変換され出力回路１８に出力される。このとき、階調電圧の極性は直前の任意固定階調電圧と反対極性に制御される。また、このとき、出力回路１８の出力は、図４（ｇ）に示すように、ハイインピーダンス（Ｈｉｚ）になる。

図４（ｅ）に示すように、時刻Ｔ４２にラッチ信号ＳＴＢが“Ｌ”レベルになると、各データドライバ４−１、４−２、…、４−８において、図４（ｇ）に示すように、出力回路１８から任意固定階調電圧と反対極性の階調電圧がデータ線に出力される。

以上に説明したデータドライバ１０の第1例の動作によれば、任意固定階調電圧用に別電源を必要とすることなく、また、配線レイアウト面積を大きくすることなく、映像データ信号に対応する階調電圧と任意固定階調電圧を切り替えて出力することができ、平面表示装置における動画表示での残像問題を解決するために適用することができる。尚、上記第１例では、１水平期間内で階調電圧と任意固定階調電圧を切り替えて出力する例を示したが、１水平期間ごと、複数水平期間ごと、或いは１フレーム単位ごとに階調電圧と任意固定階調電圧とを切り替えて出力することもできる。また、上記第１例では、ドライバの全出力ごとに階調電圧と任意固定階調電圧とを交互に出力する例を示したが、ドライバの１出力ごと、或いは複数出力（例えば、Ｒ，Ｇ，Ｂの３出力）ごとに階調電圧と任意固定階調電圧とを交互に出力することもできる。また、１水平期間内、１水平期間ごと、複数水平期間ごと、或いは１フレーム単位ごとに階調電圧と任意固定階調電圧とを切り替えて出力することと、ドライバの１出力ごと、複数出力ごと、或いは全出力ごとに階調電圧と任意固定階調電圧とを交互に出力することとを組み合わせることもできる。

次に、データドライバ１０をデータドライバ４として用いた場合の第２例の動作について図５を参照して説明する。この動作は、データドライバからの階調電圧の電圧レスポンスを向上させるために適用することができる。

図４に示した第１例の動作と同様に、データドライバ４−１、４−２、…、４−８において、図５（ａ）に示すように、時刻Ｔ０１のスタート信号ＢＳＴＨに応答して、図５（ｃ１）、（ｃ２）、（ｃ８）に示すように、データレジスタ１３の任意固定階調データ用レジスタ１３ｂに任意固定階調データ信号ＯＦＤＡが同時に取込まれ格納されるとともにセレクタ１４にそれぞれ出力される。そして、時刻Ｔ１１、Ｔ１２、…、Ｔ１８（１、２、8段目のデータドライバ４を図５（ｂ１）、（ｂ２）、（ｂ８）に示す）にスタート信号ＳＴＨがシフトレジスタ１１に入力され、（１、２、8段目のデータドライバ４を図５（ｃ１）、（ｃ２）、（ｃ８）に示すように）データレジスタ１３に映像データ信号ＤＡが順次取込まれ格納されるとともにセレクタ１４にそれぞれ出力される。

図５（ｄ）に示すように、時刻Ｔ１８後の時刻Ｔ２３にイネーブル信号ＢＥＮＢが“Ｌ”レベルになると、各データドライバ４−１、４−２、…、４−８において、セレクタ１４は任意固定階調データ用レジスタ１３ｂからの任意固定階調データ信号ＯＦＤＡを選択し、データラッチ１５に出力する。

図５（ｅ）に示すように、時刻Ｔ３３にラッチ信号ＳＴＢが“Ｈ”レベルになると、各データドライバ４−１、４−２、…、４−８において、セレクタ１４からの任意固定階調データ信号ＯＦＤＡがデータラッチ１５に保持されるとともに、図５（ｆ）に示すように、レベルシフタ１６を介してＤＡコンバータ１７に一括出力される。そして、ＤＡコンバータ１７で任意固定階調電圧に変換され出力回路１８に出力される。このとき、出力回路１８の出力は、図５（ｇ）に示すように、ハイインピーダンス（Ｈｉｚ）になる。

図５（ｅ）に示すように、時刻Ｔ３４にラッチ信号ＳＴＢが“Ｌ”レベルになると、各データドライバ４−１、４−２、…、４−８において、図５（ｇ）に示すように、出力回路１８から任意固定階調電圧、例えば、黒信号電圧がデータ線に出力される。

時刻Ｔ３２後の時刻Ｔ２４に、図５（ｄ）に示すように、イネーブル信号ＢＥＮＢが“Ｈ”レベルになると、各データドライバ４−１、４−２、…、４−８において、セレクタ１４は映像データ用レジスタ１３ａからの映像データ信号ＤＡがデータラッチ１５に出力されるように選択制御される。

図５（ｅ）に示すように、時刻Ｔ４１にラッチ信号ＳＴＢが“Ｈ”レベルになると、各データドライバ４−１、４−２、…、４−８において、図４に示した第１例の動作と同様に、セレクタ１４からの映像データ信号ＤＡがデータラッチ１５に保持されるとともに、図５（ｆ）に示すように、レベルシフタ１６を介してＤＡコンバータ１７に一括出力される。そして、ＤＡコンバータ１７で階調電圧に変換され出力回路１８に出力される。このとき、階調電圧の極性は直前の任意固定階調電圧と同一極性に制御される。また、このとき、出力回路１８の出力は、図４（ｇ）に示すように、ハイインピーダンス（Ｈｉｚ）になる。

図５（ｅ）に示すように、時刻Ｔ４２にラッチ信号ＳＴＢが“Ｌ”レベルになると、各データドライバ４−１、４−２、…、４−８において、図５（ｇ）に示すように、出力回路１８から任意固定階調電圧と同一極性の階調電圧がデータ線に出力される。

以上に説明したデータドライバ１０の第２例の動作によれば、任意固定階調電圧用に別電源を必要とすることなく、また、配線レイアウト面積を大きくすることなく、映像データ信号に対応する階調電圧を出力する前に任意固定階調電圧、例えば、黒信号電圧でプリチャージすることができ、データドライバ４からの階調電圧の電圧レスポンスを向上させることができ、平面表示装置による表示品質を向上させることができる。

次に、データドライバ４として適用される本発明の第２実施形態のデータドライバ２０について、２画素分のビット幅で映像データ信号を取込むパラレル伝送方式を例に、図６を参照して説明する。データドライバ２０は、データドライバ１０と同様に、３８４本のデータ線に対応して、Ｒ，Ｇ，Ｂ各６４階調表示のためのＲ，Ｇ，Ｂ各６ビット分の映像データ信号がそれぞれ入力され、６４階調のうち、その映像データ信号の論理に対応した１つの階調電圧がそれぞれ出力される３８４出力の構成となっている。具体的回路構成として、シフトレジスタ２１、データ入力回路２２、データレジスタ２３、データラッチ２４、レベルシフタ２５、ＤＡコンバータ２６および出力回路２７を有している。

シフトレジスタ２１は、データ線３８４本に対応して、６４ビット（１ビットでデータ線Ｒ，Ｇ，Ｂ×２画素＝６本分を分担）からなり、液晶パネル１の複数走査線のうち１走査線を走査する１水平期間ごとに、スタート信号ＳＴＨに応答して、クロック信号ＣＫに同期しながら映像データ信号ＤＡを取込むための制御信号Ｃ１、Ｃ２、…、Ｃ６４を順次生成し、データレジスタ２３に出力する。

データ入力回路２２は、図７に示すように、データバッファ２２１と、制御信号生成回路２２２と、任意固定階調データ保持部２２３と、セレクタ２２４とを有している。データバッファ２２１は、データレジスタ２３に入力されるデータ信号ＤＡのタイミング調整や駆動能力上昇のために設けられたものである。制御信号生成回路２２２は、スタート信号ＢＳＴＨに応答して、任意固定階調データ信号ＯＦＤＡを任意固定階調データ保持部２２３に取込むための制御信号ＢＣを生成し、任意固定階調データ保持部２２３に出力する。セレクタ２２４は、データバッファ２２１および任意固定階調データ保持部２２３の出力に１ビットごとに接続された複数（６ビット×Ｒ，Ｇ，Ｂ×２画素＝３６ビット分）のセレクタユニットにより構成されており、コントローラ２からのイネーブル信号ＢＥＮＢによりデータバッファ２２１または任意固定階調データ保持部２２３の出力を選択し、選択された出力をデータレジスタ２３に出力する。

図６に戻り、データレジスタ２３は、データ線３８４本に対応して、３８４段からなり、セレクタ２２４によりデータバッファ２２１の出力が選択されたとき、映像データ信号ＤＡをシフトレジスタ１１からの制御信号Ｃ１、Ｃ２、…、Ｃ６４に同期してデータレジスタ２３の６段ごとに取込む。また、データレジスタ２３は、セレクタ２２４により任意固定階調データ保持部２２３の出力が選択されたとき、任意固定階調データ信号ＯＦＤＡをイネーブル信号ＢＥＮＢに同期してデータレジスタ２３の全段に同時に取込む。

データラッチ２４は、データレジスタ２３からの映像データ信号ＤＡまたは任意固定階調データ信号ＯＦＤＡをラッチ信号ＳＴＢの前エッジのタイミングで保持するとともにレベルシフタ２５に一括出力する。レベルシフタ２５は、データラッチ２４からの映像データ信号ＤＡまたは任意固定階調データ信号ＯＦＤＡを電圧レベルを高めてＤＡコンバータ２６に出力する。ＤＡコンバータ２６は、レベルシフタ２５からの映像データ信号ＤＡまたは任意固定階調データ信号ＯＦＤＡにより、データ線３８４本のそれぞれに対応した６ビットの映像データ信号ＤＡまたは任意固定階調データ信号ＯＦＤＡごとに、６４階調のうち、その映像データ信号ＤＡまたは任意固定階調データ信号ＯＦＤＡの論理に対応した１つの階調電圧または任意固定階調電圧を出力回路２７に出力する。

出力回路２７は、ＤＡコンバータ２６からの階調電圧または任意固定階調電圧を駆動能力を高めてラッチ信号ＳＴＢの後エッジのタイミングで出力Ｓ１〜Ｓ３８４として出力する。尚、出力回路２７の出力はラッチ信号ＳＴＢの前エッジのタイミングでハイインピーダンス（Ｈｉｚ）に制御される。

上記実施形態のデータドライバ２０によれば、スタート信号ＳＴＨに応答して、データ入力回路２２のデータバッファ２２１からの映像データ信号ＤＡをデータ入力回路２２とデータレジスタ２３間のデータバスＤＢを介してデータレジスタ２３に取込むようにしている。また、スタート信号ＢＳＴＨに応答して、データ入力回路２２の任意固定階調データ保持部２２３に任意固定階調データ信号ＯＦＤＡを取込むとともに、イネーブル信号ＢＥＮＢに同期して任意固定階調データ保持部２２３からの任意固定階調データ信号ＯＦＤＡをデータ入力回路２２とデータレジスタ２３間のデータバスＤＢを介してデータレジスタ２３に取込むようにしている。その結果、任意固定階調電圧用に別電源を必要とすることなく、また、データレジスタ２３への映像データ信号ＤＡと任意固定階調データ信号ＯＦＤＡのデータバスを共通のデータバスＤＢにすることができるので配線レイアウト面積を大きくすることなく、映像データ信号に対応する階調電圧と任意固定階調電圧とを切り替えて出力できる平面表示装置のデータ側駆動回路を提供できる。

データドライバ２０をデータドライバ４として用いた場合のデータドライバ２０の一例の動作について図８を参照して説明する。この動作は、平面表示装置における動画表示での残像問題を解決するために適用することができる。

各データドライバ４−１、４−２、…、４−３８４において、図８（ａ）に示すように、時刻Ｔ０１に任意固定階調データ信号ＯＦＤＡを取込むためのスタート信号ＢＳＴＨがデータ入力回路２２に入力されると、スタート信号ＢＳＴＨに応答して、図８（ｃ１）、（ｃ２）、（ｃ８）に示すように、データ入力回路２２の任意固定階調データ保持部２２３に任意固定階調データ信号ＯＦＤＡが同時に取込まれ格納されるとともにデータ入力回路２２のセレクタ２２４にそれぞれ出力される。

各データドライバ４−１、４−２、…、４−８において、図８（ｄ）に示すように、時刻Ｔ２５にイネーブル信号ＢＥＮＢが“Ｌ”レベルになると、データ入力回路２２のセレクタ２２４は任意固定階調データ保持部２２３からの任意固定階調データ信号ＯＦＤＡを選択し、データレジスタ２３に出力する。また、このとき、イネーブル信号ＢＥＮＢが“Ｌ”レベルになるのに同期して任意固定階調データ信号ＯＦＤＡがデータレジスタ２３に取込まれる。

各データドライバ４−１、４−２、…、４−８において、図８（ｅ）に示すように、時刻Ｔ３５にラッチ信号ＳＴＢが“Ｈ”レベルになると、データレジスタ２３からの任意固定階調データ信号ＯＦＤＡがデータラッチ２４に保持されるとともに、図８（ｆ）に示すように、レベルシフタ２５を介してＤＡコンバータ２６に一括出力される。そして、ＤＡコンバータ２６で任意固定階調電圧に変換され出力回路２７に出力される。このとき、出力回路２７の出力は、図８（ｇ）に示すように、ハイインピーダンス（Ｈｉｚ）になる。

各データドライバ４−１、４−２、…、４−８において、図８（ｅ）に示すように、時刻Ｔ３６にラッチ信号ＳＴＢが“Ｌ”レベルになると、図８（ｇ）に示すように、出力回路２７から任意固定階調電圧、例えば、黒信号電圧がデータ線に出力される。

各データドライバ４−１、４−２、…、４−８において、時刻Ｔ３６後の時刻Ｔ２６に、図８（ｄ）に示すように、イネーブル信号ＢＥＮＢが“Ｈ”レベルになると、データ入力回路２２のセレクタ２２４はデータ入力回路２２のデータバッファ２２１からの映像データ信号ＤＡがデータレジスタ２３に出力されるように選択制御される。

図８（ｂ１）に示すように、時刻Ｔ２６後の時刻Ｔ１１にスタート信号ＳＴＨが1段目のデータドライバ４−１のシフトレジスタ２１に入力されると、スタート信号ＳＴＨに応答して、図８（ｃ１）に示すように、1段目のデータドライバ４−１のデータレジスタ２３に映像データ信号ＤＡが順次取込まれ格納されるとともに1段目のデータドライバ４−１のデータラッチ２４にそれぞれ出力される。

図８（ｂ２）に示すように、時刻Ｔ１２にスタート信号ＳＴＨが２段目のデータドライバ４−２のシフトレジスタ２１に入力されると、スタート信号ＳＴＨに応答して、図８（ｃ２）に示すように、２段目のデータドライバ４−２のデータレジスタ２３に映像データ信号ＤＡが順次取込まれ格納されるとともに２段目のデータドライバ４−２のデータラッチ２４にそれぞれ出力される。

以下、３段目以降のデータドライバ４−３、４−４、…、４−８においても同様に時刻Ｔ１３、Ｔ１４、…、Ｔ１８（8段目のデータドライバ４のみ図８（ｂ８）に示す）にスタート信号ＳＴＨがシフトレジスタ２１に入力され、（8段目のデータドライバ４のみ図８（ｃ８）に示すように）データレジスタ２３に映像データ信号ＤＡが順次取込まれ格納されるとともにデータラッチ２４にそれぞれ出力される。

各データドライバ４−１、４−２、…、４−８において、図８（ｅ）に示すように、時刻Ｔ４１にラッチ信号ＳＴＢが“Ｈ”レベルになると、データレジスタ２３からの映像データ信号ＤＡがデータラッチ２４に保持されるとともに、図８（ｆ）に示すように、レベルシフタ２５を介してＤＡコンバータ２６に一括出力される。そして、ＤＡコンバータ２６で階調電圧に変換され出力回路２７に出力される。このとき、階調電圧の極性は直前の任意固定階調電圧と反対極性に制御される。また、このとき、出力回路２７の出力は、図８（ｇ）に示すように、ハイインピーダンス（Ｈｉｚ）になる。

各データドライバ４−１、４−２、…、４−８において、図８（ｅ）に示すように、時刻Ｔ４２にラッチ信号ＳＴＢが“Ｌ”レベルになると、図８（ｇ）に示すように、出力回路２７から任意固定階調電圧と反対極性の階調電圧がデータ線に出力される。

以上に説明したデータドライバ２０の一例の動作によれば、任意固定階調電圧用に別電源を必要とすることなく、配線レイアウト面積を大きくすることなく、映像データ信号に対応する階調電圧と任意固定階調電圧を切り替えて出力することができ、平面表示装置における動画表示での残像問題を解決するために適用することができる。尚、上記例では、１水平期間内で階調電圧と任意固定階調電圧を切り替えて出力する例を示したが、１水平期間ごと、複数水平期間ごと、或いは１フレーム単位ごとに階調電圧と任意固定階調電圧とを切り替えて出力することもできる。また、上記例では、ドライバの全出力ごとに階調電圧と任意固定階調電圧とを交互に出力する例を示したが、ドライバの１出力ごと、或いは複数出力（例えば、Ｒ，Ｇ，Ｂの３出力）ごとに階調電圧と任意固定階調電圧とを交互に出力することもできる。また、１水平期間内、１水平期間ごと、複数水平期間ごと、或いは１フレーム単位ごとに階調電圧と任意固定階調電圧とを切り替えて出力することと、ドライバの１出力ごと、複数出力ごと、或いは全出力ごとに階調電圧と任意固定階調電圧とを交互に出力することとを組み合わせることもできる。

尚、上記実施形態では、液晶表示装置を例として説明したが、これに限定されることなく、プラズマ表示装置、有機或いは無機ＥＬ表示装置等の他のドットマトリックス型の平面表示装置にも用いることができる。

本発明が適用される平面表示装置の一例の液晶表示装置の概略構成を示すブロック図。 本発明の第１実施形態のデータドライバ１０の概略構成を示すブロック図。 図２に示すデータドライバ１０のデータレジスタ１３およびセレクタ１４のブロック図。 図２に示すデータドライバ１０の第1例の動作を説明するタイムチャート。 図２に示すデータドライバ１０の第２例の動作を説明するタイムチャート。 本発明の第２実施形態のデータドライバ２０の概略構成を示すブロック図。 図６に示すデータドライバ２０のデータ入力回路２２のブロック図。 図６に示すデータドライバ２０の一例の動作を説明するタイムチャート。 従来のデータドライバ１１０の概略構成を示すブロック図。 従来の他の例のデータドライバ１２０の概略構成を示すブロック図。

符号の説明

１ 液晶パネル
２ コントローラ（タイミング制御回路）
４、１０、２０ データドライバ（データ側駆動回路）
１１、２１ シフトレジスタ
１２、２２２ 制御信号生成回路
１３、２３ データレジスタ
１４、２２４ セレクタ
１５、２４ データラッチ
１６、２５ レベルシフタ
１７、２６ ＤＡコンバータ（デジタルアナログ変換器）
１８、２７ 出力回路
２２ データ入力回路
２２１ データバッファ
２２３ 任意固定階調データ保持部

Claims (10)

1. 映像データ信号がデータバスを介してデータレジスタに取込まれ、データラッチでラッチされ、デジタルアナログ変換器で階調電圧に変換されて出力される平面表示装置のデータ側駆動回路において、
   任意固定階調データ信号を前記映像データ信号とビットごとに対応させて前記データバスを介して前記データレジスタに取込み、前記映像データ信号の替わりに前記任意固定階調データ信号を前記データラッチでラッチし、前記デジタルアナログ変換器から前記階調電圧の替わりに任意固定階調電圧を出力することを特徴とするデータ側駆動回路。
2. 前記データレジスタは、前記映像データ信号を取込む映像データ用レジスタと、前記映像データ用レジスタとビットごとに併置され前記任意固定階調データ信号を取込む任意固定階調データ用レジスタとを有し、
   さらに前記データレジスタとデータラッチ間に、前記映像データ用レジスタの出力と任意固定階調データ用レジスタの出力とをデータラッチへ切り替えて出力するセレクタを有することを特徴とする請求項１記載のデータ側駆動回路。
3. 前記映像データ信号がデータ入力回路を介して前記データバスに入力され、
   前記データ入力回路は、前記映像データ信号が入出力されるデータバッファと、前記データバッファと共通入力で前記任意固定階調データ信号を取込む任意固定階調データ保持部と、前記データバッファの出力と任意固定階調データ保持部の出力とを前記データバスへ切り替えて出力するセレクタとを有することを特徴とする請求項１記載のデータ側駆動回路。
4. １水平期間内、１水平期間ごと、複数水平期間ごと、或いは１フレーム単位ごとに前記階調電圧と任意固定階調電圧とが切り替えられて出力されることを特徴とする請求項１〜３のうち１つに記載のデータ側駆動回路。
5. １出力ごと、複数出力ごと、或いは全出力ごとに前記階調電圧と任意固定階調電圧とが交互に出力されることを特徴とする請求項１〜３のうち１つに記載のデータ側駆動回路。
6. 前記任意固定階調データ信号によって指示される階調は黒レベル、白レベル、または黒レベルと白レベルとの間の中間レベルであることを特徴とする請求項１〜３のうち１つに記載のデータ側駆動回路。
7. 前記任意固定階調電圧が前記階調電圧と同極性であり、プリチャージ電圧として用いられることを特徴とする請求項２記載のデータ側駆動回路。
8. 前記平面表示装置が液晶表示装置であることを特徴とする請求項１に記載のデータ側駆動回路。
9. 映像データ信号がデータバスを介してデータレジスタに取込まれ、データラッチでラッチされ、デジタルアナログ変換器で階調電圧に変換されて出力される平面表示装置のデータ側駆動回路において、
   前記データレジスタは、前記映像データ信号を取込む映像データ用レジスタと、前記映像データ用レジスタとビットごとに併置され前記データバスを介して任意固定階調データ信号を取込む任意固定階調データ用レジスタとを有し、
   さらに前記データレジスタとデータラッチ間に、前記映像データ用レジスタの出力と任意固定階調データ用レジスタの出力とをデータラッチへ切り替えて出力するセレクタを有し、
   前記任意固定階調データ信号はデジタルアナログ変換器で任意固定階調電圧に変換されて出力されることを特徴とするデータ側駆動回路。
10. 映像データ信号がデータ入力回路に入力され、データバスを介してデータレジスタに取込まれ、データラッチでラッチされ、デジタルアナログ変換器で階調電圧に変換されて出力される平面表示装置のデータ側駆動回路において、
    前記データ入力回路は、前記映像データ信号が入出力されるデータバッファと、前記データバッファと共通入力で任意固定階調データ信号を取込む任意固定階調データ保持部と、前記データバッファの出力と任意固定階調データ保持部の出力とを前記データバスへ切り替えて出力するセレクタとを有し、
    前記任意固定階調データ信号はデジタルアナログ変換器で任意固定階調電圧に変換されて出力されることを特徴とするデータ側駆動回路。

Images