JPWO2006035843A1

JPWO2006035843A1 - タイミング信号生成回路、電子デバイス、表示装置、受像装置、及び駆動方法

Info

Publication number: JPWO2006035843A1
Application number: JP2006537786A
Authority: JP
Inventors: 信弘 ▲くわ▼原; 永井　知幸; 知幸永井; 酒井　保; 保酒井; 前田　和宏; 和宏前田; 修司西; 昌和佐藤
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2004-09-30
Filing date: 2005-09-28
Publication date: 2008-05-15
Anticipated expiration: 2025-09-28
Also published as: CN101031953A; WO2006035843A1; JP4668202B2; US20090201274A1; CN100555396C

Abstract

省電力化が可能なマトリクス型の表示装置におけるタイミング信号生成手段、及び該タイミング信号生成手段を備えるマトリクス型表示装置並びにその駆動方法を提供する。アクティブマトリクス型の液晶表示装置（１００）に備えられるタイミング信号生成装置（１０）において、クロック数をカウントする水平方向カウンタ（２）及び垂直方向カウンタ（３）と、水平方向カウンタ（２）及び垂直方向カウンタ（３）とを所定の時期に停止させる水平カウンタ停止回路（５）及び垂直カウンタ停止回路（６）を備えることにより、液晶表示装置（１００）の消費電力を低減することができる。

Description

本発明は、タイミング信号生成装置、電子デバイス及び表示装置、並びに電子デバイスの駆動方法に関するものであり、より詳細には、消費電力の低減化に資するタイミング信号生成装置及び該タイミング信号生成装置を備える電子デバイス、表示装置並びに電子デバイスの駆動方法に関するものである。

従来、アレイ状に電子素子が配置された表示画素を駆動する駆動回路を備えたものの一例としてマトリクス状に画素が配置されたマトリクス型表示装置がある。このようなマトリクス型表示装置の代表的なものとして、例えば、アクティブマトリクス型の液晶表示装置がよく知られている。

図４に、従来のアクティブマトリクス型の液晶表示装置の概略構成の一例を模式的に表す図を示す。同図に示すように、液晶表示装置５００は、液晶表示パネル５０１、ソースドライバ５０２、ゲートドライバ５０３、液晶表示制御回路５０４から構成される。

液晶表示パネル５０１は、基板上に表示用の画素電極と、該画素電極に電圧を印加するＴＦＴトランジスタとをマトリクス状に配置した液晶表示パネルである。ソースドライバ５０２は、液晶表示パネル５０１の上辺に配置されており、ゲートドライバ５０３は、液晶表示パネル５０１の左辺に配置されており、ソースドライバ５０２において水平方向の１ライン単位でラッチした表示データをＤ／Ａ変換して階調電圧として液晶表示パネル５０１の画素電極に水平方向の１ライン単位で上方から下方に順次書き込むことにより、画素電極と共通電極間に画素毎の電圧を印加し、印加電圧値に応じてその電極間の液晶の透過度を制御して表示するように構成されている。

液晶表示制御回路５０４は、画像表示のための各種タイミング信号を生成してソースドライバ５０２、ゲートドライバ５０３を制御し、液晶表示パネル５０１を駆動するものであり、前記各種タイミング信号を生成するためのタイミング信号生成装置３００を備えている。

図５は、タイミング信号生成装置３００の構成を模式的に示す回路ブロック図である。同図に示すように、タイミング信号生成装置３００は、カウンタ初期化回路３１、水平方向カウンタ３２、垂直方向カウンタ３３、信号発生回路群３４を備えている。

カウンタ初期化回路３１は、水平基準信号（以下「Ｈ_ＳＹＮＣ信号」）、垂直基準信号（以下「Ｖ_ＳＹＮＣ信号」）、及びクロック信号（以下「ＣＬＫ信号」）を入力し、水平方向カウンタ３２及び垂直方向カウンタ３３に対してそれぞれ制御信号を出力する。水平方向カウンタ３２は、ＣＬＫ信号を入力し、クロック数をカウントして、信号発生回路群３４の水平デコーダ（不図示）に供給する。また、水平方向カウンタ３２は、カウンタ初期化回路３１からＨ_ＳＹＮＣ信号と同期した制御信号が供給された際に、カウントをリセットするように構成されている。垂直方向カウンタ３３は、ＣＬＫ信号、Ｈ_ＳＹＮＣ信号を入力し、Ｈ_ＳＹＮＣ信号パルス数をＣＬＫ信号に同期してカウントして、信号発生回路群３４の垂直デコーダ（不図示）に供給する。また、垂直方向カウンタ３３は、カウンタ初期化回路３１からＶ_ＳＹＮＣ信号と同期した制御信号が供給された際に、カウントをリセットするように構成されている。つまり、カウンタ初期化回路３１から出力される制御信号は、カウントリセット信号として機能する。

信号発生回路群３４は、液晶表示装置を駆動するための各種タイミング信号を発生するための信号発生回路を複数備えている。具体的には、ソースドライバ５０２のシフトスタート信号（以下「ＳＳＰ信号」）を発生するＳＳＰ回路３４ａ、ゲートドライバ５０３のバスライン選択スタート信号（以下「ＧＳＰ信号」）を発生するＧＳＰ回路３４ｂ、ゲートドライバ５０３のバスライン選択信号用シフトクロック信号（以下「ＧＣＫ信号」）を発生するＧＣＫ回路３４ｃ、ＣＯＭ信号及び映像信号の極性反転等の基信号として用いる極性選択信号（以下「ＦＲＰ信号」）を発生するＦＲＰ回路３４ｄ、ソースドライバ５０２の走査方向切り替え信号（以下「ＬＲ信号」）を発生するＬＲ回路３４ｅ、ゲートドライバ５０３のバスライン選択信号幅制御信号（以下「ＰＷＣ信号」）を発生するＰＷＣ回路３４ｆ、プリチャージ制御信号（以下「ＰＣＴＬ信号」）を発生するＰＣＴＬ回路３４ｇ、ゲートドライバ５０３の走査方向切り替え信号（以下「ＵＤ信号」）を発生するＵＤ回路３４ｈを備えている。

図６（ａ）及び図６（ｂ）は、上述したタイミング信号生成装置におけるタイミングチャートを示す図であり、図６（ａ）は水平方向のタイミングチャートであり、図６（ｂ）は垂直方向のタイミングチャートを示す図である。

まず、水平方向のタイミングチャートについて説明する。図６（ａ）に示す水平方向のタイミングチャートには、Ｈ_ＳＹＮＣ信号、ＳＳＰ信号、ＬＲ信号、ＧＣＫ信号、ＰＷＣ信号、ＰＣＴＬ信号、ＦＲＰ信号、及び水平方向カウンタ３２の動作期間が示されている。

同図に示すように、ＳＳＰ信号は、Ｈ_ＳＹＮＣ信号が“Ｌｏｗ”となり再び“Ｈｉｇｈ”となってから、すぐに変化点が発生するように構成されている。また、ＬＲ信号、ＧＣＫ信号、ＰＷＣ信号、ＰＣＴＬ信号、及びＦＲＰ信号は、Ｈ_ＳＹＮＣ信号が“Ｌｏｗ”となり再び“Ｈｉｇｈ”となってから、次のＨ_ＳＹＮＣ信号が“Ｌｏｗ”になる少し前に変化点が発生するように構成されている。

ここで、Ｈ_ＳＹＮＣ信号が“Ｌｏｗ”となり再び“Ｈｉｇｈ”となってから、次のＨ_ＳＹＮＣ信号が“Ｌｏｗ”となり再び“Ｈｉｇｈ”になるまでの期間、つまり映像信号の１水平走査期間Ｔ９１には、映像情報を含む映像信号を出力している水平有効表示期間Ｔ９２（水平有効表示エリア）と、水平ブランキング期間とが存在する。一般的に、ＳＳＰの変化点が出力されてから水平走査が終了するまでが水平有効表示期間Ｔ９２であり、任意の水平有効表示期間Ｔ９２から次の水平有効表示期間Ｔ９２の間が水平ブランキング期間となる。そして、ＬＲ信号、ＧＣＫ信号、ＰＷＣ信号、ＰＣＴＬ信号、及びＦＲＰ信号等の各種タイミング信号は、水平ブランキング期間内に変化点が発生するように構成されている。

ここで、水平方向カウンタ３２は、信号発生回路群３４から出力される信号が必要とする位置（主に、変化点）まで、クロック数をカウントする必要がある。このため、水平方向カウンタ３２は、Ｈ_ＳＹＮＣ信号が“Ｌｏｗ”となり再び“Ｈｉｇｈ”となってから、次のＨ_ＳＹＮＣ信号が“Ｌｏｗ”となり再び“Ｈｉｇｈ”となるまで、つまり１水平走査期間Ｔ９１中、連続してカウントする必要がある。つまり、水平方向カウンタ３２は、１水平走査期間Ｔ９１中、カウントを停止することなくカウントし続けることになる。

次いで、垂直方向のタイミングチャートについて説明する。図６（ｂ）に示す垂直方向のタイミングチャートには、Ｖ_ＳＹＮＣ信号、Ｈ_ＳＹＮＣ信号、ＳＳＰ信号、ＧＣＫ信号、ＰＷＣ信号、ＧＳＰ信号、ＰＣＴＬ信号、ＵＤ信号、垂直有効表示期間Ｔ９５（垂直有効表示エリア）と垂直ブランキング期間Ｔ９６、及び垂直方向カウンタ３３の動作期間が示されている。

本タイミングチャートでは、Ｖ_ＳＹＮＣ信号が“Ｌｏｗ”となり再び“Ｈｉｇｈ”となってから、次のＶ_ＳＹＮＣ信号が“Ｌｏｗ”となり再び“Ｈｉｇｈ”になるまでの期間、つまり１垂直走査期間Ｔ９４には、垂直有効表示期間Ｔ９５（垂直有効表示エリア）と、最終段の水平映像信号出力後から次の垂直走査期間Ｔ９４の初段の水平映像信号が入力されるまでの期間に、垂直ブランキング期間Ｔ９６が存在する。

垂直ブランキング期間Ｔ９６内では、低消費電力化のために、ＳＳＰ信号等の各種信号を止めることが一般的であるため、図６（ｂ）に示すように、ＳＳＰ信号、ＧＣＫ信号、ＰＷＣ信号、及びＰＣＴＬ信号は、垂直有効表示期間Ｔ９５内に変化点が発生するように構成されている。また、ＧＳＰ信号は、Ｖ_ＳＹＮＣ信号が“Ｌｏｗ”となり再び“Ｈｉｇｈ”となってすぐに、変化点が発生するように構成されている。ＵＤ信号は、Ｖ_ＳＹＮＣ信号が“Ｌｏｗ”となり再び“Ｈｉｇｈ”となってから、次のＶ_ＳＹＮＣ信号が“Ｌｏｗ”となり再び“Ｈｉｇｈ”になる直前に、変化点が発生するように構成されている。

ここで、垂直方向カウンタ３３は、垂直ブランキング期間Ｔ９６の開始位置を割り出す必要があるため、最低でも垂直有効表示期間Ｔ９５内はカウントする必要があり、通常は垂直ブランキング期間Ｔ９６もカウントするように構成されている。このため、垂直方向カウンタ３３も、水平方向カウンタ３２と同様に、Ｖ_ＳＹＮＣ信号が“Ｌｏｗ”となり再び“Ｈｉｇｈ”となってから、次のＶ_ＳＹＮＣ信号が“Ｌｏｗ”となり再び“Ｈｉｇｈ”となるまで、つまり１垂直走査期間Ｔ９４中、連続してカウントするように設定されている。つまり、垂直方向カウンタ３３は、１垂直走査期間Ｔ９４中、カウントを停止することなくカウントし続けることになる。

ところで、近年、コンピュータやＯＡ機器、移動端末機器等のように様々な機器に表示装置が搭載されるようになってきている。このため、表示装置の省電力化・小型化が命題となっている。特に、アクティブマトリクス型の液晶表示装置では、上述した液晶表示制御装置（駆動回路）における消費電力を低減させる技術が開発されている。

例えば、特開平８−３０５３１６号公報（公開：平成８年（１９９６）１１月２２日）（以下「特許文献１」という）には、多結晶シリコン薄膜上にモノリシックに画素アレイと駆動回路とを形成した画像表示装置のような駆動回路での消費電力の大きい画像表示装置において、映像信号に含まれる垂直及び水平ブランキング期間に同期して、駆動回路への信号の供給、或いはデータ信号線への信号の供給を停止することで、駆動回路における消費電力を大幅に削減し得る画像表示装置が開示されている。

また、直接の省電力化のための技術ではないが、例えば、特開平１０−１１０３３号公報（公開：平成１０年（１９９８）１月１６日）（以下「特許文献２」という）には、電源投入時液晶パネルにＤＣ成分が印加される事を防止することを目的として、タイミングジェネレータと液晶表示パネルとの間に停止手段を介在させ、電源投入時にビデオドライバから出力される映像信号が安定するまでの間、垂直スキャナ及び水平スキャナに繰り返し入力される垂直スタートパルス及び水平スタートパルスの少なくとも一方を停止して、不安定な映像信号が液晶画素に書き込まれることを防止する液晶表示装置及びその駆動方法が開示されている。

上述したように、従来のタイミング信号生成装置３００の構成では、水平方向カウンタ３２は１水平走査期間中、また垂直方向カウンタ３３は１垂直走査期間中、連続してクロック数をカウントし続ける必要がある。このため、従来のタイミング信号生成装置３００の構成では、消費電力が増大してしまうという問題点があった。

しかしながら、タイミング信号生成装置３００のカウンタによる消費電力を抑える技術については、これまで開発されていない。例えば、前記特許文献１には、ブランキング期間には信号の供給を停止することで省電力化を図る技術が開示されており、特許文献２には、スタートパルスの供給を所定の時期に停止する技術について開示されているが、これらいずれの特許文献にもタイミング信号生成装置３００におけるカウンタによる消費電力を抑える技術については開示も示唆もされていない。

このため、本発明者らは、液晶表示制御装置におけるタイミング信号生成装置内のカウンタによる消費電力を低減させるための技術の開発が必要であると考えた。さらに、タイミング信号生成装置は、マトリクス型の表示装置全般に用いられるものであるため、かかる問題点は、マトリクス型表示装置全般で潜在的に存在しているといえる。

本発明は、前記の問題点に鑑みてなされたものであり、その目的は、省電力化が可能なマトリクス型の表示装置におけるタイミング信号生成手段、及び該タイミング信号生成手段を備えるマトリクス型表示装置並びにその駆動方法を提供することにある。

本発明に係るタイミング信号生成装置は、前記課題を解決するために、基準信号が少なくとも入力され、アレイ状に配置された電子素子を駆動するための駆動回路に対してタイミング信号を出力するタイミング信号生成装置であって、前記基準信号を基準としてカウント動作を行うカウンタ手段と、前記カウンタ手段のカウント出力に従って、前記タイミング信号を生成する信号発生回路と、任意の基準信号が入力された後、次の基準信号が入力されるまでの間に、前記カウンタ手段のカウント動作を停止させることができるカウント停止手段と、を備えることを特徴としている。

上記の構成によれば、カウント動作を要する期間にカウンタ手段のカウントを動作させ、その後停止させることができる。このため、カウンタ手段の動作停止期間が発生するため、消費電力を低減させることができるという効果を奏する。

また、本発明に係るタイミング信号生成装置は、前記課題を解決するために、クロック信号及び水平基準信号が少なくとも入力され、マトリクス状に配された電子素子を駆動するための水平駆動回路に対してタイミング信号を出力するタイミング信号生成装置であって、前記水平基準信号を基準としてクロック信号のカウント動作を行う水平方向カウンタ手段と、前記水平方向カウンタ手段のカウント出力に従って、前記タイミング信号を生成する信号発生回路と、任意の水平基準信号が入力されてから次の水平基準信号が入力される期間に、水平方向カウンタ手段のカウント動作を停止させることができる水平カウンタ停止手段と、を備えることを特徴としている。

上記の構成によれば、カウント動作を要する期間に水平方向カウンタ手段のカウントを動作させ、その後停止させることができる。このため、水平方向カウンタ手段の動作停止期間が発生するため、消費電力を低減させることができるという効果を奏する。

また、本発明に係るタイミング信号生成装置は、前記課題を解決するために、水平基準信号及び垂直基準信号が少なくとも入力され、マトリクス状に配された電子素子を駆動するための垂直駆動回路に対してタイミング信号を出力するタイミング信号生成装置であって、前記垂直基準信号を基準として前記水平基準信号のパルス数をカウントする垂直方向カウンタ手段と、前記垂直方向カウンタ手段のカウント出力に従って、前記タイミング信号を生成する信号発生回路と、任意の垂直基準信号が入力されてから次の垂直基準信号が入力される期間に、垂直方向カウンタ手段のカウント動作を停止させることができる垂直カウンタ停止手段と、を備えることを特徴としている。

上記の構成によれば、カウント動作を要する期間に垂直方向カウンタ手段のカウントを動作させ、その後停止させることができる。このため、垂直方向カウンタ手段の動作停止期間が発生するため、消費電力を低減させることができるという効果を奏する。

また、本発明に係るタイミング信号生成装置は、前記課題を解決するために、少なくとも水平基準信号、垂直基準信号及びクロック信号が入力され、マトリクス状に配された電子素子を駆動するための水平駆動回路及び垂直駆動回路に対してタイミング信号を生成し出力するタイミング信号生成装置であって、前記タイミング信号生成装置は、水平基準信号を基準としてクロック信号のクロック数をカウントする水平方向カウンタ手段と、垂直基準信号を基準として前記水平基準信号のパルス数をカウントする垂直方向カウンタ手段と、前記水平方向カウンタ手段及び垂直方向カウンタ手段のカウント出力に従って、タイミング信号を生成する信号発生回路と、を備えており、さらに、前記タイミング信号生成装置は、任意の水平基準信号が入力されてから次の水平基準信号が入力される期間に、水平方向カウンタ手段のカウント動作を停止させることができる水平カウンタ停止手段と、任意の垂直基準信号が入力されてから次の垂直基準信号が入力される期間に、垂直方向カウンタ手段のカウント動作を停止させることができる垂直カウンタ停止手段と、を備えることを特徴としている。

上記の構成によれば、カウント動作を要する期間に水平方向カウンタ手段及び垂直方向カウンタ手段のカウントを動作させ、その後停止させることができる。このため、水平方向カウンタ手段及び垂直方向カウンタ手段の動作停止期間が発生するため、消費電力を低減させることができるという効果を奏する。

また、本発明に係るタイミング信号生成装置は、前記課題を解決するために、クロック信号及び垂直基準信号が入力され、マトリクス状に配された電子素子を駆動するための駆動回路に対してタイミング信号を出力するタイミング信号生成装置であって、前記垂直基準信号を基準として前記クロック信号のクロック数をカウントする垂直カウンタ手段と、前記垂直カウンタ手段のカウント出力に従って、前記タイミング信号を生成する信号発生回路と、任意の基準信号が入力されてから次の基準信号が入力されるまでの期間に、垂直カウンタ手段のカウント動作を停止させることができる垂直カウンタ停止手段と、を備えることを特徴としている。

また、本発明に係るタイミング信号生成装置において、前記タイミング信号生成装置は、前記水平基準信号が入力されてから、前記水平方向カウンタ手段のカウント動作を開始し、タイミング信号の変化点を生成した後、水平カウンタ停止手段により前記水平方向カウンタ手段のカウント動作を停止し、次の水平基準信号を入力するまでカウント動作を停止し続ける制御部を含むことが好ましい。

上記の構成によれば、水平方向カウンタ手段がカウントしている間に、信号発生回路群は、タイミング信号において変化点を発生させる。このため、信号発生回路群から出力される信号が必要とする位置（主に、変化点）まで確実にカウントすることができる。

また、本発明に係るタイミング信号生成装置において、前記タイミング信号生成装置は、前記垂直基準信号が入力されてから、前記垂直方向カウンタ手段のカウント動作を開始し、タイミング信号の変化点を生成した後、垂直カウンタ停止手段により前記垂直方向カウンタ手段のカウント動作を停止し、次の垂直基準信号を入力するまでカウント動作を停止し続ける制御部を含むことが好ましい。

上記の構成によれば、タイミング信号の変化点が発生した後に、垂直方向カウンタ手段のカウントを停止させる。通常、タイミング信号において変化点が発生した後、有効表示エリアが始まる。垂直方向カウンタ手段は、有効表示エリアの開始位置を割り出すことができれば、それ以降はカウントする必要がない。このため、それ以降の消費電力の低減に寄与することができる。

また、本発明に係るタイミング信号生成装置において、前記マトリクス状に配された電子素子は、マトリクス状に配された表示画素であって、前記信号発生回路は、前記水平方向カウンタ手段がカウントを行っている期間内に、映像信号の１水平走査期間内に生成される全てのタイミング信号の変化点を発生させるものであることが好ましい。

また、本発明に係るタイミング信号生成装置において、前記マトリクス状に配された電子素子は、マトリクス状に配された表示画素であって、前記水平カウンタ停止手段は、任意の水平基準信号が入力し、映像信号の１水平走査期間内に前記信号発生回路にて生成される全てのタイミング信号において変化点が発生した時点から、新たな水平基準信号が入力されるまでの間に、前記水平方向カウンタ手段のカウントを停止する期間を有するよう制御するものであることが好ましい。

また、本発明に係るタイミング信号生成装置において、前記マトリクス状に配された電子素子は、マトリクス状に配された表示画素であって、前記垂直カウンタ停止手段は、任意の垂直基準信号が入力し、映像信号の１垂直走査期間内に前記信号発生回路にて生成される全てのタイミング信号において変化点が発生した時点から、新たな垂直基準信号が入力されるまでの間に、前記垂直方向カウンタ手段のカウントを停止する期間を有するよう制御するものであることが好ましい。

また、本発明に係るタイミング信号生成装置において、前記マトリクス状に配された電子素子は、マトリクス状に配された表示画素であって、前記信号発生回路は、少なくとも水平駆動回路のシフトスタート信号を発生する回路を含む複数のタイミング信号を発生するものであり、前記水平駆動回路のシフトスタート信号は、任意の水平基準信号が入力した後、映像信号の１水平走査期間内に前記信号発生回路にて生成される全てのタイミング信号のうち、最も遅いタイミングで変化点が発生するように構成されており、前記水平カウンタ停止手段は、任意の水平基準信号が入力し、前記信号発生回路にて生成されるソース駆動回路のシフトスタート信号において変化点が発生した後から、新たな水平基準信号が入力されるまでの間に、水平方向カウンタ手段のカウントを停止する期間を有するよう制御されるものであることが好ましい。

上記の構成によれば、ＳＳＰ信号において変化点が発生した後に、水平方向カウンタ手段のカウントを停止させる。ＳＳＰ信号において変化点が発生した後、有効表示エリアが始まり、各種タイミング信号の変化点は発生しなくなるように構成されている。このため、ＳＳＰ信号以降はカウントする必要がなく、それ以降の消費電力の低減に寄与することができる。

また、本発明に係るタイミング信号生成装置において、前記マトリクス状に配された電子素子は、マトリクス状に配された表示画素であって、前記信号発生回路は、少なくとも垂直駆動回路のシフトスタート信号を発生する回路を含む複数のタイミング信号を発生するものであり、前記垂直カウンタ停止手段は、任意の垂直基準信号が入力し、前記信号発生回路にて生成される垂直駆動回路のシフトスタート信号において変化点が発生した後から、新たな水平基準信号が入力されるまでの間に、垂直方向カウンタ手段のカウントを停止する期間を有するよう制御されるものであることが好ましい。

上記の構成によれば、ＧＳＰ信号において変化点が発生した後に、垂直方向カウンタ手段のカウントを停止させる。通常、ＧＳＰ信号において変化点が発生した後、有効表示エリアが始まる。垂直方向カウンタ手段は、有効表示エリアの開始位置を割り出すことができれば、それ以降はカウントする必要がない。このため、それ以降の消費電力の低減に寄与することができる。

また、本発明に係るタイミング信号生成装置において、前記マトリクス状に配された電子素子は、マトリクス状に配された表示画素であって、前記タイミング信号生成装置は、任意の水平基準信号が入力した後、映像信号の水平ブランキング期間が始まり、その後水平有効表示期間へ移行し、次の水平基準信号が入力するまで当該水平有効表示期間が継続するように設定されており、前記水平カウンタ停止手段は、水平方向カウンタ手段が少なくとも水平ブランキング期間はカウントを行い、その後、次の水平基準信号が入力するまでの間にカウントを停止する期間を有するように制御するものであることが好ましい。

上記の構成によれば、信号発生回路は、水平基準信号が入力した後すぐに始まる水平ブランキング期間内にて、１水平走査期間内に発生する全てのタイミング信号において変化点を発生させるように構成されている。この場合、水平方向カウンタ手段は、少なくとも、この水平ブランキング期間はカウントを行い、その後所定の時期にカウントを停止することにより、信号発生回路から出力される信号の変化点の発生タイミングまでを確実にカウントすることができ、その後カウントを停止することで消費電力を低減できる。

また、本発明に係るタイミング信号生成装置において、前記マトリクス状に配された電子素子は、マトリクス状に配された表示画素であって、前記タイミング信号生成装置は、任意の垂直基準信号が入力した後、映像信号の垂直ブランキング期間が始まり、その後垂直有効表示期間へ移行し、次の垂直基準信号が入力するまで当該垂直有効表示期間が継続するように設定されており、前記垂直カウンタ停止手段は、垂直方向カウンタ手段が少なくとも垂直ブランキング期間はカウントを行い、その後、次の垂直基準信号が入力するまでの間にカウントを停止する期間を有するように制御するものであることが好ましい。

上記の構成によれば、垂直方向カウンタ手段は、少なくとも垂直ブランキング期間カウントを行う。垂直方向カウンタ手段は、垂直有効表示期間（垂直有効表示エリア）の開始位置を割り出せる位置までカウントを続ける必要があるが、この場合、少なくとも垂直ブランキング期間カウントを行えば、垂直有効表示期間（垂直有効表示エリア）の開始位置を割り出すことができる。したがって、垂直ブランキング期間が終了した時点以降の任意の位置で垂直方向カウンタ手段を停止することにより、消費電力を低減することができる。

また、本発明に係るタイミング信号生成装置において、前記前記マトリクス状に配された電子素子は、マトリクス状に配された表示画素であって、前記タイミング信号生成装置は、任意の水平基準信号が入力した後、映像信号の水平ブランキング期間が始まり、その後水平有効表示期間へ移行し、次の水平基準信号が入力するまで当該水平有効表示期間が継続するように設定されており、前記水平カウンタ停止手段は、水平方向カウンタ手段は水平ブランキング期間のみカウントを行い、その後、次の水平基準信号が入力するまで間はカウントを停止するように制御するものであることが好ましい。

上記の構成によれば、水平方向カウンタ手段は、水平ブランキング期間だけカウントを行う。このため、水平ブランキング期間が終了した時点以降の任意の位置で水平方向カウンタ手段を停止するため、省電力化を図ることができる。なお、この場合、水平方向カウンタ手段は、水平有効表示開始位置を割り出すために機能することになる。

また、本発明に係るタイミング信号生成装置において、前記マトリクス状に配された電子素子は、マトリクス状に配された表示画素であって、前記タイミング信号生成装置は、任意の水平基準信号が入力した後、映像信号の水平ブランキング期間が始まり、その後水平有効表示期間へ移行し、次の水平基準信号が入力するまで当該水平有効表示期間が継続するように設定されており、前記水平カウンタ停止手段は、水平方向カウンタ手段は水平ブランキング期間のみカウントを行い、その後、次の水平基準信号が入力するまで間はカウントを停止するように制御するものであることが好ましい。

上記の構成によれば、垂直方向カウンタ手段は、垂直ブランキング期間だけカウントを行う。このため、垂直ブランキング期間が終了した時点以降では、カウント動作を停止するため、省電力化を図ることができる。

また、本発明に係るタイミング信号生成装置は、前記課題を解決するために、基準信号が少なくとも入力され、アレイ状に配された電子素子を駆動するための駆動回路に対して信号を出力するタイミング信号生成装置であって、前記基準信号を基準としてカウント動作を行うカウンタ手段と、前記カウンタ手段のカウント出力に従って、前記タイミング信号を生成する信号発生回路と、を備え、前記カウンタ手段は、前記基準信号の１周期をカウンタ手段がカウントする信号の１周期で割った数を２進数で表現するのに必要なビット数よりも、少ないビット数で形成されていることを特徴としている。

上記の構成によれば、水平方向カウンタ手段のビット（ｂｉｔ）数が減るので、回路規模を小さくできる。このため、低消費電力化が可能になるとともに、回路面積が小さくなるという効果もある。さらに、水平方向カウンタ手段から信号発生回路への配線量を低減させることもでき、回路面積（額縁面積）の縮小化が可能となる。

また、本発明に係るタイミング信号生成装置は、前記課題を解決するために、基準信号が少なくとも入力され、マトリクス状に配された電子素子を駆動するための駆動回路に対してタイミング信号を出力するタイミング信号生成装置であって、基準信号を基準としてカウント動作を行うカウンタ手段と、前記カウンタ手段のカウント出力に従って、前記タイミング信号を生成する信号発生回路と、を備え、前記カウンタ手段は、前記基準信号の１周期をカウンタ手段がカウントする信号の１周期で割った数を２進数で表現するのに必要なビット数よりも、少ないビット数で形成されていることを特徴としている。

また、本発明に係るタイミング信号生成装置において、前記水平方向カウンタ手段は、１水平走査期間をクロック信号の周期で割った数を２進数で表現するのに必要なビット数より少ないビット数のカウンタを用いているものであることが好ましい。

また、本発明に係るタイミング信号生成装置において、前記垂直方向カウンタ手段は、１垂直走査期間を水平走査期間で割った数を２進数で表現するのに必要なビット数より少ないビット数のカウンタを用いているものであることが好ましい。

また、本発明に係るタイミング信号生成装置において、前記垂直方向カウンタ手段は、１垂直走査期間をクロック信号の１周期で割った数を２進数で表現するのに必要なビット数より少ないビット数のカウンタを用いているものであることが好ましい。

また、本発明に係るタイミング信号生成装置において、前記マトリクス状に配された電子素子は、マトリクス状に配された表示画素であって、前記タイミング信号生成装置は、任意の水平基準信号が入力した後、映像信号の水平ブランキング期間が始まり、その後水平有効表示期間へ移行し、次の水平基準信号が入力するまで当該水平有効表示期間が継続するように設定されており、前記水平カウンタ停止手段は、前記水平ブランキング期間が終了した時点から前記水平方向カウンタ手段におけるカウンタが振り切れるまでの間に、水平方向カウンタ手段のカウントを停止させるものであることが好ましい。

上記の構成によれば、簡便かつ正確にカウントを停止することができる。

また、本発明に係るタイミング信号生成装置において、前記マトリクス状に配された電子素子は、マトリクス状に配された表示画素であって、前記タイミング信号生成装置は、任意の垂直基準信号が入力した後、映像信号の垂直ブランキング期間が始まり、その後垂直有効表示期間へ移行し、次の垂直基準信号が入力するまで当該垂直有効表示期間が継続するように設定されており、前記垂直カウンタ停止手段は、前記垂直ブランキング期間が終了した時点から前記垂直方向カウンタ手段におけるカウンタが振り切れるまでの所定の時期に、垂直方向カウンタ手段のカウントを停止させるものであることが好ましい。

また、本発明に係る電子デバイスは、上述のいずれかに記載のタイミング信号生成装置を備えていることを特徴としている。

上記の構成によれば、所定の期間だけカウンタ手段のカウントを動作させ、その後停止させることができる。このため、カウンタ手段の動作停止期間が発生するため、電子デバイスの消費電力を低減させることができるという効果を奏する。

また、本発明に係る表示装置は、上述のいずれかに記載のタイミング信号生成装置を備えていることを特徴としている。

上記の構成によれば、所定の期間だけカウンタ手段のカウントを動作させ、その後停止させることができる。このため、カウンタ手段の動作停止期間が発生するため、表示装置の消費電力を低減させることができるという効果を奏する。

また、本発明に係る表示装置において、前記タイミング信号生成装置は、画像表示素子が形成されている基板上にモノリシックに形成されていることが好ましい。

また、本発明に係る受像装置は、上述のいずれかに記載のタイミング信号生成装置を備え、前記タイミング信号生成装置は、受像素子が形成されている基板上にモノリシックに形成されていることを特徴としている。

上記の構成によれば、所定の期間だけカウンタ手段のカウントを動作させ、その後停止させることができる。このため、カウンタ手段の動作停止期間が発生するため、受像装置の消費電力を低減させることができるという効果を奏する。

また、本発明に係る電子デバイスの駆動方法は、前記の課題を解決するために、アレイ状に配された電子素子と、当該電子素子を駆動するための駆動回路と、基準信号を用いてタイミング信号を生成し前記駆動回路に対して出力するタイミング信号生成装置と、を備える電子デバイスの駆動方法であって、前記タイミング信号生成装置は、前記基準信号を基準としてカウント動作を行うカウンタ手段と、前記カウンタ手段のカウント出力に従って、前記タイミング信号を生成する信号発生回路とを備えており、任意の基準信号が入力されてから次の基準信号が入力されるまでの期間に、カウンタ手段のカウントを停止又は終了させるステップを含むことを特徴としている。

上記の方法によれば、電子デバイスに設けられるカウント手段の消費電力を低減することができる。なお、「カウントを終了」とは、カウンタが振り切れた場合に、振り切れたことを示すパルスを出して信号発生回路がカウンタを参照しないようにすることをいう。

また、本発明に係る電子デバイスの駆動方法は、前記の課題を解決するために、マトリクス状に配された電子素子と、当該電子デバイスを駆動するための駆動回路と、水平基準信号及びクロック信号を用いてタイミング信号を生成し前記駆動回路に対して出力するタイミング信号生成装置と、を備える電子デバイスの駆動方法であって、前記タイミング信号生成装置は、前記水平基準信号を基準として前記クロック信号のクロック数をカウントする水平方向カウンタ手段と、前記水平方向カウンタ手段のカウント出力に従って、前記複数のタイミング信号を生成する信号発生回路と、を備えており、任意の水平基準信号が入力されてから次の水平基準信号が入力される期間に、水平方向カウンタ手段のカウント動作を停止又は終了させるステップを含むことを特徴としている。

また、本発明に係る電子デバイスの駆動方法は、マトリクス状に配された電子素子と、当該電子素子を駆動するための駆動回路と、垂直基準信号及び水平基準信号を用いてタイミング信号を生成し前記駆動回路に対して出力するタイミング信号生成装置と、を備える電子デバイスの駆動方法であって、前記タイミング信号生成装置は、前記垂直基準信号を基準として前記水平基準信号のパルス数をカウントする垂直方向カウンタ手段と、前記垂直方向カウンタ手段のカウント出力に従って、前記複数のタイミング信号を生成する信号発生回路と、を備えており、任意の垂直基準信号が入力されてから次の垂直基準信号が入力される期間に、垂直方向カウンタ手段のカウント動作を停止又は終了させるステップを含むことを特徴としている。

上記の方法によれば、電子デバイスに設けられるカウント手段の消費電力を低減することができる。

また、本発明に係る電子デバイスの駆動方法は、マトリクス状に配された電子素子と、当該電子素子を駆動するための垂直駆動回路及び水平駆動回路と、当該垂直駆動回路及び水平駆動回路に対して、水平基準信号及び垂直基準信号に従って、複数のタイミング信号を生成し出力するタイミング信号生成装置と、を備える電子デバイスの駆動方法であって、前記タイミング信号生成装置は、水平基準信号に従ってクロック数をカウントする水平方向カウンタ手段と、垂直基準信号に従ってクロック数をカウントする垂直方向カウンタ手段と、を備えており、前記水平方向カウンタ手段を、前記水平基準信号を入力してからクロック数のカウントを開始し、その後にカウントを停止又は終了させ、次の基準信号を入力するまでカウントを停止又は終了し続けるように制御するステップと、前記垂直方向カウンタ手段を、垂直基準信号を入力してからクロック数のカウントを開始し、その後にカウントを停止又は終了させ、次の基準信号を入力するまでカウントを停止又は終了し続けるように制御するステップと、を含むことを特徴としている。

また、本発明に係る電子デバイスの駆動方法は、マトリクス状に配された電子素子と、当該電子素子を駆動するための駆動回路と、垂直基準信号及びクロック信号を用いて複数のタイミング信号を生成し前記駆動回路に対して出力するタイミング信号生成装置と、を備える電子デバイスの駆動方法であって、前記タイミング信号生成装置は、前記垂直基準信号を基準として前記クロック信号のクロック数をカウントするカウンタ手段と、前記カウンタ手段のカウント出力に従って、前記複数のタイミング信号を生成する信号発生回路とを備えており、任意の基準信号が入力されてから次の基準信号が入力されるまでの期間に、カウンタ手段のカウント動作を停止又は終了させるステップを含むことを特徴としている。

また、本発明に係る電子デバイスの駆動方法は、アレイ状に配された電子素子と、当該電子素子を駆動するための駆動回路と、基準信号を用いてタイミング信号を生成し前記駆動回路に対して出力するタイミング信号生成装置と、を備えた電子デバイスの駆動方法であって、前記タイミング信号生成装置は、前記基準信号を基準としてカウント動作を行うカウンタ手段と、前記カウンタ手段のカウント出力に従って、前記タイミング信号を生成する信号発生回路と、を備え、前記カウンタ手段は、前記基準信号の１周期をカウンタ手段がカウントする信号の１周期で割った数を２進数で表現するのに必要なビット数よりも、少ないビット数で形成されており、前記カウンタ手段のカウンタが振り切れると、信号発生回路に対してカウンタ手段のカウントした信号数を参照しないように制御信号が出力されるステップを含むことを特徴としている。

本実施の一形態に係るタイミング信号生成装置（ＴＧ）の構成を模式的に示す回路ブロック図である。本実施の一形態に係るタイミング信号生成装置における水平方向のタイミングチャートを示す図である。本実施の一形態に係るタイミング信号生成装置における垂直方向のタイミングチャートを示す図である。本実施の一形態に係るアクティブマトリクス型液晶表示装置の概略構成の一例を模式的に表す図である。従来のアクティブマトリクス型の液晶表示装置の概略構成の一例を模式的に表す図である。従来のタイミング信号生成装置の構成を模式的に示す回路ブロック図である。従来のタイミング信号生成装置における水平方向のタイミングチャートを示す図である。従来のタイミング信号生成装置における垂直方向のタイミングチャートを示す図である。

〔実施の形態１〕
本発明の一実施形態について図１〜図３に基づいて説明すると以下の通りである。

図３に、本実施の一形態に係るアクティブマトリクス型液晶表示装置の概略構成の一例を模式的に表す図を示す。同図に示すように、液晶表示装置（液晶モジュール）１００は、タイミング信号生成装置（タイミングジェネレータ；以下「ＴＧ」）１０、電源回路１１、液晶表示制御回路（以下「ＬＣＤＣ」と称する）１２、ビデオ回路１３、ドライバ回路１４、画素アレイ１５を備えている。

画素アレイ１５は、基板上に表示用の画素電極と、該画素電極に電圧を印加するＴＦＴトランジスタとをマトリクス状に配置した液晶表示パネルであり、画像表示素子として機能するものである。ドライバ回路１４は、ソースドライバ（水平駆動回路）１４ａ、ゲートドライバ（垂直駆動回路）１４ｂを備えている。

ソースドライバ１４ａは、例えば、画素アレイ１５の上辺に配置され、ゲートドライバ１４ｂは、画素アレイ１５の左辺に配置され、ソースドライバ１４ａにおいて水平方向の１ライン単位でラッチした表示データをＤ／Ａ変換して階調電圧として前記画素アレイ１５の画素電極に水平方向の１ライン単位で上方から下方に順次書き込むことにより、画素電極と共通電極間に画素毎の電圧を印加し、印加電圧値に応じてその電極間の液晶の透過度を制御して表示するように構成されている。

また、電源回路１１は、ビデオ回路１３、ドライバ回路１４、及び画素アレイ１５に電源を供給するための回路である。ＬＣＤＣ１２は、ＴＧ１０に対して基準信号（水平基準信号（以下「Ｈ_ＳＹＮＣ信号」）及び垂直基準信号（以下「Ｖ_ＳＹＮＣ信号」））及びクロック信号（以下「ＣＬＫ信号」）を出力するとともに、デジタル映像信号をビデオ回路１３に対して出力するものである。

ＴＧ１０は、前記基準信号に従って、各種のタイミング信号を生成し、ビデオ回路１３又はドライバ回路１４に対して供給するものである。このタイミング信号には、例えば、ソースドライバ１４ａのシフトスタート信号（以下「ＳＳＰ信号」）、ソースドライバ１４ａの走査方向切り替え信号（以下「ＬＲ信号」）、ゲートドライバ１４ｂのバスライン選択信号用シフトクロック信号（以下「ＧＣＫ信号」）、ゲートドライバのバスライン選択信号幅制御信号（以下「ＰＷＣ信号」）、プリチャージ制御信号（以下「ＰＣＴＬ信号」）、極性選択信号（以下「ＦＲＰ信号」）、ゲートドライバ１４ｂのバスライン選択スタート信号（以下「ＧＳＰ信号」）、ゲートドライバ１４ｂの走査方向切り替え信号（以下「ＵＤ信号」）等が挙げられる。なお、ここでいうＦＲＰ信号は、ＣＯＭ信号、映像信号の極性反転等の基信号として用いている。

ビデオ回路１３は、液晶駆動用のアナログ映像信号をドライバ回路１４に供給するものである。ドライバ回路１４は、ＴＧ１０及びビデオ回路１３からの各種信号に基づいて、画素アレイ１５を駆動する。つまり、ゲートドライバ１４ｂはＧＳＰに応じて動作し液晶画素の各行を順次選択し、ソースドライバ１４ａは、ＳＳＰに応じて動作し、順次映像信号を液晶画素の各列に分配して、選択された行の液晶画素に書き込み、画素アレイ１５に画像が表示される。

次に、本発明の特徴的な部分であるＴＧ１０について説明する。ＴＧ１０は、少なくとも水平基準信号、垂直基準信号及びクロック信号が入力され、マトリクス状に配された表示画素を駆動するための水平駆動回路及び垂直駆動回路に対してタイミング信号を生成し出力するタイミング信号生成装置として機能するものである。本明細書では、表示画素として、液晶表示素子を例に挙げて説明するが、これに限定されるものではなく、マトリクス型の表示画素であれば広く適用可能である。なお、前記水平基準信号及び垂直基準信号は、例えば、外部コンピュータ等から供給されるように構成されていてもよい。

図１は、ＴＧ１０の構成を模式的に示す回路ブロック図である。ＴＧ１０は、図１に示すように、カウンタ初期化回路１、水平方向カウンタ２、垂直方向カウンタ３、信号発生回路群４、水平カウンタ停止回路５、垂直カウンタ停止回路６を備えている。

カウンタ初期化回路１は、Ｈ_ＳＹＮＣ信号、Ｖ_ＳＹＮＣ信号、及びＣＬＫ信号を入力し、水平方向カウンタ２、垂直方向カウンタ３、水平カウンタ停止回路５、及び垂直カウンタ停止回路６に対してそれぞれ制御信号を出力する。

水平方向カウンタ２は、ＣＬＫ信号を入力し、クロック数をカウントして、信号発生回路群４の水平デコーダ（不図示）及び水平カウンタ停止回路５に供給する。また、水平方向カウンタ２は、カウンタ初期化回路１から制御信号が供給された際に、クロック数のカウントをリセットするように構成されている。つまり、カウンタ初期化回路１から水平方向カウンタ２に供給される制御信号は、Ｈ_ＳＹＮＣ信号と同期しており、カウントリセット信号として機能する。このため、水平方向カウンタ２は、Ｈ_ＳＹＮＣ信号に従ってクロック数をカウントする水平方向カウンタ手段として機能するものであるといえる。

垂直方向カウンタ３は、ＣＬＫ信号を入力し、クロック数をカウントして、信号発生回路群４の垂直デコーダ（不図示）及び垂直カウンタ停止回路６に供給する。また、垂直方向カウンタ３は、カウンタ初期化回路１から制御信号が供給された際に、クロック数のカウントをリセットするように構成されている。つまり、カウンタ初期化回路１から垂直方向カウンタ３に供給される制御信号は、Ｖ_ＳＹＮＣ信号と同期しており、カウントリセット信号として機能する。このため、垂直方向カウンタ３は、Ｖ_ＳＹＮＣ信号に従ってクロック数をカウントする垂直方向カウンタ手段として機能するものであるといえる。

水平カウンタ停止回路５は、水平方向カウンタ２が、Ｈ_ＳＹＮＣ信号を入力してからクロック数のカウントを開始し、その後所定の時期にカウントを停止し、次のＨ_ＳＹＮＣ信号を入力するまでカウントを停止し続けるように制御する水平カウンタ停止手段として機能するものである。具体的には、水平カウンタ停止回路５は、水平方向カウンタ２からのカウント出力に基づき、水平方向カウンタ２のカウントを停止させる所定のタイミングになると、水平方向カウンタ２のカウントを停止させるように構成されている。なお、水平カウンタ停止回路５が、水平方向カウンタ２のカウントを停止させる所定の時期（所定のタイミング）については後述する。

垂直カウンタ停止回路６は、垂直方向カウンタ３がＶ_ＳＹＮＣ信号を入力してからクロック数のカウントを開始し、その後所定の時期にカウントを停止し、次の垂直基準信号Ｖ_ＳＹＮＣを入力するまでカウントを停止し続けるように制御する垂直カウンタ停止手段として機能するものである。具体的には、垂直カウンタ停止回路６は、垂直方向カウンタ３からのカウント出力に基づき、垂直方向カウンタ３のカウントを停止させる所定のタイミングになると、垂直方向カウンタ３のカウントを停止させるように構成されている。なお、垂直カウンタ停止回路６が、垂直方向カウンタ３のカウントを停止させる所定の時期（所定のタイミング）については後述する。

本実施の形態では、水平カウンタ停止回路５及び垂直カウンタ停止回路６は、水平方向カウンタ２及び垂直方向カウンタ３の外部に設けているが、この構成に限られるものではなく、例えば、水平方向カウンタ２及び垂直方向カウンタ３をそれぞれ水平カウンタ停止回路５及び垂直カウンタ停止回路６の内部に一体化して設けることもできる。

信号発生回路群４は、水平方向カウンタ２及び垂直方向カウンタ３のカウント出力に従って、複数のタイミング信号を生成する信号発生回路群であり、液晶表示装置１００を駆動するための各種制御信号を発生するための信号発生回路を複数備えている。ここでは、ＳＳＰ信号を発生するＳＳＰ回路４ａ、ＧＳＰ信号を発生するＧＳＰ回路４ｂ、ＧＣＫ信号を発生するＧＣＫ回路４ｃ、ＣＯＭ信号、映像信号の極性反転等の基信号として用いるＦＲＰ信号を発生するＦＲＰ回路４ｄ、ＬＲ信号を発生するＬＲ回路４ｅ、ＰＷＣ信号を発生するＰＷＣ回路４ｆ、ＰＣＴＬ信号を発生するＰＣＴＬ回路４ｇ、ＵＤ信号を発生するＵＤ回路４ｈを備えている。なお、信号発生回路群４が備える信号発生回路の種類は、前記のものに限定されるものではなく、従来公知のマトリクス型の表示装置に利用可能な信号発生回路を好適に組み合わせることができる。

図２（ａ）及び図２（ｂ）は、上述したＴＧ１０におけるタイミングチャートを示す図であり、図２（ａ）は水平方向のタイミングチャートであり、図２（ｂ）は垂直方向のタイミングチャートを示す図である。

まず、水平方向から説明する。図２（ａ）に示す水平方向のタイミングチャートには、Ｈ_ＳＹＮＣ信号、ＳＳＰ信号、ＬＲ信号、ＧＣＫ信号、ＰＷＣ信号、ＰＣＴＬ信号、ＦＲＰ信号、及び水平方向カウンタ２の動作期間が示されている。同図に示すように、ＬＲ信号、ＧＣＫ信号、ＰＷＣ信号、ＰＣＴＬ信号、及びＦＲＰ信号は、Ｈ_ＳＹＮＣ信号が“Ｌｏｗ”となってから、すぐに変化点が発生するように構成されている。また、ＳＳＰ信号は、Ｈ_ＳＹＮＣ信号が“Ｌｏｗ”となって、ＬＲ信号、ＧＣＫ信号、ＰＷＣ信号、ＰＣＴＬ信号、及びＦＲＰ信号の変化点が発生した後に、変化点が発生するように構成されている。

ここで、任意のＨ_ＳＹＮＣ信号が入力してから、次の新たなＨ_ＳＹＮＣ信号が入力するまでの期間は、映像信号の１水平走査期間Ｔ１である。本実施の形態における映像信号の１水平走査期間Ｔ１、つまり、Ｈ_ＳＹＮＣ信号が“Ｌｏｗ”となってから、次のＨ_ＳＹＮＣ信号が“Ｌｏｗ”になるまでの期間には、映像情報を含む映像信号を出力している水平有効表示期間Ｔ２（水平有効表示エリア）と、水平ブランキング期間Ｔ３とが存在する。ＬＲ信号、ＧＣＫ信号、ＰＷＣ信号、ＰＣＴＬ信号、及びＦＲＰ信号は、水平ブランキング期間Ｔ３内にて変化点を発生するように構成されており、また、ＳＳＰ信号において変化点が発生した後、水平有効表示期間Ｔ２が始まるため、図中ＳＳＰ信号の波形の上方に矢印で示す期間が水平有効表示期間Ｔ２となる。

水平方向カウンタ２は、信号発生回路群４から出力される信号が必要とする位置（主に、変化点が発生する位置）まで、クロック数をカウントする必要がある。本実施の形態の場合、水平方向カウンタ２は、Ｈ_ＳＹＮＣ信号が“Ｌｏｗ”となってから、ＳＳＰ信号において変化点が発生するまでの期間、少なくともクロック数をカウントする必要がある。つまり、本実施の形態の場合、水平方向カウンタ２は、少なくとも水平ブランキング期間Ｔ３はカウントする必要がある。

水平方向カウンタ２がカウントする必要がない期間では、水平方向カウンタ２のカウントを停止することで消費電力を低減できる。つまり、水平カウンタ停止回路５によって、映像信号の１水平走査期間Ｔ１内に、信号発生回路群４にて生成される全てのタイミング信号において変化点が発生した後から、新たなＨ_ＳＹＮＣ信号が入力されるまでの間の時期に、水平方向カウンタ２のカウントを停止するよう制御すれば、消費電力を低減することができる。

より詳細には、本実施の形態に示すように、ＴＧ１０が、任意のＨ_ＳＹＮＣ信号が入力した後、映像信号の水平ブランキング期間Ｔ３が始まり、その後水平有効表示期間Ｔ２へ移行し、次のＨ_ＳＹＮＣ信号が入力するまで当該水平有効表示期間Ｔ２が継続するように設定されている場合、水平カウンタ停止回路５は、水平方向カウンタ２が少なくとも水平ブランキング期間Ｔ３の間はカウントを行い、その後、次のＨ_ＳＹＮＣ信号が入力するまでの所定の時期にカウントを停止するように制御すればよい。つまり、水平カウンタ停止回路５の機能を一般化すると、任意の水平基準信号が入力し、映像信号の１水平走査期間Ｔ１内に前記信号発生回路にて生成される全てのタイミング信号において変化点が発生した時点から、新たな水平基準信号が入力されるまでの間に、前記水平方向カウンタ手段のカウントを停止する期間を有するよう制御するものであればよい。

なお、水平方向カウンタ２は、少なくとも前記期間はカウントする必要があるが、それ以上の期間カウントしてもよいことはいうまでもない。ただし、水平方向カウンタ２のカウントの時間が増加すれば、それだけ消費電力も増加するため、水平方向カウンタ２のカウントする期間はできるだけ短い方がよく、水平ブランキング期間Ｔ３だけカウントするように構成されることが好ましい。つまり、水平カウンタ停止回路５は、水平方向カウンタ２が水平ブランキング期間Ｔ３だけカウントを行い、その後カウントを停止するように制御するものであることが好ましい。

これを換言すれば、信号発生回路群４は、水平方向カウンタ２がカウントを行っている期間内に、映像信号の１水平走査期間Ｔ１内に生成される全てのタイミング信号において変化点を発生させるものであるといえる。

また、信号発生回路群４において、水平ブランキング期間Ｔ３と水平有効表示期間Ｔ２との切り替えタイミング付近に信号の変化点が発生するＳＳＰ信号を基準に考えることもできる。この場合、信号発生回路群４は、少なくともＳＳＰ信号を発生するＳＳＰ回路４ａを備えており、前記ＳＳＰ信号は、任意の水平基準信号が入力した後、映像信号の１水平走査期間Ｔ１内に前記信号発生回路群にて生成される全てのタイミング信号のうち、最も遅いタイミングで変化点が発生するように構成されており、水平カウンタ停止回路５は、任意のＨ_ＳＹＮＣ信号が入力し、信号発生回路群４のＳＳＰ回路４ａにて生成されるＳＳＰ信号において変化点が発生した時点から、新たなＨ_ＳＹＮＣ信号が入力されるまでの間の所定の時期に、水平方向カウンタ２のカウントを停止するよう制御するものであると表現できる。

なお、１水平走査期間Ｔ１は、Ｈ_ＳＹＮＣ信号が“Ｌｏｗ”となってから、次のＨ_ＳＹＮＣ信号が“Ｌｏｗ”になるまでの期間である例を説明したが、本発明はこれに限定されない。１水平走査期間Ｔ１は、Ｈ_ＳＹＮＣ信号が“Ｌｏｗ”となり再び“Ｈｉｇｈ”となってから、次のＨ_ＳＹＮＣ信号が“Ｌｏｗ”となり再び“Ｈｉｇｈ”になるまでの期間であってもよい。また、Ｈ_ＳＹＮＣ信号は、図２（ａ）に示すＨ_ＳＹＮＣ信号の“Ｈｉｇｈ”と“Ｌｏｗ”とを反転させた同一のデューティー比を有する信号にしてもよい。

次いで、垂直方向について説明する。図２（ｂ）に示す垂直方向のタイミングチャートには、Ｖ_ＳＹＮＣ信号、Ｈ_ＳＹＮＣ信号、ＳＳＰ信号、ＧＣＫ信号、ＰＷＣ信号、ＧＳＰ信号、ＰＣＴＬ信号、ＵＤ信号、垂直有効表示期間Ｔ５（垂直有効表示エリア）と垂直ブランキング期間Ｔ６、及び垂直方向カウンタ３の動作期間が示されている。

本タイミングチャートでは、Ｖ_ＳＹＮＣ信号が“Ｌｏｗ”となってから、次のＶ_ＳＹＮＣ信号が“Ｌｏｗ”になるまでの期間、つまり１垂直走査期間Ｔ４には、垂直有効表示期間Ｔ５（垂直有効表示エリア）と、垂直ブランキング期間Ｔ６とが存在する。

図２（ｂ）に示すように、ＳＳＰ信号及びＰＣＴＬ信号は、垂直有効表示期間Ｔ５内に変化点が発生するように構成されている。また、ＧＣＫ信号及びＰＷＣ信号は、主として垂直有効表示期間Ｔ５内に変化点が発生するものであるが、垂直ブランキング期間Ｔ６内にもわずかに変化点が発生している。ＧＳＰ信号は、Ｖ_ＳＹＮＣ信号が“Ｌｏｗ”となった後、垂直ブランキング期間Ｔ６が始まり、この垂直ブランキング期間Ｔ６と垂直有効表示期間Ｔ５との切り換え間際に変化点が発生するように構成されている。ＵＤ信号も、Ｖ_ＳＹＮＣ信号が“Ｌｏｗ”となった後、垂直ブランキング期間Ｔ６が始まり、この垂直ブランキング期間Ｔ６と垂直有効表示期間Ｔ５との切り換え間際に、変化点が発生するように構成されているが、ＧＳＰ信号における変化点の発生タイミングより早く変化点が発生するように構成されている。なお、垂直ブランキング期間Ｔ６内では、低消費電力化のために、ＳＳＰ信号等の各種信号を止めることが一般的であるため、このようなタイミングチャートとなる。

つまり、本実施の形態におけるＴＧ１０は、任意のＶ_ＳＹＮＣ信号が入力した後、映像信号の垂直ブランキング期間Ｔ６が始まり、その後垂直有効表示期間Ｔ５へ移行し、次のＶ_ＳＹＮＣ信号が入力するまで当該垂直有効表示期間Ｔ５が継続するように設定されている。

ここで、垂直ブランキング期間Ｔ６と垂直有効表示期間Ｔ５とが切り替わるタイミング、つまり、垂直有効表示期間Ｔ５の開始位置を割り出す必要があるため、垂直方向カウンタ３は、少なくとも垂直ブランキング期間Ｔ６はカウントを行う必要がある。そして、垂直方向カウンタ３によって垂直有効表示期間Ｔ５の開始位置を割り出された後は、垂直方向カウンタ３を停止させれば、消費電力を低減することができる。

したがって、垂直カウンタ停止回路６は、垂直方向カウンタ３が少なくとも垂直ブランキング期間Ｔ６の間はカウントを行い、その後、次のＶ_ＳＹＮＣ信号が入力するまでの所定の時期にカウントを停止するように制御する。さらに、垂直カウンタ停止回路６は、垂直方向カウンタ３が垂直ブランキング期間Ｔ６だけカウントを行い、その後カウントを停止するように制御するものであることが好ましい。この場合、より消費電力を低減することができるためである。

このような、垂直カウンタ停止回路６の機能を一般化して表現すると、任意の垂直基準信号が入力し、映像信号の１垂直走査期間Ｔ４内に前記信号発生回路にて生成される全てのタイミング信号において変化点が発生した時点から、新たな垂直基準信号が入力されるまでの間に、前記垂直方向カウンタ手段のカウントを停止する期間を有するよう制御するものであればよいといえる。

また、信号発生回路群４において、垂直ブランキング期間Ｔ６と垂直有効表示期間Ｔ５との切り替えタイミング付近に信号の変化点が発生するＧＳＰ信号を基準に考えることもできる。この場合、信号発生回路群４は、少なくともゲート駆動回路のシフトスタート信号（ＧＳＰ）を発生する回路４ｂを備えており、垂直カウンタ停止回路６は、任意のＶ_ＳＹＮＣ信号が入力され、信号発生回路群４にて生成されるＧＳＰ信号において変化点が発生した後から、新たなＶ_ＳＹＮＣ信号が入力されるまでの間の時期に、当該垂直方向カウンタ３のカウントを停止するよう制御するものであると表現できる。

なお、１垂直走査期間Ｔ４は、Ｙ_ＳＹＮＣ信号が“Ｌｏｗ”となってから、次のＹ_ＳＹＮＣ信号が“Ｌｏｗ”になるまでの期間である例を説明したが、本発明はこれに限定されない。１垂直走査期間Ｔ４は、Ｙ_ＳＹＮＣ信号が“Ｌｏｗ”となり再び“Ｈｉｇｈ”となってから、次のＹ信号が“Ｌｏｗ”となり再び“Ｈｉｇｈ”になるまでの期間であってもよい。また、Ｙ_ＳＹＮＣ信号は、図２（ｂ）に示すＹ_ＳＹＮＣ信号の“Ｈｉｇｈ”と“Ｌｏｗ”とを反転させた同一のデューティー比を有する信号にしてもよい。

以上のように、本実施の形態に係るＴＧ１０及び該ＴＧ１０を備える液晶表示装置１００は、所定の期間だけ水平方向カウンタ２及び垂直方向カウンタ３を動作させた後、停止させるためのカウンタ停止手段（水平カウンタ停止回路５、垂直カウンタ停止回路６）を備えている。このため、水平方向カウンタ２及び垂直方向カウンタ３の動作期間を短くすることができ、その分だけ消費電力を低減させることができる。

さらに、水平方向カウンタ２及び垂直方向カウンタ３におけるカウント数を低減させることができるため、水平方向カウンタ２及び垂直方向カウンタ３からＴＧ１０への配線量を減少（例えば、パネルレイアウト上）させることができる。したがって、回路面積の縮小（額縁が小さくなる）を達成することができる。

また、図１のブロック図中、水平カウンタ停止回路５及び垂直カウンタ停止回路６から信号発生回路群４に向けて配線を設けることもできる。

また、信号発生回路群４内において判定するカウンタのビット数が減るため、信号発生回路群４内での信号変化点位置の検出回路を小さくできる。これも回路面積の縮小につながる。

加えて、水平方向カウンタ２又は垂直方向カウンタ３が同期カウンタの場合、ビット数減少により、ＣＬＫ信号を送信するラインへの負荷を減少させることもでき、低消費電力化、回路面積の縮小（額縁が小さくなる／ＣＬＫラインバッファの小型化）を図ることができる。

なお、本発明において、水平方向カウンタ及び垂直方向カウンタは、同期カウンタであってもよいし、非同期カウンタであってもよい。また、本実施の形態ではバイナリーカウンタを用いているが、これに限られるものではなく、ＢＣＤカウンタでも同様の結果が得られるが、より好適には、バイナリーカウンタが好ましい。

なお、本実施の形態では、水平カウンタ停止回路５及び垂直カウンタ停止回路６を両方備えるＴＧ１０について説明したが、消費電力の低減という本発明の目的を達成するためには、水平カウンタ停止回路５及び垂直カウンタ停止回路６の少なくとも一方を備えていればよく、水平カウンタ停止回路５及び垂直カウンタ停止回路６のどちらか一方を備えるＴＧ１０や表示装置も本発明に含まれる。

また、本発明は、上述した実施形態に限られるものではなく、本出願当時の技術水準に基づき、適宜一般化することが可能である。例えば、マトリクス型の液晶表示装置だけでなく、本発明に係るタイミング信号生成装置は、基準信号が少なくとも入力され、アレイ状に配置された電子素子を駆動するための駆動回路に対してタイミング信号を出力する構成のものにも適用可能である。この場合、本発明に係るタイミング信号生成装置は、前記基準信号を基準としてカウント動作を行うカウンタ手段と、前記カウンタ手段のカウント出力に従って、前記タイミング信号を生成する信号発生回路と、任意の基準信号が入力された後、次の基準信号が入力されるまでの間に、前記カウンタ手段のカウント動作を停止させることができるカウント停止手段と、を備える構成となる。

なお、本明細書において、「アレイ状」とは、１列に配置されたもの及びマトリクス状に配置されたものの双方を含む概念で用いる。

また、クロック信号及び水平基準信号が少なくとも入力され、マトリクス状に配された電子素子を駆動するための水平駆動回路に対してタイミング信号を出力するタイミング信号生成装置も本発明に含まれ得る。この場合、本発明に係るタイミング信号生成装置は、前記水平基準信号を基準としてクロック信号のカウント動作を行う水平方向カウンタ手段と、前記水平方向カウンタ手段のカウント出力に従って、前記タイミング信号を生成する信号発生回路と、任意の水平基準信号が入力されてから次の水平基準信号が入力される期間に、水平方向カウンタ手段のカウント動作を停止させることができる水平カウンタ停止手段と、を備える構成となる。

また、水平基準信号及び垂直基準信号が少なくとも入力され、マトリクス状に配された電子素子を駆動するための垂直駆動回路に対してタイミング信号を出力するタイミング信号生成装置も本発明に含まれる。この場合、この場合、本発明に係るタイミング信号生成装置は、前記垂直基準信号を基準として前記水平基準信号のパルス数をカウントする垂直方向カウンタ手段と、前記垂直方向カウンタ手段のカウント出力に従って、前記タイミング信号を生成する信号発生回路と、任意の垂直基準信号が入力されてから次の垂直基準信号が入力される期間に、垂直方向カウンタ手段のカウント動作を停止させることができる垂直カウンタ停止手段と、を備える構成となる。

また、上述の技術を組み合わせた構成のタイミング信号生成装置も本発明に含まれる。具体的には、少なくとも水平基準信号、垂直基準信号及びクロック信号が入力され、マトリクス状に配された電子素子を駆動するための水平駆動回路及び垂直駆動回路に対してタイミング信号を生成し出力するタイミング信号生成装置である。この場合、本発明に係るタイミング信号生成装置は、水平基準信号を基準としてクロック信号のクロック数をカウントする水平方向カウンタ手段と、垂直基準信号を基準として前記水平基準信号のパルス数をカウントする垂直方向カウンタ手段と、前記水平方向カウンタ手段及び垂直方向カウンタ手段のカウント出力に従って、タイミング信号を生成する信号発生回路と、任意の水平基準信号が入力されてから次の水平基準信号が入力される期間に、水平方向カウンタ手段のカウント動作を停止させることができる水平カウンタ停止手段と、任意の垂直基準信号が入力されてから次の垂直基準信号が入力される期間に、垂直方向カウンタ手段のカウント動作を停止させることができる垂直カウンタ停止手段と、を備える構成となる。

さらに、クロック信号及び垂直基準信号が入力され、マトリクス状に配された電子素子を駆動するための駆動回路に対してタイミング信号を出力するタイミング信号生成装置であってもよい。この場合、本発明に係るタイミング信号生成装置は、前記垂直基準信号を基準として前記クロック信号のクロック数をカウントする垂直カウンタ手段と、前記垂直カウンタ手段のカウント出力に従って、前記タイミング信号を生成する信号発生回路と、任意の基準信号が入力されてから次の基準信号が入力されるまでの期間に、垂直カウンタ手段のカウント動作を停止させることができる垂直カウンタ停止手段と、を備える構成となる。

また、前記タイミング信号生成装置は、前記水平基準信号が入力されてから、前記水平方向カウンタ手段のカウント動作を開始し、タイミング信号の変化点を生成した後、水平カウンタ停止手段により前記水平方向カウンタ手段のカウント動作を停止し、次の水平基準信号を入力するまでカウント動作を停止し続けるように制御されてもよい。

また、前記タイミング信号生成装置は、前記垂直基準信号が入力されてから、前記垂直方向カウンタ手段のカウント動作を開始し、タイミング信号の変化点を生成した後、垂直カウンタ停止手段により前記垂直方向カウンタ手段のカウント動作を停止し、次の垂直基準信号を入力するまでカウント動作を停止し続けるように制御されてもよい。

〔実施の形態２〕
本発明の他の一実施形態について説明すると以下の通りである。なお、本実施の形態において、前記実施形態１における構成要素と同一の機能を有する構成要素については、同一の符号を付し、その説明を省略する。本実施の形態では、前記実施形態１との相違点について説明するものとする。

前記実施形態１は、水平方向カウンタ２及び垂直方向カウンタ３を所定の時期に停止させ、消費電力の低減を図るものである。この場合、水平方向カウンタ２及び垂直方向カウンタ３において、停止させる期間はカウントを行わないため、停止させる期間分だけビット数のより少ないカウンタを用いることができる。

そこで、本実施の形態では、水平方向カウンタ２’及び垂直方向カウンタ３’を所定の時期に停止させ、消費電力の低減を図るものであって、さらに、停止させる期間分だけ水平方向カウンタ２’及び垂直方向カウンタ３’のカウンタのビット数を低減させた形態について説明する。なお、前記水平方向カウンタ２’及び垂直方向カウンタ３’以外の構成は、実施形態１と同様である。以下、理解を容易にするために、ＶＧＡ画像を表示する場合を例に挙げて説明する。

アクティブマトリクス型の液晶表示装置において、ＶＥＳＡ準拠６０ＨｚのＶＧＡ画像を表示する場合、ブランキング期間も含めた画像エリアは、ドットクロック２５．１７５ＭＨｚで、８００ドット（水平方向）×５２５ライン（垂直方向）となる。この８００、５２５を２進数で表現する場合、それぞれ１０ｂｉｔ必要である。なお、有効表示期間（有効映像エリア）は、６４０ドット（水平方向）×４８０ライン（垂直方向）である。

上述したように、ＴＧ１０が備える水平方向カウンタ２及び垂直方向カウンタ３には、信号発生回路群４から出力される各タイミング信号が必要とする位置（主に、変化点）までカウントする必要がある。

ここで、まず従来の液晶表示装置が備える水平方向カウンタ及び垂直方向カウンタについて説明する。水平方向に関して、図６（ａ）に示すように、ＧＣＫ信号、ＦＲＰ信号は、Ｈ_ＳＹＮＣ信号が“Ｌｏｗ”となってから次のＨ_ＳＹＮＣ信号が“Ｌｏｗ”になる少し前に変化点が発生するように構成されている。これらの信号は、通常、ブランキング期間内にあるため、ＧＣＫ信号、ＦＲＰ信号において変化点が発生する位置は、６４１以上８００以下の位置となる。したがって、従来の液晶表示装置における水平方向カウンタは、１０ｂｉｔ必要になる。

次に、垂直方向に関して説明すると、上述したように、垂直ブランキング期間Ｔ９６内では、低消費電力化のために、ＳＳＰ信号を停止すると考える。図６（ｂ）に示すように、ＳＳＰ信号を出力させなくなる位置（変化点を発生させなくなる位置）は、Ｖ_ＳＹＮＣ信号が“Ｌｏｗ”となってから、次のＶ_ＳＹＮＣ信号が“Ｌｏｗ”となる少し前にある。ここで、垂直方向カウンタは、垂直ブランキング期間Ｔ９６の開始位置を検出するために、有効表示エリアの水平本数はカウントしなければならないので、４８１以上５２５以下のカウントが必要になる。したがって、従来の液晶表示装置における垂直方向カウンタは、９ｂｉｔか１０ｂｉｔ必要になる。

次いで、本実施の形態に係る液晶表示装置について説明する。本実施の形態でも従来の場合と同様に考えることができる。すなわち、図２（ａ）に示すように、水平方向に関して、ＧＣＫ信号やＦＲＰ信号等の変化点は、Ｈ_ＳＹＮＣ信号が一旦“Ｌｏｗ”となり“Ｈｉｇｈ”となってからすぐの位置に発生するように構成されている。そして、変化点の発生タイミングが一番遅いのがＳＳＰ信号ということになる。

これらの信号の変化点の発生位置は、通常、ブランキング期間Ｔ３内にあるため、最大１６０までカウントすると全ての信号が変化点をむかえることになる。このため、従来では１０ｂｉｔのカウンタが必要であったが、本実施の形態に係る水平方向カウンタ２’は、少なくとも８ｂｉｔのカウンタを用いていればよい。なお、水平方向カウンタ２’は、そのカウンタが振り切れた時点でカウントを停止し、再びＨ_ＳＹＮＣ信号が“Ｌｏｗ”になるまで、動作を停止し続ける。その間、ＴＧ１０からの出力信号もベタ信号となる。

また、垂直方向に関しても同様に、Ｖ_ＳＹＮＣ信号が“Ｌｏｗ”となってから、垂直ブランキング期間Ｔ６が始まり、その後、垂直有効表示期間Ｔ５（有効表示エリア）が、次のＶ_ＳＹＮＣ信号が“Ｌｏｗ”となるまで続くように構成されている。従来の液晶表示装置においては、垂直方向カウンタは、垂直ブランキング期間Ｔ６の開始位置を割り出すための存在であったが、本実施の形態では逆に、垂直有効表示期間Ｔ５の開始位置を割り出すための存在となる。この場合、垂直方向カウンタ３’は、少なくとも垂直ブランキング期間Ｔ６である４５のカウントを行えばよく、少なくとも６ｂｉｔのカウンタを用いていればよい。

以上のことを一般化して表現すると、水平方向カウンタ２は、１水平走査期間Ｔ１をクロック信号の１周期で割った数を２進数で表現するのに必要なビット数より少ないビット数のカウンタを用いているものであればよいが、さらに、水平方向カウンタ２は、少なくとも水平ブランキング期間Ｔ３を２進数で表現するのに必要なビット数以上のカウンタを用いていることがより好適である。

また、本実施の形態のように、任意のＨ_ＳＹＮＣ信号が入力した後、映像信号の水平ブランキング期間Ｔ３が始まり、その後水平有効表示期間Ｔ２へ移行し、次のＨ_ＳＹＮＣ信号が入力するまで当該水平有効表示期間Ｔ２が継続するように設定されている場合、水平カウンタ停止回路５は、前記水平ブランキング期間Ｔ３が経過した後から水平方向カウンタ２におけるカウンタが振り切れるまでの所定の時期に或いは振り切れるとそれに伴って、水平方向カウンタ２のカウントを停止させるものであることが好ましい。例えば、水平カウンタ停止回路５の最も簡単な構成としては、水平方向カウンタ２におけるカウンタが振り切れると、水平方向カウンタ２のカウントを停止させるような構成を挙げることができ、その他では、水平ブランキング期間Ｔ３が経過した、数クロック後にカウントを停止させるような構成や、水平方向カウンタ２が振り切れカウント動作を終了すると、信号発生回路群は水平方向カウンタ２がカウントしている値を参照しないようにしておく構成などが挙げられる。なお、低消費電力の観点からすれば、水平ブランキング期間Ｔ３の経過と同時にカウントを停止させることがより望ましい。

また、垂直方向カウンタ３は、１垂直走査期間Ｔ４を水平走査期間Ｔ１で割った数を２進数で表現するのに必要なビット数より少ないビット数のカウンタを用いているものであればよいが、さらに、垂直方向カウンタ３は、少なくとも垂直ブランキング期間Ｔ６を水平走査期間Ｔ１で割った数を２進数で表現するのに必要なビット数以上のカウンタを用いていることがより好適である。

また、本実施の形態のように、任意のＶ_ＳＹＮＣ信号が入力した後、映像信号の垂直ブランキング期間Ｔ６が始まり、その後垂直有効表示期間Ｔ５へ移行し、次のＶ_ＳＹＮＣ信号が入力するまで当該垂直有効表示期間Ｔ５が継続するように設定されている場合、垂直カウンタ停止回路６は、前記垂直ブランキング期間Ｔ６が経過した後から垂直方向カウンタ３におけるカウンタが振り切れるまでの所定の時期に或いは振り切れるとそれに伴って、垂直方向カウンタ３のカウントを停止させるものであることが好ましい。例えば、垂直カウンタ停止回路６の最も簡単な構成としては、垂直方向カウンタ３におけるカウンタが振り切れると、垂直方向カウンタ３のカウントを停止させるような構成を挙げることができる。その他では、水平ブランキング期間Ｔ３が経過した数クロック後にカウントを停止させるような構成が挙げられる。なお、低消費電力の観点からすれば、水平ブランキング期間Ｔ３の経過と同時にカウントを停止させることがより望ましい。

以上のように、本実施の形態に係るタイミング信号生成装置は、水平方向カウンタ及び垂直方向カウンタを所定の時期に停止させるためのカウンタ停止手段と、カウンタのビット数を低減させた水平方向カウンタ及び垂直方向カウンタとを備えるものである。

このため、前記実施形態１が奏する効果に加えて、水平方向カウンタ及び垂直方向カウンタのビット数が減るので、回路規模が小さくなる。このため、低消費電力化が図られるとともに、回路面積の縮小（額縁が小さくなる）という効果を奏する。

また、ビット数を低減させた水平方向カウンタ２及び／又は垂直方向カウンタ３を備える場合には、カウント動作を終了すると信号発生回路群は垂直方向カウンタ３がカウントしている値を参照しないようにしておく構成に変形しうる。このように変形しても、既にカウントを終えているために、カウンタを動作し続けるものに比べて低消費電力化が図られるとともに、回路面積の縮小（額縁が小さくなる）という効果を奏する。また、信号発生回路群４も誤動作することがない。

なお、ここまで、ＶＧＡ表示の場合を例に挙げて説明してきたが、本発明は、ＶＧＡ表示だけでなく、より大きい画像フォーマット（例えば、ＳＶＧＡやＸＧＡ等）ではさらに効果があり、特に独自の画像フォーマットで、画素数が多く、水平・垂直ブランキング期間が短い場合の効果が顕著である。

また、本実施の形態では、水平方向カウンタ及び垂直方向カウンタの両方がビット数の少ないカウンタの場合を例に挙げて説明したが、この構成に限定されるものではない。すなわち、消費電力の低減及び回路面積の縮小という目的を達成するためには、水平方向カウンタ及び垂直方向カウンタの少なくとも一方のビット数が少なければよく、かかる実施形態も本発明に含まれる。

最後に、上述した本発明に係るタイミング信号生成装置を備えるマトリクス型表示装置も本発明に含まれ得る。ここで、マトリクス型表示装置としては、上述したアクティブマトリクス型の液晶表示装置以外にも、例えば、ＤＭＤやＥＬ、ＦＥＤ、ＬＥＤ、ＰＤＰ、蛍光表示管等を挙げることができる。

また、前記タイミング信号生成装置は、ＩＣチップであってもよいし、また、画像表示素子が形成されている基板上にモノリシックに形成されていてもよい。特に、画像表示素子が形成されている基板上に、前記タイミング信号生成装置がモノリシックに形成されているアクティブマトリクス型の液晶表示装置とすると好適である。

また、本発明は、上述した実施形態に限られるものではなく、本出願当時の技術水準に基づき、適宜一般化することが可能である。

さらに、タイミング信号生成装置を備えるマトリクス型表示装置を駆動する方法も本発明に含まれる。例えば、アレイ状に配された電子素子と、当該電子素子を駆動するための駆動回路と、基準信号を用いてタイミング信号を生成し前記駆動回路に対して出力するタイミング信号生成装置と、を備える電子デバイスの駆動方法であって、前記タイミング信号生成装置は、前記基準信号を基準としてカウント動作を行うカウンタ手段と、前記カウンタ手段のカウント出力に従って、前記タイミング信号を生成する信号発生回路とを備えており、任意の基準信号が入力されてから次の基準信号が入力されるまでの期間に、カウンタ手段のカウントを停止又は終了させるステップを含む方法を挙げることができる。

ここで、「カウントを終了」とは、カウンタが振り切れた場合に、振り切れたことを示すパルスを出して信号発生回路がカウンタを参照しないようにすることである。

また、マトリクス状に配された電子素子と、当該電子デバイスを駆動するための駆動回路と、水平基準信号及びクロック信号を用いてタイミング信号を生成し前記駆動回路に対して出力するタイミング信号生成装置と、を備える電子デバイスの駆動方法であって、前記タイミング信号生成装置は、前記水平基準信号を基準として前記クロック信号のクロック数をカウントする水平方向カウンタ手段と、前記水平方向カウンタ手段のカウント出力に従って、前記複数のタイミング信号を生成する信号発生回路と、を備えており、任意の水平基準信号が入力されてから次の水平基準信号が入力される期間に、水平方向カウンタ手段のカウント動作を停止又は終了させるステップを含む方法も本発明に含まれる。

また、マトリクス状に配された電子素子と、当該電子素子を駆動するための駆動回路と、垂直基準信号及び水平基準信号を用いてタイミング信号を生成し前記駆動回路に対して出力するタイミング信号生成装置と、を備える電子デバイスの駆動方法であって、前記タイミング信号生成装置は、前記垂直基準信号を基準として前記水平基準信号のパルス数をカウントする垂直方向カウンタ手段と、前記垂直方向カウンタ手段のカウント出力に従って、前記複数のタイミング信号を生成する信号発生回路と、を備えており、任意の垂直基準信号が入力されてから次の垂直基準信号が入力される期間に、垂直方向カウンタ手段のカウント動作を停止又は終了させるステップを含む方法であってもよい。

また、上述の技術を組み合わせた態様であってもよい。すなわち、本発明には、マトリクス状に配された電子素子と、当該電子素子を駆動するための垂直駆動回路及び水平駆動回路と、当該垂直駆動回路及び水平駆動回路に対して、水平基準信号及び垂直基準信号に従って、複数のタイミング信号を生成し出力するタイミング信号生成装置と、を備える電子デバイスの駆動方法であって、前記タイミング信号生成装置は、水平基準信号に従ってクロック数をカウントする水平方向カウンタ手段と、垂直基準信号に従ってクロック数をカウントする垂直方向カウンタ手段と、を備えており、前記水平方向カウンタ手段を、前記水平基準信号を入力してからクロック数のカウントを開始し、その後にカウントを停止又は終了させ、次の基準信号を入力するまでカウントを停止又は終了し続けるように制御するステップと、前記垂直方向カウンタ手段を、垂直基準信号を入力してからクロック数のカウントを開始し、その後にカウントを停止又は終了させ、次の基準信号を入力するまでカウントを停止又は終了し続けるように制御するステップと、を含む方法も含まれる。

さらに、マトリクス状に配された電子素子と、当該電子素子を駆動するための駆動回路と、垂直基準信号及びクロック信号を用いて複数のタイミング信号を生成し前記駆動回路に対して出力するタイミング信号生成装置と、を備える電子デバイスの駆動方法であって、前記タイミング信号生成装置は、前記垂直基準信号を基準として前記クロック信号のクロック数をカウントするカウンタ手段と、前記カウンタ手段のカウント出力に従って、前記複数のタイミング信号を生成する信号発生回路とを備えており、任意の基準信号が入力されてから次の基準信号が入力されるまでの期間に、カウンタ手段のカウント動作を停止又は終了させるステップを含む方法であってもよい。

また、アレイ状に配された電子素子と、当該電子素子を駆動するための駆動回路と、基準信号を用いてタイミング信号を生成し前記駆動回路に対して出力するタイミング信号生成装置と、を備えた電子デバイスの駆動方法であって、前記タイミング信号生成装置は、前記基準信号を基準としてカウント動作を行うカウンタ手段と、前記カウンタ手段のカウント出力に従って、前記タイミング信号を生成する信号発生回路と、を備え、前記カウンタ手段は、前記基準信号の１周期をカウンタ手段がカウントする信号の１周期で割った数を２進数で表現するのに必要なビット数よりも、少ないビット数で形成されており、前記カウンタ手段のカウンタが振り切れると、信号発生回路に対してカウンタ手段のカウントした信号数を参照しないように制御信号が出力されるステップを含む方法も本発明に含まれ得る。

また、以上の実施の形態には、マトリクス状に画素を備えるアクティブ型表示装置を例示したが、本発明はアレイ状に電子素子が配置されている他の電子デバイスにも適用可能である。すなわち、一列又はマトリクス状に表示素子が配置された蛍光表示管、一列又はマトリクス状に受光素子が配列されているスキャナ、その他、画像処理ＩＣ、指紋認証装置等にも適用しうる。また、表示装置の表示素子の構成を応用して、表示素子を受像素子として使用する撮像装置についても本発明は好適に適用できる。この場合、表示装置の場合と同様にタイミング信号生成装置を受光素子とモノリシックに形成した撮像装置とするとさらに好適である。

本発明に係るタイミング信号生成手段は、以上のように、所定の期間だけ水平方向カウンタ手段及び／又は垂直方向カウンタ手段のカウントを動作させ、その後停止させることができる。このため、水平方向カウンタ手段及び／又は垂直方向カウンタ手段の動作停止期間が発生するため、消費電力を低減させることができるという効果を奏する。

また、本発明にかかるタイミング信号生成手段を用いた電子デバイス又はマトリクス型表示装置によれば、カウンタ手段の消費電力が低減した電子デバイス又はマトリクス型表示装置あるいは受像装置を提供することができる。

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

以上のように、本発明は、液晶、ＰＤＰ、有機ＥＬ、ＬＥＤ、ＦＥＤ、ＤＭＤ等の各種表示素子を用いたマトリクス型の表示装置の他、一列又はマトリクス状に表示素子が配置された蛍光表示管、一列又はマトリクス状に受光素子が配列されているスキャナ等、アレイ状の電子素子が配置された電子デバイス全般に適用でき、いずれにおいても消費電力の低減を達成することができる。また、その他、広範な産業上の利用可能性がある。

Claims

基準信号が少なくとも入力され、アレイ状に配置された電子素子を駆動するための駆動回路に対してタイミング信号を出力するタイミング信号生成装置であって、
前記基準信号を基準としてカウント動作を行うカウンタ手段と、
前記カウンタ手段のカウント出力に従って、前記タイミング信号を生成する信号発生回路と、
任意の基準信号が入力された後、次の基準信号が入力されるまでの間に、前記カウンタ手段のカウント動作を停止させることができるカウント停止手段と、を備えることを特徴とするタイミング信号生成装置。
クロック信号及び水平基準信号が少なくとも入力され、マトリクス状に配された電子素子を駆動するための水平駆動回路に対してタイミング信号を出力するタイミング信号生成装置であって、
前記水平基準信号を基準としてクロック信号のカウント動作を行う水平方向カウンタ手段と、
前記水平方向カウンタ手段のカウント出力に従って、前記タイミング信号を生成する信号発生回路と、
任意の水平基準信号が入力されてから次の水平基準信号が入力される期間に、水平方向カウンタ手段のカウント動作を停止させることができる水平カウンタ停止手段と、を備えることを特徴とするタイミング信号生成装置。
水平基準信号及び垂直基準信号が少なくとも入力され、マトリクス状に配された電子素子を駆動するための垂直駆動回路に対してタイミング信号を出力するタイミング信号生成装置であって、
前記垂直基準信号を基準として前記水平基準信号のパルス数をカウントする垂直方向カウンタ手段と、
前記垂直方向カウンタ手段のカウント出力に従って、前記タイミング信号を生成する信号発生回路と、
任意の垂直基準信号が入力されてから次の垂直基準信号が入力される期間に、垂直方向カウンタ手段のカウント動作を停止させることができる垂直カウンタ停止手段と、を備えることを特徴とするタイミング信号生成装置。
少なくとも水平基準信号、垂直基準信号及びクロック信号が入力され、マトリクス状に配された電子素子を駆動するための水平駆動回路及び垂直駆動回路に対してタイミング信号を生成し出力するタイミング信号生成装置であって、
前記タイミング信号生成装置は、
水平基準信号を基準としてクロック信号のクロック数をカウントする水平方向カウンタ手段と、
垂直基準信号を基準として前記水平基準信号のパルス数をカウントする垂直方向カウンタ手段と、
前記水平方向カウンタ手段及び垂直方向カウンタ手段のカウント出力に従って、タイミング信号を生成する信号発生回路と、を備えており、
さらに、前記タイミング信号生成装置は、
任意の水平基準信号が入力されてから次の水平基準信号が入力される期間に、水平方向カウンタ手段のカウント動作を停止させることができる水平カウンタ停止手段と、
任意の垂直基準信号が入力されてから次の垂直基準信号が入力される期間に、垂直方向カウンタ手段のカウント動作を停止させることができる垂直カウンタ停止手段と、を備えることを特徴とするタイミング信号生成装置。
クロック信号及び垂直基準信号が入力され、マトリクス状に配された電子素子を駆動するための駆動回路に対してタイミング信号を出力するタイミング信号生成装置であって、
前記垂直基準信号を基準として前記クロック信号のクロック数をカウントする垂直カウンタ手段と、
前記垂直カウンタ手段のカウント出力に従って、前記タイミング信号を生成する信号発生回路と、
任意の基準信号が入力されてから次の基準信号が入力されるまでの期間に、垂直カウンタ手段のカウント動作を停止させることができる垂直カウンタ停止手段と、を備えることを特徴とするタイミング信号生成装置。
前記タイミング信号生成装置は、
前記水平基準信号が入力されてから、前記水平方向カウンタ手段のカウント動作を開始し、タイミング信号の変化点を生成した後、水平カウンタ停止手段により前記水平方向カウンタ手段のカウント動作を停止し、次の水平基準信号を入力するまでカウント動作を停止し続ける制御部を含むことを特徴とする請求項２又は４に記載のタイミング信号生成装置。
前記タイミング信号生成装置は、
前記垂直基準信号が入力されてから、前記垂直方向カウンタ手段のカウント動作を開始し、タイミング信号の変化点を生成した後、垂直カウンタ停止手段により前記垂直方向カウンタ手段のカウント動作を停止し、次の垂直基準信号を入力するまでカウント動作を停止し続ける制御部を含むことを特徴とする請求項３〜５のいずれか１項に記載のタイミング信号生成装置。
前記マトリクス状に配された電子素子は、マトリクス状に配された表示画素であって、
前記信号発生回路は、前記水平方向カウンタ手段がカウントを行っている期間内に、映像信号の１水平走査期間内に生成される全てのタイミング信号の変化点を発生させるものであることを特徴とする請求項２又は４に記載のタイミング信号生成装置。
前記マトリクス状に配された電子素子は、マトリクス状に配された表示画素であって、
前記水平カウンタ停止手段は、任意の水平基準信号が入力し、映像信号の１水平走査期間内に前記信号発生回路にて生成される全てのタイミング信号において変化点が発生した時点から、新たな水平基準信号が入力されるまでの間に、前記水平方向カウンタ手段のカウントを停止する期間を有するよう制御するものであることを特徴とする請求項２又は４に記載のタイミング信号生成装置。
前記マトリクス状に配された電子素子は、マトリクス状に配された表示画素であって、
前記垂直カウンタ停止手段は、任意の垂直基準信号が入力し、映像信号の１垂直走査期間内に前記信号発生回路にて生成される全てのタイミング信号において変化点が発生した時点から、新たな垂直基準信号が入力されるまでの間に、前記垂直方向カウンタ手段のカウントを停止する期間を有するよう制御するものであることを特徴とする請求項３〜５のいずれか１項に記載のタイミング信号生成装置。
前記マトリクス状に配された電子素子は、マトリクス状に配された表示画素であって、
前記信号発生回路は、少なくとも水平駆動回路のシフトスタート信号を発生する回路を含む複数のタイミング信号を発生するものであり、
前記水平駆動回路のシフトスタート信号は、任意の水平基準信号が入力した後、映像信号の１水平走査期間内に前記信号発生回路にて生成される全てのタイミング信号のうち、最も遅いタイミングで変化点が発生するように構成されており、
前記水平カウンタ停止手段は、任意の水平基準信号が入力し、前記信号発生回路にて生成されるソース駆動回路のシフトスタート信号において変化点が発生した後から、新たな水平基準信号が入力されるまでの間に、水平方向カウンタ手段のカウントを停止する期間を有するよう制御されるものであることを特徴とする請求項２又は４記載のタイミング信号生成装置。
前記マトリクス状に配された電子素子は、マトリクス状に配された表示画素であって、
前記信号発生回路は、少なくとも垂直駆動回路のシフトスタート信号を発生する回路を含む複数のタイミング信号を発生するものであり、
前記垂直カウンタ停止手段は、任意の垂直基準信号が入力し、前記信号発生回路にて生成される垂直駆動回路のシフトスタート信号において変化点が発生した後から、新たな水平基準信号が入力されるまでの間に、垂直方向カウンタ手段のカウントを停止する期間を有するよう制御されるものであることを特徴とする請求項３〜５のいずれか１項に記載のタイミング信号生成装置。
前記マトリクス状に配された電子素子は、マトリクス状に配された表示画素であって、
前記タイミング信号生成装置は、任意の水平基準信号が入力した後、映像信号の水平ブランキング期間が始まり、その後水平有効表示期間へ移行し、次の水平基準信号が入力するまで当該水平有効表示期間が継続するように設定されており、
前記水平カウンタ停止手段は、水平方向カウンタ手段が少なくとも水平ブランキング期間はカウントを行い、その後、次の水平基準信号が入力するまでの間にカウントを停止する期間を有するように制御するものであることを特徴とする請求項２又は４に記載のタイミング信号生成装置。
前記マトリクス状に配された電子素子は、マトリクス状に配された表示画素であって、
前記タイミング信号生成装置は、任意の垂直基準信号が入力した後、映像信号の垂直ブランキング期間が始まり、その後垂直有効表示期間へ移行し、次の垂直基準信号が入力するまで当該垂直有効表示期間が継続するように設定されており、
前記垂直カウンタ停止手段は、垂直方向カウンタ手段が少なくとも垂直ブランキング期間はカウントを行い、その後、次の垂直基準信号が入力するまでの間にカウントを停止する期間を有するように制御するものであることを特徴とする請求項３〜５のいずれか１項に記載のタイミング信号生成装置。
前記マトリクス状に配された電子素子は、マトリクス状に配された表示画素であって、
前記タイミング信号生成装置は、任意の水平基準信号が入力した後、映像信号の水平ブランキング期間が始まり、その後水平有効表示期間へ移行し、次の水平基準信号が入力するまで当該水平有効表示期間が継続するように設定されており、
前記水平カウンタ停止手段は、水平方向カウンタ手段は水平ブランキング期間のみカウントを行い、その後、次の水平基準信号が入力するまで間はカウントを停止するように制御するものであることを特徴とする請求項２又は４に記載のタイミング信号生成装置。
前記マトリクス状に配された電子素子は、マトリクス状に配された表示画素であって、
前記タイミング信号生成装置は、任意の水平基準信号が入力した後、映像信号の水平ブランキング期間が始まり、その後水平有効表示期間へ移行し、次の水平基準信号が入力するまで当該水平有効表示期間が継続するように設定されており、
前記水平カウンタ停止手段は、水平方向カウンタ手段は水平ブランキング期間のみカウントを行い、その後、次の水平基準信号が入力するまで間はカウントを停止するように制御するものであることを特徴とする請求項３〜５のいずれか１項に記載のタイミング信号生成装置。
基準信号が少なくとも入力され、アレイ状に配された電子素子を駆動するための駆動回路に対して信号を出力するタイミング信号生成装置であって、
前記基準信号を基準としてカウント動作を行うカウンタ手段と、
前記カウンタ手段のカウント出力に従って、前記タイミング信号を生成する信号発生回路と、を備え、
前記カウンタ手段は、前記基準信号の１周期をカウンタ手段がカウントする信号の１周期で割った数を２進数で表現するのに必要なビット数よりも、少ないビット数で形成されていることを特徴とするタイミング信号生成装置。
基準信号が少なくとも入力され、マトリクス状に配された電子素子を駆動するための駆動回路に対してタイミング信号を出力するタイミング信号生成装置であって、
基準信号を基準としてカウント動作を行うカウンタ手段と、
前記カウンタ手段のカウント出力に従って、前記タイミング信号を生成する信号発生回路と、を備え、
前記カウンタ手段は、前記基準信号の１周期をカウンタ手段がカウントする信号の１周期で割った数を２進数で表現するのに必要なビット数よりも、少ないビット数で形成されていることを特徴とするタイミング信号生成装置。
前記水平方向カウンタ手段は、１水平走査期間をクロック信号の周期で割った数を２進数で表現するのに必要なビット数より少ないビット数のカウンタを用いているものであることを特徴とする請求項２又は４に記載のタイミング信号生成装置。
前記垂直方向カウンタ手段は、１垂直走査期間を水平走査期間で割った数を２進数で表現するのに必要なビット数より少ないビット数のカウンタを用いているものであることを特徴とする請求項３又は４に記載のタイミング信号生成装置。
前記垂直方向カウンタ手段は、１垂直走査期間をクロック信号の１周期で割った数を２進数で表現するのに必要なビット数より少ないビット数のカウンタを用いているものであることを特徴とする請求項５に記載のタイミング信号生成装置。
前記マトリクス状に配された電子素子は、マトリクス状に配された表示画素であって、
前記タイミング信号生成装置は、任意の水平基準信号が入力した後、映像信号の水平ブランキング期間が始まり、その後水平有効表示期間へ移行し、次の水平基準信号が入力するまで当該水平有効表示期間が継続するように設定されており、
前記水平カウンタ停止手段は、前記水平ブランキング期間が終了した時点から前記水平方向カウンタ手段におけるカウンタが振り切れるまでの間に、水平方向カウンタ手段のカウントを停止させるものであることを特徴とする請求項１９に記載のタイミング信号生成装置。
前記マトリクス状に配された電子素子は、マトリクス状に配された表示画素であって、
前記タイミング信号生成装置は、任意の垂直基準信号が入力した後、映像信号の垂直ブランキング期間が始まり、その後垂直有効表示期間へ移行し、次の垂直基準信号が入力するまで当該垂直有効表示期間が継続するように設定されており、
前記垂直カウンタ停止手段は、前記垂直ブランキング期間が終了した時点から前記垂直方向カウンタ手段におけるカウンタが振り切れるまでの所定の時期に、垂直方向カウンタ手段のカウントを停止させるものであることを特徴とする請求項２０又は２１に記載のタイミング信号生成装置。
請求項１〜７、１７〜２１のうちのいずれか１項に記載のタイミング信号生成装置を備えていることを特徴とする電子デバイス。
請求項８〜１６、２２、及び２３のうちのいずれか１項に記載のタイミング信号生成装置を備えていることを特徴とする表示装置。
前記タイミング信号生成装置は、画像表示素子が形成されている基板上にモノリシックに形成されていることを特徴とする請求項２５に記載の表示装置。
請求項８〜１６、２２、及び２３のうちのいずれか１項に記載のタイミング信号生成装置を備え、
前記タイミング信号生成装置は、受像素子が形成されている基板上にモノリシックに形成されていることを特徴とする受像装置。
アレイ状に配された電子素子と、当該電子素子を駆動するための駆動回路と、基準信号を用いてタイミング信号を生成し前記駆動回路に対して出力するタイミング信号生成装置と、を備える電子デバイスの駆動方法であって、
前記タイミング信号生成装置は、
前記基準信号を基準としてカウント動作を行うカウンタ手段と、
前記カウンタ手段のカウント出力に従って、前記タイミング信号を生成する信号発生回路とを備えており、
任意の基準信号が入力されてから次の基準信号が入力されるまでの期間に、カウンタ手段のカウントを停止又は終了させるステップを含むことを特徴とする電子デバイスの駆動方法。
マトリクス状に配された電子素子と、当該電子デバイスを駆動するための駆動回路と、水平基準信号及びクロック信号を用いてタイミング信号を生成し前記駆動回路に対して出力するタイミング信号生成装置と、を備える電子デバイスの駆動方法であって、
前記タイミング信号生成装置は、
前記水平基準信号を基準として前記クロック信号のクロック数をカウントする水平方向カウンタ手段と、
前記水平方向カウンタ手段のカウント出力に従って、前記複数のタイミング信号を生成する信号発生回路と、を備えており、
任意の水平基準信号が入力されてから次の水平基準信号が入力される期間に、水平方向カウンタ手段のカウント動作を停止又は終了させるステップを含むことを特徴とする電子デバイスの駆動方法。
マトリクス状に配された電子素子と、当該電子素子を駆動するための駆動回路と、垂直基準信号及び水平基準信号を用いてタイミング信号を生成し前記駆動回路に対して出力するタイミング信号生成装置と、を備える電子デバイスの駆動方法であって、
前記タイミング信号生成装置は、
前記垂直基準信号を基準として前記水平基準信号のパルス数をカウントする垂直方向カウンタ手段と、
前記垂直方向カウンタ手段のカウント出力に従って、前記複数のタイミング信号を生成する信号発生回路と、を備えており、
任意の垂直基準信号が入力されてから次の垂直基準信号が入力される期間に、垂直方向カウンタ手段のカウント動作を停止又は終了させるステップを含むことを特徴とする電子デバイスの駆動方法。
マトリクス状に配された電子素子と、当該電子素子を駆動するための垂直駆動回路及び水平駆動回路と、当該垂直駆動回路及び水平駆動回路に対して、水平基準信号及び垂直基準信号に従って、複数のタイミング信号を生成し出力するタイミング信号生成装置と、を備える電子デバイスの駆動方法であって、
前記タイミング信号生成装置は、
水平基準信号に従ってクロック数をカウントする水平方向カウンタ手段と、
垂直基準信号に従ってクロック数をカウントする垂直方向カウンタ手段と、を備えており、
前記水平方向カウンタ手段を、前記水平基準信号を入力してからクロック数のカウントを開始し、その後にカウントを停止又は終了させ、次の基準信号を入力するまでカウントを停止又は終了し続けるように制御するステップと、
前記垂直方向カウンタ手段を、垂直基準信号を入力してからクロック数のカウントを開始し、その後にカウントを停止又は終了させ、次の基準信号を入力するまでカウントを停止又は終了し続けるように制御するステップと、を含むことを特徴とする電子デバイスの駆動方法。
マトリクス状に配された電子素子と、当該電子素子を駆動するための駆動回路と、垂直基準信号及びクロック信号を用いて複数のタイミング信号を生成し前記駆動回路に対して出力するタイミング信号生成装置と、を備える電子デバイスの駆動方法であって、
前記タイミング信号生成装置は、
前記垂直基準信号を基準として前記クロック信号のクロック数をカウントするカウンタ手段と、
前記カウンタ手段のカウント出力に従って、前記複数のタイミング信号を生成する信号発生回路とを備えており、
任意の基準信号が入力されてから次の基準信号が入力されるまでの期間に、カウンタ手段のカウント動作を停止又は終了させるステップを含むことを特徴とする電子デバイスの駆動方法。
アレイ状に配された電子素子と、当該電子素子を駆動するための駆動回路と、基準信号を用いてタイミング信号を生成し前記駆動回路に対して出力するタイミング信号生成装置と、を備えた電子デバイスの駆動方法であって、
前記タイミング信号生成装置は、
前記基準信号を基準としてカウント動作を行うカウンタ手段と、
前記カウンタ手段のカウント出力に従って、前記タイミング信号を生成する信号発生回路と、を備え、
前記カウンタ手段は、前記基準信号の１周期をカウンタ手段がカウントする信号の１周期で割った数を２進数で表現するのに必要なビット数よりも、少ないビット数で形成されており、
前記カウンタ手段のカウンタが振り切れると、信号発生回路に対してカウンタ手段のカウントした信号数を参照しないように制御信号が出力されるステップを含むことを特徴とする電子デバイスの駆動方法。