JPH05328294A - テレビジョン信号用メモリアドレス発生器 - Google Patents
テレビジョン信号用メモリアドレス発生器Info
- Publication number
- JPH05328294A JPH05328294A JP4132899A JP13289992A JPH05328294A JP H05328294 A JPH05328294 A JP H05328294A JP 4132899 A JP4132899 A JP 4132899A JP 13289992 A JP13289992 A JP 13289992A JP H05328294 A JPH05328294 A JP H05328294A
- Authority
- JP
- Japan
- Prior art keywords
- memory address
- counter
- counts
- clock
- effective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Input (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】
【目的】 １ライン当りの有効サンプリング数及び１画
面当りの有効ライン数によらずに、画像メモリにおいて
実際に画像が記憶されている部分の割合即ちメモリの使
用効率を最大の状態にする。 【構成】 メモリアドレスカウンタ２は、サンプリング
クロックＣＫをカウントする。クロックカウンタ１は、
１ライン当りの有効サンプル数をカウントする。水平同
期パルスカウンタ３は、１画面当りの有効ライン数をカ
ウントする。クロックカウンタ１が所定の有効サンプル
数分のサンプリングクロックＣＫをカウントした時点、
及び水平同期パルスカウンタ３が所定の有効ライン数分
の水平同期パルスＰHをカウントした時点で、メモリア
ドレスカウンタ２のカウント動作を一時停止させ、水平
ブランキング期間及び垂直ブランキング期間は、メモリ
アドレスカウンタ２のカウント動作を禁止する。
面当りの有効ライン数によらずに、画像メモリにおいて
実際に画像が記憶されている部分の割合即ちメモリの使
用効率を最大の状態にする。 【構成】 メモリアドレスカウンタ２は、サンプリング
クロックＣＫをカウントする。クロックカウンタ１は、
１ライン当りの有効サンプル数をカウントする。水平同
期パルスカウンタ３は、１画面当りの有効ライン数をカ
ウントする。クロックカウンタ１が所定の有効サンプル
数分のサンプリングクロックＣＫをカウントした時点、
及び水平同期パルスカウンタ３が所定の有効ライン数分
の水平同期パルスＰHをカウントした時点で、メモリア
ドレスカウンタ２のカウント動作を一時停止させ、水平
ブランキング期間及び垂直ブランキング期間は、メモリ
アドレスカウンタ２のカウント動作を禁止する。
Description
【０００１】
【産業上の利用分野】本発明は、テレビジョン映像信号
をディジタル信号に変換して記録する画像記録装置に有
用なテレビジョン信号用メモリアドレス発生器に関す
る。
をディジタル信号に変換して記録する画像記録装置に有
用なテレビジョン信号用メモリアドレス発生器に関す
る。
【０００２】
【従来の技術】従来のテレビジョン信号用メモリアドレ
ス発生器としては、図３に示すようなクロックカウンタ
４及び水平同期パルスカウンタ５からなる回路がある。
図３に示すテレビジョン信号用メモリアドレス発生器の
動作について説明する。クロックカウンタ４においてサ
ンプリングクロックＣＫ’をカウントし、また水平同期
パルスカウンタ５において水平同期パルスＰH’をカウ
ントする。そして、クロックカウンタ４の出力である水
平メモリアドレスＣHと、水平同期パルスカウンタ５の
出力である垂直メモリアドレスＣVとを合わせたもの
（ＣH＋ＣV）をメモリアドレスとして出力する。
ス発生器としては、図３に示すようなクロックカウンタ
４及び水平同期パルスカウンタ５からなる回路がある。
図３に示すテレビジョン信号用メモリアドレス発生器の
動作について説明する。クロックカウンタ４においてサ
ンプリングクロックＣＫ’をカウントし、また水平同期
パルスカウンタ５において水平同期パルスＰH’をカウ
ントする。そして、クロックカウンタ４の出力である水
平メモリアドレスＣHと、水平同期パルスカウンタ５の
出力である垂直メモリアドレスＣVとを合わせたもの
（ＣH＋ＣV）をメモリアドレスとして出力する。
【０００３】なお、クロックカウンタ４は水平同期パル
スＰH’によってライン毎に、水平同期パルスカウンタ
５は垂直同期パルスＰV’によって画面毎に夫々リセッ
トされる。
スＰH’によってライン毎に、水平同期パルスカウンタ
５は垂直同期パルスＰV’によって画面毎に夫々リセッ
トされる。
【０００４】図４は、メモリアドレス（ＣH＋ＣV）と画
像データとの関係を示す説明図である。図５は、図３に
示す従来のテレビジョン信号用メモリアドレス発生器を
用いて構成した従来のテレビジョン信号用画像記録装置
の一例を示すブロック図である。動作について説明す
る。入力信号ＩＮは、Ａ／Ｄ変換器６によってディジタ
ル信号ＤWに符号化されて、１画面以上の記憶容量をも
つ画像メモリ７に記憶される。このディジタル信号ＤWを
画像メモリ７に記憶する際の書き込みアドレスＷを生成
する書き込みアドレス発生器８は、上述の図３に示すテ
レビジョン信号用メモリアドレス発生器を用いている。
像データとの関係を示す説明図である。図５は、図３に
示す従来のテレビジョン信号用メモリアドレス発生器を
用いて構成した従来のテレビジョン信号用画像記録装置
の一例を示すブロック図である。動作について説明す
る。入力信号ＩＮは、Ａ／Ｄ変換器６によってディジタ
ル信号ＤWに符号化されて、１画面以上の記憶容量をも
つ画像メモリ７に記憶される。このディジタル信号ＤWを
画像メモリ７に記憶する際の書き込みアドレスＷを生成
する書き込みアドレス発生器８は、上述の図３に示すテ
レビジョン信号用メモリアドレス発生器を用いている。
【０００５】画像メモリ７に記憶された信号は、上述の
図３に示すテレビジョン信号用メモリアドレス発生器を
用いた読み出しアドレス発生器９から出力される読み出
しアドレスＲによって映像信号ＤRとして読み出され
る。映像信号ＤRは、Ｄ／Ａ変換器１０に入力されてア
ナログ信号ＡRに復号される。アナログ信号ＡRは、同期
信号付加器１１において、タイミングパルス発生器１２
が出力する同期信号を付加されて、正規のテレビジョン
映像信号である出力信号ＯＵＴとなって出力される。
図３に示すテレビジョン信号用メモリアドレス発生器を
用いた読み出しアドレス発生器９から出力される読み出
しアドレスＲによって映像信号ＤRとして読み出され
る。映像信号ＤRは、Ｄ／Ａ変換器１０に入力されてア
ナログ信号ＡRに復号される。アナログ信号ＡRは、同期
信号付加器１１において、タイミングパルス発生器１２
が出力する同期信号を付加されて、正規のテレビジョン
映像信号である出力信号ＯＵＴとなって出力される。
【０００６】
【発明が解決しようとする課題】しかしながら、上述し
た従来のテレビジョン信号用メモリアドレス発生器で
は、アドレス発生回路が容易に実現できる反面、水平ア
ドレスに対する有効サンプリング数の割合、又は垂直ア
ドレスに対する有効ライン数の割合が低い場合は、画像
メモリにおいて実際に画像が記憶されている部分の割合
即ちメモリの使用効率が極端に悪くなってしまうという
問題点がある。
た従来のテレビジョン信号用メモリアドレス発生器で
は、アドレス発生回路が容易に実現できる反面、水平ア
ドレスに対する有効サンプリング数の割合、又は垂直ア
ドレスに対する有効ライン数の割合が低い場合は、画像
メモリにおいて実際に画像が記憶されている部分の割合
即ちメモリの使用効率が極端に悪くなってしまうという
問題点がある。
【０００７】本発明はかかる問題点に鑑みてなされたも
のであって、テレビジョン映像信号をディジタル信号に
変換して記録する画像記録装置に用いられるテレビジョ
ン信号用メモリアドレス発生器において、１ライン当り
の有効サンプリング数及び１画面当りの有効ライン数に
よらずに、画像メモリにおいて実際に画像が記憶されて
いる部分の割合即ちメモリの使用効率を最大の状態にす
ることができるテレビジョン信号用メモリアドレス発生
器を提供することを目的とする。
のであって、テレビジョン映像信号をディジタル信号に
変換して記録する画像記録装置に用いられるテレビジョ
ン信号用メモリアドレス発生器において、１ライン当り
の有効サンプリング数及び１画面当りの有効ライン数に
よらずに、画像メモリにおいて実際に画像が記憶されて
いる部分の割合即ちメモリの使用効率を最大の状態にす
ることができるテレビジョン信号用メモリアドレス発生
器を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明に係るテレビジョ
ン信号用メモリアドレス発生器は、サンプリングクロッ
クをカウントするメモリアドレスカウンタと、１ライン
当りの有効サンプル数をカウントするクロックカウンタ
と、１画面当りの有効ライン数をカウントする水平同期
パルスカウンタとを有することを特徴とする。
ン信号用メモリアドレス発生器は、サンプリングクロッ
クをカウントするメモリアドレスカウンタと、１ライン
当りの有効サンプル数をカウントするクロックカウンタ
と、１画面当りの有効ライン数をカウントする水平同期
パルスカウンタとを有することを特徴とする。
【０００９】
【作用】本発明に係るテレビジョン信号用メモリアドレ
ス発生器においては、テレビジョン映像信号をディジタ
ル信号に変換して記録する画像記録装置に用いられるテ
レビジョン信号用メモリアドレス発生器において、メモ
リアドレスカウンタはサンプリングクロックをカウント
し、このカウント値をメモリアドレスとして出力する。
クロックカウンタは、１ライン当りの有効サンプル数を
カウントする。水平同期パルスカウンタは、１画面当り
の有効ライン数をカウントする。そして、クロックカウ
ンタが所定の有効サンプル数分のサンプリングクロック
をカウントした時点、及び水平同期パルスカウンタが所
定の有効ライン数分の水平同期パルスをカウントした時
点で、メモリアドレスカウンタのカウント動作を一時停
止させることにより、水平ブランキング期間及び垂直ブ
ランキング期間は、メモリアドレスカウンタのカウント
動作を禁止する。これらにより本発明に係るテレビジョ
ン信号用メモリアドレス発生器は、画像の有効範囲のみ
でクロックをカウントすることができるので、１ライン
当りの有効サンプリング数及び１画面当りの有効ライン
数によらずに、画像メモリにおいて実際に画像が記憶さ
れている部分の割合即ちメモリの使用効率を最大の状態
にすることができる。
ス発生器においては、テレビジョン映像信号をディジタ
ル信号に変換して記録する画像記録装置に用いられるテ
レビジョン信号用メモリアドレス発生器において、メモ
リアドレスカウンタはサンプリングクロックをカウント
し、このカウント値をメモリアドレスとして出力する。
クロックカウンタは、１ライン当りの有効サンプル数を
カウントする。水平同期パルスカウンタは、１画面当り
の有効ライン数をカウントする。そして、クロックカウ
ンタが所定の有効サンプル数分のサンプリングクロック
をカウントした時点、及び水平同期パルスカウンタが所
定の有効ライン数分の水平同期パルスをカウントした時
点で、メモリアドレスカウンタのカウント動作を一時停
止させることにより、水平ブランキング期間及び垂直ブ
ランキング期間は、メモリアドレスカウンタのカウント
動作を禁止する。これらにより本発明に係るテレビジョ
ン信号用メモリアドレス発生器は、画像の有効範囲のみ
でクロックをカウントすることができるので、１ライン
当りの有効サンプリング数及び１画面当りの有効ライン
数によらずに、画像メモリにおいて実際に画像が記憶さ
れている部分の割合即ちメモリの使用効率を最大の状態
にすることができる。
【００１０】
【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。
参照して説明する。
【００１１】図１は、本発明の実施例に係るテレビジョ
ン信号用メモリアドレス発生器を示すブロック図であ
る。図１に示すテレビジョン信号用メモリアドレス発生
器は、クロックカウンタ１，メモリアドレスカウンタ
２，水平同期パルスカウンタ３，アンド回路及びオア回
路から構成されている。
ン信号用メモリアドレス発生器を示すブロック図であ
る。図１に示すテレビジョン信号用メモリアドレス発生
器は、クロックカウンタ１，メモリアドレスカウンタ
２，水平同期パルスカウンタ３，アンド回路及びオア回
路から構成されている。
【００１２】クロックカウンタ１は、水平同期パルスＰ
HとサンプリングクロックＣＫとを入力し、パルスＤ12
をオア回路に出力する。水平同期パルスカウンタ３は、
垂直同期パルスＰVと水平同期パルスＰHとを入力し、パ
ルスＤ32をオア回路に出力する。アンド回路は、垂直同
期パルスＰVと水平同期パルスＰHとを入力して、これら
の論理積信号をメモリアドレスカウンタ２に出力する。
オア回路は、パルスＤ12とパルスＤ32との論理和信号を
メモリアドレスカウンタ２に出力する。メモリアドレス
カウンタ２は、更にサンプリングクロックＣＫを入力
し、メモリアドレスとなるカウント値Ｃ2を出力する。
HとサンプリングクロックＣＫとを入力し、パルスＤ12
をオア回路に出力する。水平同期パルスカウンタ３は、
垂直同期パルスＰVと水平同期パルスＰHとを入力し、パ
ルスＤ32をオア回路に出力する。アンド回路は、垂直同
期パルスＰVと水平同期パルスＰHとを入力して、これら
の論理積信号をメモリアドレスカウンタ２に出力する。
オア回路は、パルスＤ12とパルスＤ32との論理和信号を
メモリアドレスカウンタ２に出力する。メモリアドレス
カウンタ２は、更にサンプリングクロックＣＫを入力
し、メモリアドレスとなるカウント値Ｃ2を出力する。
【００１３】次に、上述の如く構成された本実施例に係
るテレビジョン信号用メモリアドレス発生器の動作につ
いて説明する。先ず、１ライン当りの有効サンプル数を
カウントするクロックカウンタ１は、サンプリングクロ
ックＣＫをカウントする。このとき、メモリアドレスカ
ウンタ２もサンプリングクロックＣＫをカウントしてい
る。クロックカウンタ１は、所定の有効サンプル数分の
サンプリングクロックＣＫをカウントした時点で、メモ
リアドレスカウンタ２のカウント動作を停止させるパル
スＤ12を出力する。これによりメモリアドレスカウンタ
２は、サンプリングクロックＣＫのカウントを一時中断
する。これらの動作により、水平ブランキング期間は、
メモリアドレスカウンタ２におけるサンプリングクロッ
クＣＫのカウントが禁止される。
るテレビジョン信号用メモリアドレス発生器の動作につ
いて説明する。先ず、１ライン当りの有効サンプル数を
カウントするクロックカウンタ１は、サンプリングクロ
ックＣＫをカウントする。このとき、メモリアドレスカ
ウンタ２もサンプリングクロックＣＫをカウントしてい
る。クロックカウンタ１は、所定の有効サンプル数分の
サンプリングクロックＣＫをカウントした時点で、メモ
リアドレスカウンタ２のカウント動作を停止させるパル
スＤ12を出力する。これによりメモリアドレスカウンタ
２は、サンプリングクロックＣＫのカウントを一時中断
する。これらの動作により、水平ブランキング期間は、
メモリアドレスカウンタ２におけるサンプリングクロッ
クＣＫのカウントが禁止される。
【００１４】この後、水平同期パルスＰHによってクロ
ックカウンタ１がリセットされると、この時点から再び
クロックカウンタ１及びメモリアドレスカウンタ２が共
にサンプリングクロックＣＫのカウントを開始する。
ックカウンタ１がリセットされると、この時点から再び
クロックカウンタ１及びメモリアドレスカウンタ２が共
にサンプリングクロックＣＫのカウントを開始する。
【００１５】一方、水平同期パルスカウンタ３は、１画
面当りの有効ライン数をカウントする。これは水平同期
パルスＰHをカウントすることで実現している。水平同
期パルスカウンタ３は、所定の有効ライン数分の水平同
期パルスＰHをカウントした時点で、メモリアドレスカ
ウンタ２のカウント動作を停止させるパルスＤ32を出力
する。これによりメモリアドレスカウンタ２は、サンプ
リングクロックＣＫのカウントを一時中断する。これら
の動作により、垂直ブランキング期間は、メモリアドレ
スカウンタ２におけるサンプリングクロックＣＫのカウ
ントが禁止される。
面当りの有効ライン数をカウントする。これは水平同期
パルスＰHをカウントすることで実現している。水平同
期パルスカウンタ３は、所定の有効ライン数分の水平同
期パルスＰHをカウントした時点で、メモリアドレスカ
ウンタ２のカウント動作を停止させるパルスＤ32を出力
する。これによりメモリアドレスカウンタ２は、サンプ
リングクロックＣＫのカウントを一時中断する。これら
の動作により、垂直ブランキング期間は、メモリアドレ
スカウンタ２におけるサンプリングクロックＣＫのカウ
ントが禁止される。
【００１６】この後、垂直同期パルスＰVによって水平
同期パルスカウンタ３及びメモリアドレスカウンタ２が
リセットされると、この時点から再びメモリアドレスカ
ウンタ２はサンプリングクロックＣＫのカウントを開始
する。
同期パルスカウンタ３及びメモリアドレスカウンタ２が
リセットされると、この時点から再びメモリアドレスカ
ウンタ２はサンプリングクロックＣＫのカウントを開始
する。
【００１７】上述のように制御されるメモリアドレスカ
ウンタ２は、画像の有効範囲内でのみサンプリングクロ
ックＣＫをカウントすることになるので、メモリアドレ
スカウンタ２の出力であるカウント値Ｃ2を１画面分の
メモリアドレスとして用いることにより、画像メモリを
最も効率よく使用することができるようになる。
ウンタ２は、画像の有効範囲内でのみサンプリングクロ
ックＣＫをカウントすることになるので、メモリアドレ
スカウンタ２の出力であるカウント値Ｃ2を１画面分の
メモリアドレスとして用いることにより、画像メモリを
最も効率よく使用することができるようになる。
【００１８】図２は、そのメモリアドレスカウンタ２の
出力であるカウント値Ｃ2（メモリアドレス）と画像デ
ータとの関係を示す説明図である。図２においては、１
ライン当りの有効サンプル数をＮ、１画面当りの有効ラ
イン数をＭとしている。
出力であるカウント値Ｃ2（メモリアドレス）と画像デ
ータとの関係を示す説明図である。図２においては、１
ライン当りの有効サンプル数をＮ、１画面当りの有効ラ
イン数をＭとしている。
【００１９】
【発明の効果】以上説明したように本発明に係るテレビ
ジョン信号用メモリアドレス発生器によれば、テレビジ
ョン映像信号をディジタル信号に変換して記録する画像
記録装置に用いられるテレビジョン信号用メモリアドレ
ス発生器において、サンプリングクロックをカウントす
るメモリアドレスカウンタと、１ライン当りの有効サン
プル数をカウントするクロックカウンタと、１画面当り
の有効ライン数をカウントする水平同期パルスカウンタ
とを有することにより、１ライン当りの有効サンプリン
グ数及び１画面当りの有効ライン数によらずに、画像メ
モリにおいて実際に画像が記憶されている部分の割合即
ちメモリの使用効率を最大の状態にすることができるの
で、複数の画面分の画像メモリをもつ画像記録装置で
は、従来と同じメモリ容量で従来より映像を記憶できる
画面数（記録時間）を増やすことができる。
ジョン信号用メモリアドレス発生器によれば、テレビジ
ョン映像信号をディジタル信号に変換して記録する画像
記録装置に用いられるテレビジョン信号用メモリアドレ
ス発生器において、サンプリングクロックをカウントす
るメモリアドレスカウンタと、１ライン当りの有効サン
プル数をカウントするクロックカウンタと、１画面当り
の有効ライン数をカウントする水平同期パルスカウンタ
とを有することにより、１ライン当りの有効サンプリン
グ数及び１画面当りの有効ライン数によらずに、画像メ
モリにおいて実際に画像が記憶されている部分の割合即
ちメモリの使用効率を最大の状態にすることができるの
で、複数の画面分の画像メモリをもつ画像記録装置で
は、従来と同じメモリ容量で従来より映像を記憶できる
画面数（記録時間）を増やすことができる。
【図１】本発明の実施例に係るテレビジョン信号用メモ
リアドレス発生器を示すブロック図である。
リアドレス発生器を示すブロック図である。
【図２】図１に示すテレビジョン信号用メモリアドレス
発生器の出力であるカウント値Ｃ2（メモリアドレス）
と画像データとの関係を示す説明図である。
発生器の出力であるカウント値Ｃ2（メモリアドレス）
と画像データとの関係を示す説明図である。
【図３】従来のテレビジョン信号用メモリアドレス発生
器の一例を示すブロック図である。
器の一例を示すブロック図である。
【図４】図３に示す従来のテレビジョン信号用メモリア
ドレス発生器が出力するメモリアドレス（ＣH＋ＣV）と
画像データとの関係を示す説明図である。
ドレス発生器が出力するメモリアドレス（ＣH＋ＣV）と
画像データとの関係を示す説明図である。
【図５】図３に示す従来のテレビジョン信号用メモリア
ドレス発生器を用いて構成した従来のテレビジョン信号
用画像記録装置の一例を示すブロック図である。
ドレス発生器を用いて構成した従来のテレビジョン信号
用画像記録装置の一例を示すブロック図である。
【符号の説明】 １ ；クロックカウンタ ２ ；メモリアドレスカウンタ ３ ；水平同期パルスカウンタ
Claims (2)
- 【請求項１】 サンプリングクロックをカウントするメ
モリアドレスカウンタと、１ライン当りの有効サンプル
数をカウントするクロックカウンタと、１画面当りの有
効ライン数をカウントする水平同期パルスカウンタとを
有することを特徴とするテレビジョン信号用メモリアド
レス発生器。 - 【請求項２】 前記メモリアドレスカウンタは、前記ク
ロックカウンタが所定の有効サンプル数分のサンプリン
グクロックをカウントした時点及び前記水平同期パルス
カウンタが所定の有効ライン数分の水平同期パルスをカ
ウントした時点で、前記サンプリングクロックをカウン
トする動作を一時停止することを特徴とする請求項１に
記載のテレビジョン信号用メモリアドレス発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4132899A JPH05328294A (ja) | 1992-05-25 | 1992-05-25 | テレビジョン信号用メモリアドレス発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4132899A JPH05328294A (ja) | 1992-05-25 | 1992-05-25 | テレビジョン信号用メモリアドレス発生器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05328294A true JPH05328294A (ja) | 1993-12-10 |
Family
ID=15092153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4132899A Pending JPH05328294A (ja) | 1992-05-25 | 1992-05-25 | テレビジョン信号用メモリアドレス発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05328294A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07236117A (ja) * | 1994-02-24 | 1995-09-05 | Nec Corp | 画像処理装置 |
| US5612926A (en) * | 1994-11-30 | 1997-03-18 | Mitsubishi Denki Kabushiki Kaisha | Sequential access memory |
| JPWO2006035843A1 (ja) * | 2004-09-30 | 2008-05-15 | シャープ株式会社 | タイミング信号生成回路、電子デバイス、表示装置、受像装置、及び駆動方法 |
-
1992
- 1992-05-25 JP JP4132899A patent/JPH05328294A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07236117A (ja) * | 1994-02-24 | 1995-09-05 | Nec Corp | 画像処理装置 |
| US5612926A (en) * | 1994-11-30 | 1997-03-18 | Mitsubishi Denki Kabushiki Kaisha | Sequential access memory |
| JPWO2006035843A1 (ja) * | 2004-09-30 | 2008-05-15 | シャープ株式会社 | タイミング信号生成回路、電子デバイス、表示装置、受像装置、及び駆動方法 |
| JP4668202B2 (ja) * | 2004-09-30 | 2011-04-13 | シャープ株式会社 | タイミング信号生成回路、電子デバイス、表示装置、受像装置、及び電子デバイスの駆動方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4231063A (en) | Frame synchronizer having a write-inhibit circuit | |
| US6144410A (en) | Telecine signal conversion method and an up-converter | |
| JPS6118279A (ja) | 順次走査ビデオ・プロセツサ | |
| EP0065378A2 (en) | Video recording equipment | |
| JP2975796B2 (ja) | 文字表示装置 | |
| JPH05328294A (ja) | テレビジョン信号用メモリアドレス発生器 | |
| JPH05130568A (ja) | ビデオ信号処理装置 | |
| JPH0546134A (ja) | 映像表示装置 | |
| US4751575A (en) | Method of timing sampling frequency pulses for digitizing and storing color television signals reproduced from magnetic tape | |
| JPS5928449Y2 (ja) | インタ−レ−ス表示装置 | |
| JPH0542196B2 (ja) | ||
| JPH0453365A (ja) | フィールド判定補正装置 | |
| JP3127621B2 (ja) | 映像信号再生装置 | |
| JP3049716B2 (ja) | 時間軸補正回路 | |
| JP3218375B2 (ja) | スーパーインポーズ回路 | |
| JP2614491B2 (ja) | ビデオ信号処理装置 | |
| JP2807044B2 (ja) | イメージセンサ試験用同期信号発生器 | |
| JP4059307B2 (ja) | 水平同期信号再生装置 | |
| JPH0543565Y2 (ja) | ||
| JPH0771243B2 (ja) | アドレス信号発生回路 | |
| KR920001159B1 (ko) | 디지탈 화상 처리 회로 | |
| JPH04139979A (ja) | 映像信号処理装置 | |
| JPS5994164A (ja) | Ｔｖ画像デ−タ入力装置 | |
| JPS6367083A (ja) | 映像縮小表示回路 | |
| JPS62219172A (ja) | 画像記録再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20100523 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20110523 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20120523 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20120523 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20140523 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |