JP2975796B2

JP2975796B2 - 文字表示装置

Info

Publication number: JP2975796B2
Application number: JP5022580A
Authority: JP
Inventors: 博康新藤; 博小山; 昌也太田; 一雅千明; 周作寺脇
Original assignee: Sanyo Denki Co Ltd
Current assignee: Sanyo Denki Co Ltd
Priority date: 1993-02-10
Filing date: 1993-02-10
Publication date: 1999-11-10
Anticipated expiration: 2014-11-10
Also published as: US5396297A; KR940020208A; JPH06237422A; KR100275188B1

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、テレビ画面上に文字表
示を行う所謂オンスクリーン機能を有する文字表示装置
に関する。

【０００２】

【従来の技術】近年、米国においては、難聴者向けを目
的として、テレビ放送の会話やアナウンス等を字幕を用
いてリアルタイムでオンスクリーン表示したり、記録媒
体（磁気テープ、磁気ディスク等）に記憶された画像情
報を再生した際にこの画像情報中の会話を字幕を用いて
オンスクリーン表示したりする機能、即ち字幕の表示方
法をユーザが任意に選択することのできる所謂クローズ
ドキャプション機能を搭載したテレビ受像機が製品化さ
れている。このシステムは日本における文字多重放送に
似たものである。つまり、放送局から送信されたり記録
媒体から再生されたりする画像情報の為のキャプション
データは、これらのテレビ信号における垂直帰線期間中
の特定された水平走査期間（２１Ｈ）に重畳されてお
り、このキャプションデータをクローズドキャプション
機能でデコードすることによって、テレビ画面上への字
幕表示を可能としている。

【０００３】ここで、上記したクローズドキャプション
機能を実現する為の構成はＩＣ化されてテレビ受像機に
内蔵されており、このＩＣ内部には、字幕表示の為のビ
デオＲＡＭ、キャラクタＲＯＭ、及びこれらのＲＡＭ及
びＲＯＭを制御する為の周辺回路等が含まれている。例
えば、クローズドキャプションによる字幕表示モードに
は、３２文字×１６行の情報をテレビ画面全体に表示す
るテキストモード、３２文字×４行の情報をテレビ画面
の任意の位置に表示できるキャプションモードがある。
そして、テキストモードにおけるキャプションデータが
デコードされると３２文字×１６行分の文字コードが発
生し、キャプションモードにおけるキャプションデータ
がデコードされると３２文字×４行分の文字コードが発
生することになる。前記ビデオＲＡＭは、これらの文字
コードが予め記憶されアクセスに応答して文字コードを
読み出すものであり、記憶容量を多く必要とするテキス
トモードに従って少なくとも５１２（＝３２×１６）ア
ドレスで構成される。また、前記ビデオＲＡＭの５１２
アドレスはテレビ画面上に表示される最大３２文字×１
６行の各文字表示位置に１対１に対応している。従っ
て、前記ビデオＲＡＭのアクセスは、テレビ信号に含ま
れる水平同期信号及び垂直同期信号と、文字フォントの
各水平ドットを水平走査線が通過する毎に周期を繰り返
すドットクロックと、から作成されるアドレス信号によ
って行われる。また、前記キャラクタＲＯＭは、テレビ
画面上に表示し得る所定の文字フォント（横ｍドット×
縦ｎドット）の文字データを記憶したものであり、前記
ビデオＲＡＭの文字コードによってアクセスされ、アク
セスされた文字データの横ｍドット分のドットパターン
を横方向に３２文字分読み出し、それを縦方向にｎ回順
次読み出すものである。

【０００４】さて、前記キャラクタＲＯＭの文字データ
をドットパターンに展開してテレビ画面上に表示する場
合、テレビ画面上で文字表示を行う水平位置は固定され
ている為、テレビ画面上で文字表示を行う垂直開始位置
を検出する構成が必要となる。テレビ画面の垂直位置は
水平走査線数を計数することによって検出できることに
着目し、従来は、１フィールドの水平走査線数を計数す
るのに十分なビット数を有するカウンタ及び該カウンタ
と同一ビット数を有するレジスタを設けることによっ
て、文字表示の為の垂直位置検出を実現している。具体
的には、表示すべき文字行の垂直開始位置まで水平走査
線数を計数して得られるバイナリデータを前記レジスタ
に予めセットしておき、前記カウンタが垂直同期信号で
リセットされた後に水平同期信号に同期して計数を行
い、前記カウンタ及び前記レジスタの内容が一致した
時、垂直開始位置を示す前記カウンタのバイナリデータ
及び水平開始位置を示すバイナリデータをアドレスデー
タとして、前記ビデオＲＡＭをアクセスする様にしてい
た。

【０００５】

【発明が解決しようとする課題】ここで、一画面当りに
例えば４行分の文字表示を行う場合、４種類の垂直開始
位置を示すバイナリデータが必要となり、該バイナリデ
ータをセットする為に４個のレジスタが必要となる。と
ころが、上記したクローズドキャプション機能をＩＣ化
する際に、独立したレジスタを複数個設けると、チップ
サイズが大きくなってしまう問題点があった。これは、
近年要求され続けているチップの小型化及び高集積度の
面で不利である。

【０００６】そこで、本発明は、チップサイズを抑えて
良好な文字表示を行うことのできる文字表示装置を提供
することを目的とする。

【０００７】

【課題を解決するための手段】本発明は、前記問題点を
解決する為に成されたものであり、その特徴とするとこ
ろは、テレビ画面上に文字表示を行う文字表示装置にお
いて、前記テレビ画面に表示される文字の垂直方向開始
位置を示す制御データが、共通のカラムアドレス及び複
数のローアドレスで定まる各アドレスに記憶されたビデ
オＲＡＭと、水平同期期間中に少なくとも前記ビデオＲ
ＡＭのローアドレスの初期値から最終値までを計数する
ローカウンタと、垂直同期信号でリセットされ前記水平
同期信号に同期して計数動作を行う垂直位置カウンタ
と、前記ローカウンタで計数されたローアドレス及び前
記共通のカラムアドレスに応じて前記ビデオＲＡＭから
読み出された前記制御データ、及び、前記垂直位置カウ
ンタの内容の一致検出を行う一致検出回路と、前記一致
検出回路の一致検出出力に基づき、前記ローカウンタで
計数されたローアドレスを保持するラッチ回路と、前記
水平同期期間中は前記ローカウンタで順次計数されるロ
ーアドレスに基づき前記制御データが記憶された前記ビ
デオＲＡＭのアドレスをアクセスできる様に、且つ、前
記水平同期期間以外は前記ラッチ回路に保持されたロー
アドレスに基づき文字コードが記憶された前記ビデオＲ
ＡＭのアドレスをアクセスできる様に、前記ローカウン
タ及び前記ラッチ回路の内容を切換出力する切換出力回
路と、を備えた点である。

【０００８】

【作用】本発明によれば、ビデオＲＡＭの共通のカラム
アドレス及び複数のローアドレスで定まる各アドレスに
表示文字の垂直方向開始位置を示す制御データが書き込
まれ、各水平同期期間に、全制御データがビデオＲＡＭ
から順次読み出され、現在の垂直位置を示す垂直位置カ
ウンタの内容との一致検出が行われる。両者の一致が取
れた場合、当該水平同期期間後に、その時の制御データ
を垂直位置開始アドレスとして、ビデオＲＡＭのアクセ
スが行われる。

【０００９】

【実施例】本発明の詳細を図面に従って具体的に説明す
る。図１は本発明の文字表示装置を示す図であり、テレ
ビ画面（図示せず）上には最大３２文字×１６行の文字
表示を行えるものとする。尚、図１回路はマイクロコン
ピュータに内蔵されるものとする。

【００１０】図１において、（１）はビデオＲＡＭであ
り、シングルポートで構成される。ここで「従来の技
術」の項で述べた様に、クローズドキャプションの文字
表示にはテキストモードとキャプションモードとが存在
する。テキストモードは３２文字×１６行をテレビ画面
全体にオンスクリーン表示するものであり、またキャプ
ションモードは３２文字×４行をテレビ画面の任意の位
置にオンスクリーン表示するものであり、使用者が任意
に選択できる。ビデオＲＡＭ（１）は、テキストモード
及びキャプションモードにおいてテレビ信号の垂直帰線
期間に重畳しているキャプションデータをデコードして
発生する文字コード、文字修飾の為のアトリビュートコ
ード等を書き込んだり或は読み出したりするものであ
る。そして、ビデオＲＡＭ（１）は、表示文字自体に関
わる記憶領域として、記憶容量を多く必要とするテキス
トモードに従って少なくとも５１２（＝３２×１６）ア
ドレスを有しており、各アドレスは３２文字×１６行の
各文字表示位置に１対１に対応している。従って、テレ
ビ画面上に文字表示を行う場合、ビデオＲＡＭ（１）の
表示文字自体に関わる記憶領域は、テレビ信号の水平走
査及び垂直走査に同期してアクセスされることになる。
一方、ビデオＲＡＭ（１）は、上記した表示文字自体に
関わる記憶領域以外に、表示文字の制御に関わる記憶領
域として、少なくとも表示文字の垂直方向開始位置等を
指示する制御データが記憶されるアドレスも有してい
る。上記した表示文字の垂直方向開始位置を示す制御デ
ータは、垂直方向での表示開始位置に存在すべき水平同
期信号をバイナリで計数した値である。該制御データ
は、後述する様に水平同期期間にアクセスされるもので
ある。

【００１１】ビデオＲＡＭ（１）は、０Ｈ〜ＦＨ（Ｈ：
ヘキサデシマル）のローアドレス及び００Ｈ〜２０Ｈの
カラムアドレスでアクセスされる記憶容量を有し、各ア
ドレスは８ビットで構成されている。上記した表示文字
の垂直方向開始位置を指示する制御データは、０Ｈ〜Ｆ
Ｈのローアドレス及び００Ｈの共通カラムアドレスで決
定する１６種類のアドレスに記憶され、また文字コード
及びアトリビュートコードは０Ｈ〜ＦＨのローアドレス
及び０１Ｈ〜２０Ｈのカラムアドレスで決定する５１２
種類のアドレスに記憶される。ここで、文字コードは０
０Ｈ〜７ＦＨの何れかの８ビットデータで表現されて記
憶され、またアトリビュートコードは８０Ｈ〜ＦＦＨの
何れかの８ビットデータで表現されて記憶される。ビデ
オＲＡＭ（１）に記憶された内容が文字コードであるの
かアトリビュートコードであるのかは両コードの最上位
ビットで判別されることになる。尚、ビデオＲＡＭ
（１）から読み出された文字コードはキャラクタＲＯＭ
（図示せず）のアクセスに使用され、該キャラクタＲＯ
Ｍから読み出されたドットパターンデータは信号処理回
路（図示せず）を介してテレビ画面上で表示される。ま
た、ビデオＲＡＭ（１）から読み出されたアトリビュー
トコードは直接解読された後に表示文字の修飾に使用さ
れる。

【００１２】さて、上記したマイクロコンピュータの１
マシンサイクルは、プログラムの解読結果に基づきビデ
オＲＡＭ（１）の書き込み読み出し動作を行うＣＰＵタ
イミングと、ＣＰＵの動作とは無関係にビデオＲＡＭ
（１）の読み出し動作を行うＯＳＤ（On Screen Displa
y）タイミングとから成る。具体的には、図２に示す様
に、１マシンサイクルは、３期間のＣＰＵタイミング及
び３期間のＯＳＤタイミングを交互に繰り返す６ステー
トとから成っている。ビデオＲＡＭ（１）は、ＣＰＵタ
イミング及びＯＳＤタイミングで独立にアクセスされる
為、構成が簡単なシングルポートで事足りることにな
る。この技術は、本件出願人による特願平４−１０６６
０８号に記載されている。

【００１３】（２）はローアドレスレジスタであり、プ
ログラムの解読結果に基づきビデオＲＡＭ（１）のロー
アドレスデータがデータバス（３）を介してセットされ
るものである。同様に、（４）はカラムアドレスレジス
タであり、前記プログラムデータの解読結果に基づきビ
デオＲＡＭ（１）のカラムアドレスデータがデータバス
（３）を介してセットされるものである。（５）（６）
は切換出力回路であり、ローアドレスレジスタ（２）及
びカラムアドレスレジスタ（４）のセット内容をタイミ
ング切換信号に応じて導出するものである。該タイミン
グ切換信号は、ＣＰＵタイミングでハイレベル、ＯＳＤ
タイミングでローレベルとなる信号である。即ち、該タ
イミング切換信号がハイレベルとなった時、両アドレス
レジスタ（２）（４）のセット内容が切換出力回路
（５）（６）を介してビデオＲＡＭ（１）に入力され、
該ビデオＲＡＭ（１）が両アドレスレジスタ（２）
（４）のセット内容で決定するアドレスをアクセスされ
た後、当該アドレスに対して制御データ、文字コード、
アトリビュートコード等の書き込み及び読み出しが行わ
れることになる。

【００１４】（７）はテレビ画面の垂直位置を示すデー
タを計数する垂直位置カウンタであり、垂直同期信号Ｖ
syncの立下りでリセットされた後に水平同期信号Ｈsync
の立下りを計数するものである。本実施例でＮＴＳＣ方
式のテレビ受像機を使用する場合、該垂直位置カウンタ
（７）は２６３個の水平同期信号Ｈsyncを計数できる９
ビットで構成されることになる。

【００１５】（８）は水平同期期間即ち水平同期信号Ｈ
syncのロー期間にビデオＲＡＭ（１）の１６個のローア
ドレスを計数するローカウンタであリ、ローアドレス数
に対応して４ビットで構成され、水平同期信号Ｈsyncの
立下りでリセットされた後にクロックＣＫ１を計数する
ものである。クロックＣＫ１は、水平同期期間にビデオ
ＲＡＭ（１）の全ローアドレスを計数できるのであれば
如何なる周波数でもよく、本実施例ではタイミング切換
信号と同一周波数に設定されている。またクロックＣＫ
１は、水平同期信号Ｈsyncの立下り直後から１６周期分
のみ発生する様にゲート制御されている。（９）は後述
する一致検出信号が発生した時にローカウンタ（８）の
計数内容を保持するラッチ回路である。

【００１６】（１０）は前記キャラクタＲＯＭに設定さ
れた文字フォントの横ｍドットを計数する水平ドットカ
ウンタであり、水平同期信号Ｈsync又はｍを計数した時
のオーバーフロー出力がＯＲゲート（１１）を介してリ
セット端子に入力される様になっている。即ち、水平ド
ットカウンタ（１０）は、水平同期信号Ｈsyncの立下り
でリセットされた後、ｍ個のクロックＣＫ２を計数する
毎に発生するオーバーフロー出力でリセットされる動作
を繰り返すものである。尚、クロックＣＫ２は水平走査
線が各水平ドットを通過する毎に周期を繰り返すもので
ある。（１２）はビデオＲＡＭ（１）のカラムアドレス
を計数するカラムカウンタであり、水平ドットカウンタ
（１０）のオーバーフロー出力が計数端子に入力される
様になっている。即ち、カラムカウンタ（１２）は、水
平同期期間において、水平同期信号Ｈsyncの立下りでリ
セットされ、水平同期期間以外において、水平ドットカ
ウンタ（１０）のオーバーフロー出力を計数する。

【００１７】（１４）は切換出力回路であり、ローカウ
ンタ（８）の計数内容又はラッチ回路（９）の保持内容
を水平同期信号Ｈsyncに応じて導出するものである。即
ち、前記タイミング切換信号がローレベルの時に水平同
期信号Ｈsyncが存在すると、ローカウンタ（８）の計数
内容が切換出力回路（１４）（５）を介してビデオＲＡ
Ｍ（１）に入力されると共にカラムカウンタ（１２）の
計数内容が切換出力回路（６）を介してビデオＲＡＭ
（１）に入力され、ビデオＲＡＭ（１）がローカウンタ
（８）及びカラムカウンタ（１２）の計数内容で決定す
るアドレスをアクセスされた後、該アドレスから制御デ
ータが読み出されることになる。一方、前記タイミング
切換信号がローレベルの時に水平同期信号Ｈsyncが存在
しないと、ローカウンタ（８）の計数内容に代わってラ
ッチ回路（９）の保持内容が切換出力回路（１４）
（５）を介してビデオＲＡＭ（１）に入力され、ビデオ
ＲＡＭ（１）がラッチ回路（９）の保持内容及びカラム
カウンタ（１２）の計数内容で決定するアドレスをアク
セスされた後、該アドレスから文字データ又はアトリビ
ュートコードが読み出されることになる。

【００１８】（１５）は垂直開始位置レジスタであり、
水平同期期間において、ローカウンタ（８）の計数内容
０Ｈ〜ＦＨ及びカラムカウンタ（１２）の計数内容０Ｈ
に応じてビデオＲＡＭ（１）から読み出された１６種類
の垂直方向開始位置を指示する制御データがデータバス
（１６）を介してセットされるものである。尚、垂直開
始位置レジスタ（１５）は、クロックＣＫ１に応じて上
記制御データのみを順次保持するものであり、また垂直
位置カウンタ（７）と同様に９ビットで構成され、最上
位ビットは０に固定されている。（１７）は所定の水平
走査が行われている時点での垂直位置が文字表示の垂直
方向開始位置であるか否かを検出する一致検出回路であ
り、垂直位置カウンタ（７）の計数内容及び垂直開始位
置レジスタ（１５）の保持内容を比較し、両者の内容が
一致した時に上記した一致検出信号を発生するものであ
る。ラッチ回路（９）はこの一致検出信号が入力された
時に垂直開始位置レジスタ（１５）の保持内容に対応す
るローカウンタ（８）の計数内容を保持することにな
る。

【００１９】尚、ビデオＲＡＭ（１）の読み出し内容
は、ＯＳＤ及びＣＰＵタイミングで読み出されたデー
タ、コード等が混在したものである。そこで、ビデオＲ
ＡＭ（１）の読み出し側とデータバス（１６）との間に
ラッチ回路（図示せず）を設け、該ラッチ回路がＯＳＤ
タイミングでビデオＲＡＭ（１）から読み出された各種
データを保持できる様に、且つ、一致検出回路（１７）
がクロックＣＫ１の立下りで一致検出動作を行える様に
することによって、表示文字の垂直開始位置検出の為の
専用の垂直開始位置レジスタ（１５）を省略しても良
い。

【００２０】（１９）は前記一致検出信号でセットされ
るＲＳフリップフロップである。（２０）は文字フォン
トの縦ｎドットを計数する垂直ドットカウンタであり、
ＲＳフリップフロップ（１９）のセット出力でリセット
解除された後、水平同期信号Ｈsyncの立下りをｎ回計数
する。（２１）は垂直ドット検出回路であり、垂直ドッ
トカウンタ（２０）がｎのバイナリデータを計数したこ
とを検出し、ハイレベルの検出信号を発生するものであ
る。ＲＳフリップフロップ（１９）は、該検出信号でリ
セットされ垂直ドットカウンタ（２０）をリセットす
る。即ち、ＲＳフリップフロップ（１９）の出力は、垂
直方向開始位置が検出されてから１行分の文字表示が終
了する迄の間だけハイレベルとなり、これはテレビ画面
上で文字表示を行う為のイネーブル信号として使用され
る。

【００２１】以上説明した図１回路の動作について図２
のタイムチャートを基に説明する。尚、図２において、
ビデオＲＡＭアクセス期間の中に記載された“Ｏ”はＯ
ＳＤタイミング、“Ｃ”はＣＰＵタイミングを示し、ま
た垂直開始位置レジスタの内容の中に記載された“１”
“２”“３”・・・・はローアドレス０Ｈ〜ＦＨ及びカラム
アドレス０Ｈで順次決定するビデオＲＡＭ（１）のアド
レスを示している。また、ビデオＲＡＭ（１）には、水
平同期信号Ｈsyncが発生する以前の所定のマシンサイク
ルのＣＰＵタイミングにおいて、表示文字の垂直方向開
始位置及びサイズを指示する制御データ、文字コード、
及びアトリビュートコード等がデータバス（３）を介し
て予め書き込まれているものとする。

【００２２】まず垂直同期信号Ｖsyncが立下ると、垂直
位置カウンタ（７）はリセットされる。その後１個目の
水平同期信号Ｈsyncが立下ると、垂直位置カウンタ
（７）が計数されその値が００１Ｈになると共にローカ
ウンタ（８）及びカラムカウンタ（１２）がリセットさ
れ、ローカウンタ（８）は水平同期信号Ｈsyncの立下り
直後から発生する１６周期のクロックＣＫ１の計数を開
始する。水平同期信号Ｈsyncのロー期間において、ロー
カウンタ（８）の計数内容は切換出力回路（１４）を介
して導出される様になっている為、該水平同期期間中の
各ＯＳＤタイミングにおいて、垂直開始位置レジスタ
（１５）には、ローカウンタ（８）の計数値０Ｈ〜ＦＨ
及びカラムカウンタ（１２）の計数値０Ｈに応じてビデ
オＲＡＭ（１）から読み出された１６種類の垂直開始位
置の為の制御データが順次セットされる。そして垂直位
置カウンタ（７）及び垂直開始位置レジスタ（１５）の
内容が一致検出回路（１７）で比較される。仮に一致検
出信号が発生しない場合、次の水平同期信号Ｈsyncの立
下りを計数した垂直位置カウンタ（７）の値００２Ｈ及
び垂直開始位置レジスタ（１５）の値が一致検出回路
（１７）で再び同様に比較される。

【００２３】上記した動作を繰り返し、或る水平同期期
間において、垂直位置カウンタ（７）の計数値が垂直開
始位置レジスタ（１５）に順次セットされる１６種類の
制御データの何れか１つと一致すると、一致検出回路
（１７）からハイレベルの一致検出信号が出力され、こ
の時のローカウンタ（８）の値がラッチ回路（９）に保
持される。尚、水平同期期間中の為、ラッチ回路（９）
の保持内容が切換出力回路（１４）から導出されること
はない。一方、ＲＳフリップフロップ（１９）が一致検
出信号でセットされ、垂直ドットカウンタ（２０）がｎ
のバイナリデータを計数する迄の間、テレビ画面上での
文字表示が許可される。そして、この水平同期信号Ｈsy
ncがハイレベルになった時点からｎ本の水平走査線が走
査を終了する迄の間、ラッチ回路（９）に固定されたロ
ーアドレス及びカラムカウンタ（１２）で計数されるカ
ラムアドレスで決定するビデオＲＡＭ（１）のアドレス
が、ＯＳＤタイミングでアクセスされ、該アドレスから
読み出された文字コード及びアトリビュートコードで指
示される１行分の文字ドットパターンが上記した水平走
査位置に表示されることになる。表示文字の垂直方向開
始位置が検出される度に上記した動作が繰り返されるこ
とになる。

【００２４】尚、本実施例では、ビデオＲＡＭ（１）に
表示文字の垂直方向開始位置を指示する制御データを書
き込む記憶領域を設けたが、これに限定されることな
く、この他に表示文字のサイズを指示する制御データを
書き込む記憶領域を設け、各水平走査期間内において、
ビデオＲＡＭ（１）から両制御データを読み出して表示
文字を制御する様にしてもよい。

【００２５】以上より、テレビ画面上に複数行の文字表
示を行う場合でも、各行の垂直方向開始位置を示す値が
セットされる垂直開始位置レジスタ（１５）を１個設け
るだけで十分に事足り、これよりマイクロコンピュータ
のチップサイズの小型化が可能となる。実際、垂直開始
位置を示す値をセットする為に、従来の様に複数のレジ
スタを設けた場合と本実施例の様に唯一１個のレジスタ
を設けると共にビデオＲＡＭ（１）の記憶容量を一部増
量する場合とでは、本実施例の方がこの為のチップ面積
を１／４程度に縮小することができる。

【００２６】

【発明の効果】本発明によれば、テレビ画面上に複数行
の文字表示を行う場合でも、各行の垂直方向開始位置を
示す値を表示タイミングに同期して保持するレジスタ等
を多くても１個設けるだけで十分に事足り、これよりマ
イクロコンピュータのチップサイズの小型化が可能とな
る。これに伴い、チップの高集積化も可能となる利点が
得られる。

【図面の簡単な説明】

【図１】本発明の文字表示装置を示す図である。

【図２】図１の要部波形を示すタイミングチャートであ
る。

【符号の説明】

（１）ビデオＲＡＭ（７）垂直位置カウンタ（８）ローカウンタ（９）ラッチ回路（１４）切換出力回路（１５）垂直開始位置レジスタ（１７）一致検出回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者千明一雅大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者寺脇周作大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (56)参考文献特開平１−272271（ＪＰ，Ａ) 特開昭61−147677（ＪＰ，Ａ) 特開昭63−7083（ＪＰ，Ａ) 特開平３−303361（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04N 5/38 - 5/46 H04N 7/08 G09G 5/00 - 5/40

Claims

(57)【特許請求の範囲】

【請求項１】テレビ画面上に文字表示を行う文字表示
装置において、前記テレビ画面に表示される文字の垂直方向開始位置を
示す制御データが、共通のカラムアドレス及び複数のロ
ーアドレスで定まる各アドレスに記憶されたビデオＲＡ
Ｍと、水平同期期間中に少なくとも前記ビデオＲＡＭのローア
ドレスの初期値から最終値までを計数するローカウンタ
と、垂直同期信号でリセットされ前記水平同期信号に同期し
て計数動作を行う垂直位置カウンタと、前記ローカウンタで計数されたローアドレス及び前記共
通のカラムアドレスに応じて前記ビデオＲＡＭから読み
出された前記制御データ、及び、前記垂直位置カウンタ
の内容の一致検出を行う一致検出回路と、前記一致検出回路の一致検出出力に基づき、前記ローカ
ウンタで計数されたローアドレスを保持するラッチ回路
と、前記水平同期期間中は前記ローカウンタで順次計数され
るローアドレスに基づき前記制御データが記憶された前
記ビデオＲＡＭのアドレスをアクセスできる様に、且
つ、前記水平同期期間以外は前記ラッチ回路に保持され
たローアドレスに基づき文字コードが記憶された前記ビ
デオＲＡＭのアドレスをアクセスできる様に、前記ロー
カウンタ及び前記ラッチ回路の内容を切換出力する切換
出力回路と、を、備えたことを特徴とする文字表示装置。
【請求項２】前記ビデオＲＡＭは、前記テレビ画面の
表示領域に対応するアドレスの他に前記制御データを記
憶するアドレスを有することを特徴とする請求項１記載
の文字表示装置。