JPS586430B2 - 文字放送受信装置 - Google Patents

Description

【発明の詳細な説明】 本発明け、テレビジョン信号の垂直帰線期間の一部に重
畳されて伝送されてくる文字信号等を抜き取り、これの
必要な部分をメモリーに記憶して後に連続的にこのメモ
リから読み出し文字等をテレビジョン受像機に映出する
文字放送受信装置に関する。

従来，この種の受信装置においては、伝送されてくる制
御コード、文字信号等を抜き取り、制御コードを直ちに
分離識別して使用者の指定した番組に対応する文字信号
のような表示すべき情報を抽出すると共にメモリに記憶
させている。

このため、制御コードの識別は文字信号が至る前に完了
しなければならないので、分離識別等の信号処理は高速
を要求され、従い文字信号等の情報のメモリとしてはシ
フトレジスタやＣＣＤ等が用いられしかも記憶する際高
速のクロックが要求されることもあってダイナミック動
作がされることが多いため連続的にリフレッシュする必
要があり、構成が複雑となりしかもノイズ等による妨害
を受け易い。

そこで、本発明は上記に鑑みて信号処理速度を遅くする
ことができ，ひいては安定性を向上しうるし又ノイズ妨
害を受けに＜＜シうる文字放送受信装置の提供を目的と
するものである。

本発明は、伝送されてくるテレビジョン信号の垂直帰線
期間にある文字等の伝送に必要な情報，例えば制御コー
ド、文字等（文字に限らずパターン信号等も含まれる）
及び色の信号をすべて一担バツファメモリに読み込み且
つ保持し、これから必要な信号を逐次読み出し制御コー
ドを解読、更には文字等、色の信号をメモリに書き込み
（記憶）するようにする点に特徴がある。

このためメモリとしてはスタテイクなもので足りるよう
にできる。

以下に、本発明の文字放送受信装置の実施例について説
明する。

第１図は伝送される文字信号のパターンの一例を示して
いる。

このパターンは、二画面８行からなり１行が１６文字で
構成される、いわゆるＮＨＫのＣ方式と言われている。

なお、文字以外にパターン（絵）も伝送されるが，この
場合は第１図中四角形の外の部分も含めてパターンが構
成されるものとなる。

ここで、１字は横１５ビット、縦１８ビットで構成され
、横方向には文字間に１ビットのスペースが又縦方向の
文字間に８ビット即ち８ラインの間隙が形成される。

そして、横方向が２４５ビット、縦方向が２０８ライン
で１画面の表示が行なわれる。

そして、テレビ画面上に表示するに当って、１行目をど
こから表示するかは任意であるがここでは４０Ｈからと
してあり、最終ラインは２４７Ｈとなり、又水平方向の
表示位置も任意であるがここではＨパルスから１５μｓ
後表示開始するようにしている。

第２図は、伝送されてくる垂直帰線期間に重畳される伝
送情報のビット配列を示している。

即ちスタートパルス８ビット、番組コード７ビット（訂
正コードを含む），走査線コード９ビット（バリテイチ
ェックコードを含む）、字膜消去１ビットよりなる制御
コード及び色信号６４ビット又はキャラクタ信号２４５
ビットが配列される。

従って制御コードに色信号が付加されてなる制御ライン
（第２図Ａ）と、制御コードにキャラクタ信号が付加さ
れてなるパターンライン第２図Ｂが情報（文字情報）と
して伝送されてくることになり、そしてパターンライン
２６本で１行となり８行で１画面が構成されるため、制
御ラインは必ず各行の始めに与えられる。

テレビジョン受像機の検波回路（図示していない。

）からのビデオ信号ｌは２０Ｈ（２８３Ｈ）抜取回路２
に導入され２０Ｈ又は２８３Ｈに重畳されて伝送されて
くる情報である上記制御ライン又にパターンライン（以
下文字信号という。

）が抜き取られる。

抜き取られた文字情報は入カバツファ３及びスタートハ
ルス検出回路４へそれぞれ入力される。

ここで入カバツファ３はシリアルインーパラレルアウト
のシフトレジスタあって２６４ビット（制御コード用の
スタートパルスを除いた１９ビット・と、キャラクタ信
号又は色信号用の２４５ビット）で構成されている。

文字情報のスタートパルスがスタートパルス検出回路４
で検知されると検知信号が読込クロツク発生回路７へ導
入され、それから入カバツファ３へ読込用のクロツクを
供給する。

なお、ビデオ信号の色副搬送波に関連して３．５８ＭＨ
ｚ発生器５にて３． ５ ８ ＭＨ ｚの信号が得られ
そして例えば８逓倍回路及び５分周回路を含む８／５倍
回路６を通じて８／５倍即ち５． ７ ３ＭＨｚのクロ
ツクを発生し読込クロツク発生回路７に供給されている
。

ここで、５．７３ＭＨｚは文字信号の５．７３メガビッ
トに相応させたものである。

このようにして、スタートハルスの検知後読込用のクロ
ツクが入カバツファ３へ導入され、それにはスタートパ
ルスを除いた制御コード及びキャラクタ信号又は色信号
が書き込まれる。

入カバツファ３への信号の書込み終了は、読込用クロツ
ク数をカウントすることで検知することができる。

即ち、入カバツファ３へ２６４ケのクロックが入力され
たことを検知−すると読込終了検知回路８から指令信号
が得られ、読込クロツク発生回路７へ導入されてそれの
クロック発生を停止させ且つ番組コードゲート回路９へ
導入さｔてそれを開ける。

このゲート回路９の開いたとき、入カバツファ３から番
組コードの４ビットが読み出され、更に番組一致判定回
路１３へ導入される。

なお、このとき訂正コードの３ビットも同時に読み出し
番組コードのビットチェックをすることも可能である。

一方、番組を使用者が任意に選択することのできる選択
ボタン１７、本実施例ではＡ，Ｂ，Ｃ・・・Ｉ，Ｓの１
０のボタンが設けられており、選択されたときの出力が
デコーダ１６でバイナリ出力に変換され、例えばボタン
Ａを押すと０００１が出力される。

この出力が入力される番組一致判定回路１３は番組コー
ドゲート９からの信号と比較し一致したとき番組一致信
号をゲートコントローラ１５に与える。

ゲートコントローラ１５ぱ番組一致信号に応答して指令
信号を走査線コードゲート回路１０に与えてそれを開か
せ、入カバツファ３から８ビットの走査線コートが読み
出されてライン判定回路１４へ導入される。

なお、もし必要ならば，同時にパリテイチェックビット
をも読み出し判定して走査線コードのビットチェックを
行うこともできる。

ライン判定回路１４は、導入された走査線コードから入
カバツファ３に現在書込九でいる文字信号が制御ライン
かパターンラインかの判定を実行する。

制御ラインとパターンラインの走査線コードは表１のよ
うに表わされる。

従って、制御ラインかパターンラインかの区別は表１０
Ｂ５０ビットで行なうことができる。

即ち、Ｂ５の内容がＩｔ １ １１ならば制御ライン、
ｔ（ ０ １３ならばパターンラインを意味する。

従って、ライン判定回路１４は、Ｂ５の内容に応じてラ
イン検知を行ない、その判定指令をゲートコントローラ
１５に入力する。

このゲートコントローラ１５は、パターンラインであっ
たときの判定指令であるとするとキャラクタ信号ゲート
１１を開けさせる指令を発生し又制御ラインであったと
きの判定指令であると色信号ゲート１２を開けさせる指
令を発生する。

前者のとき、入カバツファ３のキャラクタ信号はキャラ
クタ信号ゲート１１を通ってキャラクタ信号メモリ２３
に入力される。

該メモリ２３は第４図ａに示すように，■ライン２４５
ビットでこれが２０８ライン必要であって、５０９６０
ビットの容量のＲＡＭで構成される。

そして、該メモリ２３のアドレスは、ライン判定回路１
４からゲート２２を通じて指定される。

即ち、ライン判定回路１４は走査線コードから第１ライ
ン、第２ライン、又は２０８ラインかを判別し、例えば
第１ラインであればｔｔ １ ｙｐがアドレスされメモ
リ２３のアドレス１に１ラインのキャラクタ信号２４５
ビットがメモリされる。

このようにして、次々と２０８ライン分メモリが実行さ
れる。

後者のとき、入カバツファ３の色信号の６４ビットが色
信号ゲート１２を通って色信号メモリ２４に入力される
。

該メモリ２４ぱ第４図ｂに示すように、５１２（６４Ｘ
８）ビットのＲＡＭで構成され、１〜８のアドレス入力
端がある。

該メモリ２４のアドレスは，やはりライン判定回路１４
からゲート２１を通じて指定される。

ライン判定回路１４ぱ走査線コードの下位４ビットから
第１行目、第２行目・・・又は第８行目の直前かを判別
Ｌｆ！Ｉえば第１行目の直前であればメモリ２４のアド
レス１に１行分の色信号６４ビットがメモリされる。

このようにして、色信号メモリ２４には８行分のメモリ
がなされる。

以上のような、キャラクタ信号、色信号のキャラクタ信
号メモリ２３、色信号メセリ２４への書込ぱ各２０Ｈ終
了後以上のように行なわれるが、との書込は各４０Ｈに
至る迄に完了するようにすることができ、信号の処理速
度の高速性への要求が軽減される。

このようにして、メモリ２３ ．２４に書込まれた文字
信号は次のようにして表示される。

テレビジョン受像機の同期分離回路（図示しない。

）から得られたＨパルス３トぱ、表示アドレス発生回路
１９に入力される。

第１図に示すように、４０Ｈから２４７Ｈの間に１ライ
ンから２０８ラインを表示するとすれば、表示アドレス
発生回範１９はカウンタを内蔵しており、４０Ｈ目で１
を出力され、その後各Ｈパルス毎にカウントアップされ
た出力を得、２４７Ｈ目で２０８を出力しそして同期分
離回路から得られるＶパルスでリセットされる。

この表示アドレス発生回路１９の出力例えば１がゲート
２２を通じてキャラクタ信号メモリ２３のアドレスを１
に指定し、該メモリ２３の第１ラインの文字信号がキャ
ラクタ信号出力バッファ２７へ転送され書き込まれ、出
力に応じて同様に書込が実行される。

第１図に示すように、Ｈパルスより１５μｓ遅らせて表
示を開始するために、Ｈパルス３１を１５μｓ遅延回路
１８を通じて１５μｓ遅延させた後表示クロック発生回
路２５へ導入する。

この表示クロック発生回路２５１ｄ４０Ｈ目のＨパルス
の検出のときより８／５倍回路６からのクロツクパルス
を出力し、２４５ケのクロックパルスを出力し終るとク
ロックパルスの出力を停止する。

表示クロック発生回路２５からのクロックパルスを供給
されるキャラクタ信号出力バツファ２１は、２４５ビッ
トのパラレルインシリアルアウトのシフトレジスタであ
って、クロツクパルスの入力毎に次々とキャラクタ信号
を読み出して行く。

このようにして、キャラクタ信号メモリ２３からキャラ
クタ信号出力バツファ２７に上記のように相応するＨ毎
に書き込まれたキャラクタ信号はＨパルスから１５μｓ
遅延されたタイミングで表示クロック発生回路２５から
のクロックパルスに応答して読み出される。

これと同時に、色信号メモリ２４に書き込まれている色
信号も色信号バツファ２８を通じて上記キャラクタ信号
と原理的に同様に読み出されるが色信号の場合は１行単
位であるために２６ライン同一信号を色信号メモリ２４
から色信号バツファ（６４ビットのパラレルインーシリ
アルアウトのシフトレジスタ）へ転送してやるようにし
ている。

即ち、表示アドレス発生回路１９の出力をｌ／２６カウ
ンタを内蔵しているアドレスホールド２０を介し更にゲ
ート２１を通じて色信号メモリ２４のアドレスを指定す
るようにされており、２６ライン毎にアドレスがインク
リメントされる。

そして２６ライン毎に同一色信号をＨパルスが来る度に
色信号メモリ２４から色信号出力バツファ２８へ転送す
る必要があるため、４０Ｈ目以後２４７Ｈ目迄，Ｈパル
スが入力される毎に色信号メモリ２４のアドレスが指定
されるようにされるものとする。

更には、色信号は１文字同一色（第１図中斜線で示す）
であることから、色信号出力バツファ２８へ供給される
クロックパルスは表示クロツク発生回路２５からのクロ
ツクパルスｅ１６分割器２６で１４ に分周して供給
される。

これらのキャラクタ信号出力バツファ２７及び色信号出
力バツファ２８の出力であるキャラクタ信号、色信号は
変調回路２９で変調され、文字の映像信号増巾及びクロ
マ回路（図示していない）へ導入され、ブラウン管上に
映出される。

本発明の文字放送受信装置によれば，叙上のように、伝
送情報の制御コードの少くとも犬部分及び文字情報のよ
うな情報を一時保持し、この保持されている情報から番
組コード、その他を分離識別することからのような信号
処理は文字情報が至った後に適宜実行すれば良いので、
信号処理の高速性への要求が軽減されるため、市販のマ
イクロコンピュータの適用も十分可能となるという実用
上の効果が期待される。

【図面の簡単な説明】

第１図は本発明の文字放送重信装置の表示状態を説明す
る図面、第２図Ａ及びＢは文字情報の形態を説明する図
面をそれぞれ示し、第３図は本発明の文字放送受信装置
の一実施例の構成を説明するブロック図、第４図ａ及び
ｂｉ同上のメモリの図面をそれぞれ示している。 ３：入カバツファ、９：番組コードゲート、１０：走査
線コードゲート、１１：キャラクタ信号ゲート、１２二
色信号ゲート、２３：キャラクタ信号メモリ、２４：色
信号メモリ。

Claims (1)

【特許請求の範囲】
1. １ テレビジョン信号の垂直帰線期間に重畳されている
   情報を抜き取り主メモリに記憶しこれを連続的に読み出
   して表示するようにした文字放送受信装置にあって、抜
   き取った全情報を一時保持する入力保持手段と、この保
   持手段で保持されている情報から各種情報を個々に分離
   導出する複数のゲート手段と，このゲート手段より得ら
   れる文字パターン等のキャラクタ情報及び色情報を個々
   に記憶するスタティックな主メモリとを具備したことを
   特徴とする文字放送受信装置。