KR100729451B1 - 디스플레이장치 및 그 제어방법 - Google Patents
디스플레이장치 및 그 제어방법 Download PDFInfo
- Publication number
- KR100729451B1 KR100729451B1 KR1020060009942A KR20060009942A KR100729451B1 KR 100729451 B1 KR100729451 B1 KR 100729451B1 KR 1020060009942 A KR1020060009942 A KR 1020060009942A KR 20060009942 A KR20060009942 A KR 20060009942A KR 100729451 B1 KR100729451 B1 KR 100729451B1
- Authority
- KR
- South Korea
- Prior art keywords
- screen
- video signal
- sub
- temporary storage
- storage unit
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
본 발명에 따른 디스플레이장치는 영상신호를 입력받는 신호입력부와; 상기 입력된 영상신호를 주화면 및 부화면으로 표시하는 디스플레이부와; 영상신호가 임시 저장되는 임시저장부와; 소정의 참조주소에 기초하여, 상기 주화면에 대응하는 영상신호와 상기 부화면에 대응하는 영상신호를 상기 임시저장부에 각각 기록하고 상기 기록된 영상신호를 각각 읽어 상기 디스플레이부에 제공하는 신호처리부와; 상기 부화면이 활성화되면, 상기 부화면에 대응하는 영상신호를 상기 신호처리부가 상기 임시저장부에 기록하는 속도와 읽는 속도가 동일한지 여부를 판단하고, 상이한 경우 상기 부화면의 참조주소를 재설정하여 상기 부화면에 대응하는 영상신호가 상기 임시저장부에 기록되는 주소와 읽어지는 주소가 상이하도록 제어하는 제어부를 포함한다. 이에 의해, 참조주소를 재설정하여 부화면에 나타나는 티어링현상을 쉽게 방지할 수 있다.
Description
도 1은 본 발명의 실시예에 따른 디스플레이장치의 제어블록도이며,
도 2는 본 발명의 실시예에 따른 임시저장부를 도시한 도면이며,
도 3은 본 발명의 실시예에 따른 디스플레이장치의 제어방법을 나타낸 흐름도이다.
* 도면의 주요부분에 대한 부호의 설명 *
10 : 신호입력부 20 : 신호처리부
30 : 디스플레이부 40 : 임시저장부
50 : 제어부
본 발명은 디스플레이장치 및 그 제어방법에 관한 것으로서, 보다 상세하게는 다중화면이 표시된 경우 부화면에 발생되는 티어링(tearing) 현상을 방지하는 디스플레이장치 및 그 제어방법에 관한 것이다.
일반적으로 디스플레이장치는 컴퓨터나 TV 방송시스템 등으로부터 영상신호 를 입력받아, 처리모듈을 거쳐 화면상에 표시한다. 이때, 입력된 영상신호는 디코딩과 같은 소정의 처리과정을 거쳐 소정의 저장부, 예컨대 프레임버퍼(Frame Buffer)에 기록된다. 여기서, 처리모듈은 처리된 영상신호를 설정된 참조주소에 기초하여 프레임버퍼에 프레임(Frame)단위로 기록되고, 하나의 프레임이 형성되면 참조주소에 기초하여 기록된 프레임을 읽어 화면에 표시되도록 한다.
이때, 처리모듈이 영상신호를 프레임버퍼에 기록하는 속도와, 기록된 영상신호를 프레임버퍼로부터 읽는 속도가 서로 상이한 경우, 시간의 흐름에 따라 참조주소의 충돌이 발생하게 된다. 그리고, 참조주소의 충돌은 화면이 끊겨 보이는 티어링 현상을 발생시킨다.
따라서, 프레임버퍼에 처리모듈이 기록하는 속도와 읽는 속도를 일치시켜 티어링현상을 방지할 수 있으며, 이를 프레임 락(Frame Lock)이라 한다.
예컨대, 입력되는 영상신호의 수직주파수가 59.94Hz이며, 표시되는 수직주파수가 60Hz라 하자. 이는, 처리모듈이 프레임버퍼에 1초에 59.94프레임을 기록하고, 프레임버퍼에서 1초에 60프레임을 읽는 것을 뜻하며, 기록하는 속도와 읽는 속도가 다르므로, 티어링현상이 발생하게 된다. 따라서, 표시되는 수직주파수를 입력되는 수직주파수에 맞추면 티어링현상이 제거될 수 있다.
한편, PIP(Picture In Picture), POP(Picture Out Picture), PBP(Picture By Picture)(PIP, PBP, POP: 이하, '다중화면'이라 칭함) 기능을 갖는 디스플레이장치는 복수의 영상신호를 입력받아 각각 처리하여 주화면과 부화면으로 표시한다.
그리고, 사용자가 주화면을 통해 시청하는 도중 다중화면 기능을 실행시키면 주화면의 일정영역에 부화면이 오버랩되어 표시되며, 부화면을 통해 다른 채널을 시청하거나 또는 외부에서 입력되는 영상신호를 동시에 시청할 수 있다. 예컨대, 주화면에 방송신호가 표시되고, 부화면에 DVD Player, VTR, 게임기 등으로부터 입력되는 영상신호가 표시될 수 있다.
이러한, 다중화면 기능이 실행된 경우, 처리모듈은 주화면에 대응하는 영상신호와 부화면에 대응하는 영상신호를 각각 처리하여 동일한 프레임버퍼에 각각 기록한다. 그리고, 기록된 각각의 영상신호를 읽어 들여 주화면과 부화면으로 표시되도록 한다.
이때, 주화면에 대응하는 영상신호와 부화면에 대응하는 영상신호의 수직주파수가 다른 경우, 주화면에 프레임 락을 설정하여 주화면의 티어링 현상을 방지할 수 있다. 그러나, 화면에 주화면과 부화면이 동시에 표시되므로, 처리모듈이 프레임버퍼로부터 주화면에 대응하는 영상신호와 부화면에 대응하는 영상신호를 읽어들이는 속도가 동일하다.
이에 의해, 부화면에 대응하는 영상신호는 프레임버퍼에 기록되는 속도와 읽어지는 속도가 상이하게 되므로, 참조주소의 충돌로 인한 티어링현상이 발생할 수 있다.
따라서, 본 발명의 목적은, 다중화면 기능이 활성화 된 경우, 부화면에 발생하는 티어링현상을 방지하는 디스플레이장치 및 그 제어방법에 관한 것이다.
상기 목적은, 본 발명에 따라, 영상신호를 입력받는 신호입력부와, 상기 입력된 영상신호를 주화면 및 부화면으로 표시하는 디스플레이부를 갖는 디스플레이장치에 있어서, 영상신호가 임시 저장되는 임시저장부와; 소정의 참조주소에 기초하여, 상기 주화면에 대응하는 영상신호와 상기 부화면에 대응하는 영상신호를 상기 임시저장부에 각각 기록하고 상기 기록된 영상신호를 각각 읽어 상기 디스플레이부에 제공하는 신호처리부와; 상기 부화면이 활성화되면, 상기 부화면에 대응하는 영상신호를 상기 신호처리부가 상기 임시저장부에 기록하는 속도와 읽는 속도가 동일한지 여부를 판단하고, 상이한 경우 상기 부화면의 참조주소를 재설정하여 상기 부화면에 대응하는 영상신호가 상기 임시저장부에 기록되는 주소와 읽어지는 주소가 상이하도록 제어하는 제어부를 포함하는 것을 특징으로 하는 디스플레이장치에 의해 달성된다.
그리고, 상기 입력된 영상신호는 동기펄스를 포함하고; 상기 제어부는 상기 동기펄스의 발생주기에 대응하여 상기 참조주소를 재설정하는 것이 바람직하다.
여기서, 상기 제어부는 상기 주화면에 대응하는 영상신호의 블랭킹 구간(Blanking Interval)에 상기 임시저장부의 참조주소를 삽입하여, 상기 신호처리부가 상기 삽입된 참조주소에 기초하여 상기 부화면에 대응하는 영상신호를 상기 임시저장부에 기록하고 상기 기록된 영상신호를 읽도록 할 수 있다.
한편, 상기 목적은, 본 발명에 따라, 영상신호를 입력받는 신호입력부와, 상기 입력된 영상신호를 주화면 및 부화면으로 표시하는 디스플레이부와, 영상신호가 임시 저장되는 임시저장부와, 소정의 참조주소에 기초하여 상기 주화면에 대응하는 영상신호와 상기 부화면에 대응하는 영상신호를 상기 임시저장부에 각각 기록하고 상기 기록된 영상신호를 각각 읽어 상기 디스플레이부에 제공하는 신호처리부를 갖는 디스플레이장치의 제어방법에 있어서, 상기 부화면이 활성화되었는지의 여부를 판단하는 단계와; 상기 부화면이 활성화된 경우, 상기 부화면에 대응하는 영상신호를 상기 신호처리부가 상기 임시저장부에 기록하는 속도와 읽는 속도가 동일한지 여부를 판단하는 단계와; 상이한 경우, 상기 부화면의 참조주소를 재설정하여 상기 부화면에 대응하는 영상신호가 상기 임시저장부에 기록되는 주소와 읽어지는 주소가 상이하도록 제어하는 단계를 포함하는 것을 특징으로 하는 디스플레이장치의 제어방법에 의해 달성될 수 있다.
여기서, 상기 참조주소를 재설정하는 단계는, 상기 주화면에 대응하는 영상신호의 블랭킹 구간(Blanking Interval)에 상기 임시저장부의 참조주소를 삽입하는 단계와; 상기 신호처리부가 상기 삽입된 참조주소에 기초하여 상기 영상신호를 상기 임시저장부에 기록하고 상기 기록된 영상신호를 읽도록 할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 1은 본 발명의 실시예에 의한 디스플레이장치의 구성을 나타낸 블록도이며, 도 2는 본 발명의 실시예에 의한 임시저장부(40)를 나타낸 도면이다.
도 1에 도시된 바와 같이, 본 발명에 따른 디스플레이장치는 영상신호를 입력받는 신호입력부(10), 수신된 영상신호를 처리하는 신호처리부(20), 처리된 영상신호를 디스플레이하는 디스플레이부(30), 영상신호를 임시 저장하는 임시저장부(40), 각 블록을 제어하는 제어부(50)를 포함한다.
본 발명에 따른 신호입력부(10)는 영상신호를 수신하는 튜너(미도시)와, 외부입력기기(미도시)를 포함할 수 있다. 여기서, 신호입력부(10)는 다양한 포맷의 영상신호가 입력 가능하도록 다양한 형태의 커넥터를 포함하는 것이 바람직하다. 예컨대, 신호입력부(10)는 영상신호를 입력받기 위한 D-Sub 커넥터, CVBS(Composite Video Broadcast Signal) 커넥터, S-비디오 커넥터나 컴포넌트 커넥터 중 적어도 어느 하나를 포함할 수 있다. 그리고, 신호입력부(10)는 영상신호와 함께 동기펄스를 수신할 수 있다.
신호처리부(20)는 신호입력부(10)로부터 입력받은 영상신호를 동기펄스에 따라 처리하여 디스플레이부(30)에 표시되도록 제공하는 것으로, 입력된 영상신호의 포맷(format)에 대응하여 다양한 기능이 부가될 수 있다.
예컨대, 입력되는 다양한 포맷의 영상신호를 일정 포맷의 디지털 영상신호로 변환하기 위한 A/D 컨버팅 기능, 디지털 디코딩 기능과, 디지털 영상신호 또는/및 아날로그 영상신호를 입력받아 디스플레이부(30)의 출력 규격에 맞는 수직주파수, 해상도, 화면비율 등을 조절하는 스케일링 기능 및 소정의 포맷 변환 기능을 포함할 수 있다.
구체적으로, 신호처리부(20)는 후술할 제어부(50)의 제어에 의해 처리된 주화면에 대응하는 영상신호 및 부화면에 대응하는 영상신호를 후술할 임시저장부(40)에 각각 기록한다. 그리고, 임시저장부(40)에 기록된 주화면에 대응하는 영상신호와 부화면에 대응하는 영상신호를 각각 읽어 들여 디스플레이부(30)에 제공한다.
이때, 신호처리부(20)는 처리과정을 거친 영상신호를 기설정된 참조주소(Reference Address)에 기초하여, 임시저장부(40)에 프레임 단위로 기록하고, 하나의 프레임이 형성되면 참조주소에 기초하여 읽어 들여 디스플레이부(30)에 제공한다.
일반적으로, 신호처리부(20)가 주화면에 대응하는 영상신호를 임시저장부(40)에 기록하는 속도(이하, '기록속도'라 칭함)와 기록된 영상신호를 읽어 들이는 속도(이하, '읽기속도'라 칭함)는 프레임 락(Frame Lock)을 통해 서로 동일하다. 또한, 주화면에 대응하는 영상신호와 부화면에 대응하는 영상신호가 동시에 디스플레이부(30)에 표시되므로, 부화면에 대응하는 영상신호의 읽기속도와 주화면에 대응하는 영상신호의 읽기속도가 동일하다.
디스플레이부(30)는 신호처리부(20)에 의해 처리된 영상신호와, 동기펄스에 기초하여 이미지를 표시하며, DLP(Digital Light Processing), LCD(Liquid Crystal Display), PDP(Plasma Display Penal) 등과 같이 다양한 유형으로 구현될 수 있다.
임시저장부(40)는 신호처리부(20)에 의해 처리된 주화면에 대응하는 영상신호 및 부화면에 대응하는 영상신호가 각각 기록되는 것으로, 프레임 버퍼(Frame Buffer)로 구현될 수 있다. 여기서, 각각의 영상신호는 참조주소에 따라 서로 다른 영역에 기록된다.
도 2에 도시된 바와 같이, 임시저장부(40)는 제1영역과, 제2영역을 포함할 수 있다. 예컨대, 제1영역에는 주화면에 대응하는 영상신호가 기록되며, 제2영역에는 부화면에 대응하는 영상신호가 기록될 수 있다.
여기서, 도시된 A와, A'와, B와, B'는 참조주소를 나타낸다. 즉, A와 A'는 신호처리부(20)가 주화면에 대응하는 영상신호를 제1영역에 기록하는 기록주소와, 기록된 영상신호를 읽는 읽기주소이다. 또한, B와 B'는 신호처리부(20)가 부화면에 대응하는 영상신호를 제2영역에 기록하는 기록주소와, 기록된 영상신호를 읽는 읽기주소이다.
제어부(50)는 다중화면이 활성화된 경우, 부화면에 대응하는 영상신호의 기록속도와 읽기속도가 동일한지 여부를 판단하고, 동일여부에 대응하여 참조주소를 재설정하는 것으로, CPU, 마이컴 및 알고리즘 등으로 구현될 수 있다.
구체적으로, 제어부(50)는 다중화면이 활성화되어 부화면이 표시되면, 신호처리부(20)가 부화면에 대응하는 영상신호의 기록속도가 읽기속도와 동일한지 여부를 판단한다.
판단결과, 부화면에 대응하는 영상신호의 기록속도와 읽기속도가 동일한 경우, 참조주소의 충돌이 발생하지 않으므로, 화면이 깨지는 티어링현상이 발생하지 않게 된다. 따라서, 제어부(50)는 신호처리부(20)로부터 처리된 영상신호가 디스플레이부(30)에 표시되도록 제어한다.
판단결과, 부화면에 대응하는 영상신호의 기록속도와 읽기속도가 상이한 경우, 시간의 흐름에 따라 참조주소의 충돌로 인해 부화면에 대응하는 영상신호가 깨지는 티어링현상이 발생하게 된다.
따라서, 제어부(50)는 부화면에 대응하는 영상신호의 기록주소(B)와 읽기주소(B')가 상이하도록 부화면의 참조주소(B, B')를 재설정한다. 여기서, 제어부(50) 는 동기펄스가 입력될 때마다, 즉 동기펄스의 발생주기에 따라 부화면의 참조주소(B, B')를 재설정할 수 있다.
그리하여, 부화면에 대응하는 영상신호를 신호처리부(20)가 임시저장부(40)에 기록하는 주소(B)와, 임시저장부(40)에 기록된 영상신호를 신호처리부(20)가 읽어 들이는 주소(B')가 서로 상이하도록 하여 티어링현상이 발생하지 않도록 제어한다.
이때, 제어부(50)는 부화면의 참조주소를 주화면에 대응하는 영상신호 중 디스플레이부(30)에 표시되지 않는 블랭킹 구간(Blanking Interval)에 삽입한다. 그리고, 재설정된 참조주소를 이용하여 신호처리부(20)가 영상신호를 기록하도록 하고, 기록된 영상신호를 읽도록 한다.
예컨대, 부화면이 활성화된 경우, 기록속도와 읽기속도가 상이하며, 신호처리부(20)가 부화면에 대응하는 영상신호를 참조주소 B에 기록하고, 참조주소 B'에서 읽었다고 하자. 시간의 흐름에 따라 참조주소 B와 참조주소 B'가 동일한 주소를 참조하게 된다. 따라서, 참조주소의 충돌로 인한 티어링현상이 발생하게 되므로, 제어부(50)는 B와 B'의 주소가 상이하도록 재설정하여 티어링현상을 방지한다.
이를 통해, 별도의 하드웨어의 추가 없이, 참조주소를 재설정해주는 방법을 이용하여 티어링 현상이 발생하지 않도록 할 수 있다.
전술한 본 발명의 실시예에 따른 디스플레이장치의 제어방법을 도 3의 흐름도를 이용하여 설명한다.
도 3에 도시된 바와 같이, 제어부(50)는 부화면이 활성화되어 있는지 여부를 판단한다(S1).
판단 결과, 부화면이 활성화 되지 않은 경우, 신호처리부(20)로부터 처리된 영상신호가 디스플레이부(30)에 표시되도록 한다(S5).
판단 결과, 부화면이 활성화 된 경우, 신호처리부(20)가 부화면에 대응하는 영상신호를 임시저장부(40)에 기록하는 기록속도와, 기록된 영상신호를 읽는 읽기속도가 동일한지 여부를 확인한다(S3).
확인 결과, 기록속도와 읽기속도가 동일한 경우, 티어링현상이 발생하지 않으므로 신호처리부(20)로부터 처리된 영상신호가 디스플레이부(30)에 표시되도록 한다(S5).
확인 결과, 기록속도와 읽기속도가 상이한 경우, 시간의 흐름에 따라 참조주소의 충돌로 인한 티어링현상이 발생할 수 있으므로, 부화면의 기록주소와 읽기주소가 상이하도록 부화면의 참조주소를 재설정한다(S7).
전술한 바와 같이, 제어부(50)는 기록주소와 읽기주소가 상이하도록 재설정한 부화면의 참조주소를 주화면에 대응하는 영상신호의 블랭킹 구간에 삽입한다.
그리고, 제어부(50)는 신호처리부(20)가 재설정된 참조주소에 대응하여 부화면에 대응하는 영상신호를 임시저장부(40)에 기록하도록 하고(S7), 기록된 영상신호를 읽어(S9) 디스플레이부(30)에 표시하도록 한다(S5).
이를 통해, 하드웨어의 추가구성 없이, 참조주소를 재설정하여 티어링현상을 방지할 수 있다.
비록 본 발명의 몇몇 실시예들이 도시되고 설명되었지만, 본 발명이 속하는 기술분야의 통상의 지식을 가진 당업자라면 본 발명의 원칙이나 정신에서 벗어나지 않으면서 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다.
이상 설명한 바와 같이, 본 발명에 따르면, 참조주소를 재설정하여 부화면에 나타나는 티어링현상을 쉽게 방지할 수 있는 디스플레이장치 및 그 제어방법이 제공된다.
또한, 하드웨어의 추가구성 없이 티어링현상을 방지할 수 있는 디스플레이장치 및 그 제어방법이 제공된다.
Claims (5)
- 영상신호를 입력받는 신호입력부와, 상기 입력된 영상신호를 주화면 및 부화면으로 표시하는 디스플레이부를 갖는 디스플레이장치에 있어서,영상신호가 임시 저장되는 임시저장부와;소정의 참조주소에 기초하여, 상기 주화면에 대응하는 영상신호와 상기 부화면에 대응하는 영상신호를 상기 임시저장부에 각각 기록하고 상기 기록된 영상신호를 각각 읽어 상기 디스플레이부에 제공하는 신호처리부와;상기 부화면이 활성화되면, 상기 부화면에 대응하는 영상신호를 상기 신호처리부가 상기 임시저장부에 기록하는 속도와 읽는 속도가 동일한지 여부를 판단하고, 상이한 경우 상기 부화면의 참조주소를 재설정하여 상기 부화면에 대응하는 영상신호가 상기 임시저장부에 기록되는 주소와 읽어지는 주소가 상이하도록 제어하는 제어부를 포함하는 것을 특징으로 하는 디스플레이장치.
- 제1항에 있어서,상기 입력된 영상신호는 동기펄스를 포함하고;상기 제어부는 상기 동기펄스의 발생주기에 대응하여 상기 참조주소를 재설정하는 것을 특징으로 하는 디스플레이장치.
- 제1항 또는 제2항에 있어서,상기 제어부는 상기 주화면에 대응하는 영상신호의 블랭킹 구간(Blanking Interval)에 상기 임시저장부의 참조주소를 삽입하여, 상기 신호처리부가 상기 삽입된 참조주소에 기초하여 상기 부화면에 대응하는 영상신호를 상기 임시저장부에 기록하고 상기 기록된 영상신호를 읽도록 하는 것을 특징으로 하는 디스플레이장치.
- 영상신호를 입력받는 신호입력부와, 상기 입력된 영상신호를 주화면 및 부화면으로 표시하는 디스플레이부와, 영상신호가 임시 저장되는 임시저장부와, 소정의 참조주소에 기초하여 상기 주화면에 대응하는 영상신호와 상기 부화면에 대응하는 영상신호를 상기 임시저장부에 각각 기록하고 상기 기록된 영상신호를 각각 읽어 상기 디스플레이부에 제공하는 신호처리부를 갖는 디스플레이장치의 제어방법에 있어서,상기 부화면이 활성화되었는지의 여부를 판단하는 단계와;상기 부화면이 활성화된 경우, 상기 부화면에 대응하는 영상신호를 상기 신호처리부가 상기 임시저장부에 기록하는 속도와 읽는 속도가 동일한지 여부를 판단하는 단계와;상이한 경우, 상기 부화면의 참조주소를 재설정하여 상기 부화면에 대응하는 영상신호가 상기 임시저장부에 기록되는 주소와 읽어지는 주소가 상이하도록 제어하는 단계를 포함하는 것을 특징으로 하는 디스플레이장치의 제어방법.
- 제4항에 있어서,상기 참조주소를 재설정하는 단계는,상기 주화면에 대응하는 영상신호의 블랭킹 구간(Blanking Interval)에 상기 임시저장부의 참조주소를 삽입하는 단계와;상기 신호처리부가 상기 삽입된 참조주소에 기초하여 상기 영상신호를 상기 임시저장부에 기록하고 상기 기록된 영상신호를 읽도록 하는 단계를 포함하는 것을 특징으로 하는 디스플레이장치의 제어방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060009942A KR100729451B1 (ko) | 2006-02-02 | 2006-02-02 | 디스플레이장치 및 그 제어방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060009942A KR100729451B1 (ko) | 2006-02-02 | 2006-02-02 | 디스플레이장치 및 그 제어방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100729451B1 true KR100729451B1 (ko) | 2007-06-18 |
Family
ID=38372633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060009942A KR100729451B1 (ko) | 2006-02-02 | 2006-02-02 | 디스플레이장치 및 그 제어방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100729451B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100854729B1 (ko) | 2007-08-29 | 2008-08-27 | 엠텍비젼 주식회사 | 디스플레이 모듈에서의 데이터 입력 제어 방법 및디스플레이 모듈이 장착된 디지털 처리 장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990068715A (ko) * | 1999-06-14 | 1999-09-06 | 정익주 | Ｔｖ수직블랭킹간격(ｖｂｉ)에삽입된부가정보를이용한인터넷자동접속방법 |
| KR20040063207A (ko) * | 2003-01-06 | 2004-07-14 | 삼성전자주식회사 | 이미지 티어링을 방지하기 위한 영상 재생 시스템의메모리 관리 장치 및 방법 |
-
2006
- 2006-02-02 KR KR1020060009942A patent/KR100729451B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990068715A (ko) * | 1999-06-14 | 1999-09-06 | 정익주 | Ｔｖ수직블랭킹간격(ｖｂｉ)에삽입된부가정보를이용한인터넷자동접속방법 |
| KR20040063207A (ko) * | 2003-01-06 | 2004-07-14 | 삼성전자주식회사 | 이미지 티어링을 방지하기 위한 영상 재생 시스템의메모리 관리 장치 및 방법 |
Non-Patent Citations (2)
| Title |
|---|
| 1019990068715 |
| 1020040063207 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100854729B1 (ko) | 2007-08-29 | 2008-08-27 | 엠텍비젼 주식회사 | 디스플레이 모듈에서의 데이터 입력 제어 방법 및디스플레이 모듈이 장착된 디지털 처리 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8482480B2 (en) | Multi display system and multi display method | |
| JP2829962B2 (ja) | テレビジョン受像機 | |
| US20090059073A1 (en) | Display control method, and display apparatus and display system using the same | |
| JP2003298938A5 (ko) | ||
| US7589745B2 (en) | Image signal processing circuit and image display apparatus | |
| JP2005078069A (ja) | マルチスクリーンディスプレイシステム及びその制御方法 | |
| JP4568468B2 (ja) | ２つの異なるビデオプログラムを同時に記録及び表示するための方法及び装置 | |
| US6727958B1 (en) | Method and apparatus for displaying resized pictures on an interlaced target display system | |
| JP2975796B2 (ja) | 文字表示装置 | |
| KR100642505B1 (ko) | 멀티스크린 디스플레이 시스템 및 그 제어방법 | |
| US8471958B2 (en) | Method for controlling display device | |
| KR101481505B1 (ko) | 멀티 스크린 시스템 및 그 구현 방법 | |
| US20090225095A1 (en) | Image processing circuit and electronic apparatus having the same circuit | |
| KR100729451B1 (ko) | 디스플레이장치 및 그 제어방법 | |
| KR101225558B1 (ko) | 정보 처리 장치, 정보 처리 방법, 및 기록매체 | |
| US8428430B2 (en) | Image processing system, image processing method, and program | |
| US6008854A (en) | Reduced video signal processing circuit | |
| US20100128044A1 (en) | Data processing circuit and display using the same | |
| EP1848203B1 (en) | Method and system for video image aspect ratio conversion | |
| KR20140079989A (ko) | 동적 문자 자막기 | |
| JPH07322181A (ja) | ガンマ補正回路 | |
| JP2005236949A (ja) | インターレーススキャン方式ビデオ信号補償方法及び装置 | |
| US8194100B2 (en) | Electronic device | |
| JPH11177884A (ja) | マルチ画面表示装置 | |
| US10341600B2 (en) | Circuit applied to television and associated image display method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20130530 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140529 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150528 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |