KR20040063207A - 이미지 티어링을 방지하기 위한 영상 재생 시스템의메모리 관리 장치 및 방법 - Google Patents

이미지 티어링을 방지하기 위한 영상 재생 시스템의메모리 관리 장치 및 방법 Download PDF

Info

Publication number
KR20040063207A
KR20040063207A KR1020030000539A KR20030000539A KR20040063207A KR 20040063207 A KR20040063207 A KR 20040063207A KR 1020030000539 A KR1020030000539 A KR 1020030000539A KR 20030000539 A KR20030000539 A KR 20030000539A KR 20040063207 A KR20040063207 A KR 20040063207A
Authority
KR
South Korea
Prior art keywords
memory
address
read
write
data
Prior art date
Application number
KR1020030000539A
Other languages
English (en)
Other versions
KR100561395B1 (ko
Inventor
유경호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030000539A priority Critical patent/KR100561395B1/ko
Priority to US10/750,841 priority patent/US7023443B2/en
Publication of KR20040063207A publication Critical patent/KR20040063207A/ko
Application granted granted Critical
Publication of KR100561395B1 publication Critical patent/KR100561395B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/399—Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

본 발명은 이미지 티어링을 방지하기 위한 영상 재생 시스템의 메모리 관리 장치 및 방법에 관한 것으로서, 이미지 티어링을 방지하기 위한 영상 재생 장치의 메모리 관리 방법은, 스케일러에서 제1메모리에 기입하는 기입 속도(Mclock)와 제1메모리로부터 독출하는 독출 속도(Dclock)를 검출하는 단계; 기입 속도와 독출 속도가 상이할 때, 소정 시점에서 제1메모리에 기입할 어드레스와 제1메모리로부터 독출할 어드레스 사이의 오프셋 거리를 산출하는 단계; 및 오프셋 거리가 소정 오프셋 거리 보다 적으면 제2메모리에 상기 스케일러로부터의 데이터를 기입하는 단계를 포함함을 특징으로 한다.
본 발명에 의하면, 이미지 티어링을 방지하는 메모리 관리 기법을 채용하여, 영상 재생 장치에서의 고품질의 화질을 제공할 수 있게 된다.

Description

이미지 티어링을 방지하기 위한 영상 재생 시스템의 메모리 관리 장치 및 방법{Memory management apparatus in video reproducing system for protecting image tearing and method thereof}
본 발명은 영상 재생 시스템에 관한 것으로서, 보다 상세하게는 이미지 티어링을 방지하기 위해 영상 입출력속도에 따라 메모리 관리를 제어하는 이미지 티어링 방지를 위한 메모리 제어 장치 및 방법에 관한 것이다.
도 1은 종래의 영상 재생 장치의 부분적 개략도를 도시한 것이다.
도 1의 영상 재생 장치는 스케일러(100) 및 메모리(110)를 포함한다.
스케일러(100)는 디스플레이기(미도시)에 적합한 해상도를 가진 영상 데이터를 만들기 위해, 입력된 영상 데이터를 압축 또는 확장한다. 스케일링의 변환 방식에는 입력 데이터를 수평으로 스케일링하는 방식과 스직으로 스케일링하는 방식이 있다. 스케일러는 프레임 레이트 변환 기능을 포함하여 디스플레이기에 필요한 일정한 수직 수평 주파수를 발생시킨다.
메모리(110)는 스케일러(100)에 필요한 데이터가 저장되는 곳으로, 스케일러(100)는 입력된 영상을 디스플레이기에 알맞는 영상 포맷으로 변환시킨 후 메모리(110)에 저장시키고, 수평 수직 주파수에 따라 메모리(110)로부터 그 포맷 변환된 데이터를 읽어 디스플레이기로 출력한다. 이때, 메모리(110)로 입력되는 데이터의 속도(rate) 보다 메모리(110)로부터 출력되어 나가는 속도가 빠르게 되는 경우가 종종 발생할 수 있다. 이 경우 메모리(110)로부터 출력되는 나가는 데이터는, 새로 메모리(110)에 쓰여진 데이터가 아닌, 이전에 메모리(110)에 쓰여졌던 데이터를 읽어 출력시키게 됨으로써, 디스플레이기에서 이미지 티어링(image tearing)이 발생되게 된다. 이미지 티어링이란, 스크린 리프레쉬 속도(refresh rate)가 어플리케이션의 프레임 레이트와의 동기를 벗어 날 때 발생되는 것이다. 티어링 발생시, 한 프레임의 최상부가 다른 프레임의 최하부와 동시에 나타나면서, 두 부분적 이미지들 사이에 분별 가능한 틈이 보여지는 문제점이 발생된다.
본 발명이 이루고자 하는 기술적 과제는, 이미지 티어링을 방지하기 위해,스케일러에 필요한 메모리를 복수개로 관리하는 영상 재생 장치의 메모리 관리 방법 및 장치를 제공하는데 있다.
도 1은 종래의 영상 재생 장치의 부분적 개략도를 도시한 것이다.
도 2는 본 발명의 이미지 티어링을 방지하기 위한, 영상 재생 장치에서의 메모리 제어 장치에 대한 개략도이다.
도 3은 어드레스 오프셋을 산출하는 방법을 설명하기 위해 참조된 메모리이다.
도 4는 본 발명의 이미지 티어링을 방지하는 영상 재생 장치의 메모리 제어 방법의 흐름도를 도시한 것이다.
상기 과제를 해결하기 위한, 영상 재생 시스템의 메모리 관리 장치sms, 입력된 영상 데이터의 포맷을 디스플레이할 해상도에 알맞는 포맷으로 변환하는 스케일러; 스케일러에 의해 포맷 변환된 데이터가 기입되고 독출되는 제1메모리; 및 상기 제1메모리에 기입 및 독출되는 데이터의 어드레스가 기입 및 독출 속도 차이로 인해 동일한 시점에서 만나거나 역전되지 않도록 제1메모리에 대체되어, 스케일러의 데이터가 기입 및 독출되도록 사용되는 제2메모리를 포함함을 특징으로 한다.
상기 제1메모리에서 제2메모리로 메모리 사용을 대체하는 메모리 제어부를 더 포함함이 바람직하다.
상기 메모리 제어부는, 제1메모리에서, 데이터 기입과 독출 속도 및 해상도를 이용해, 기입 어드레스 및 독출 어드레스의 소정 기준 간격을 산출하고, 현 시점에서 데이터 기입 어드레스와 독출 어드레스 사이의 간격이 상기 소정 기준 간격 이상인 경우, 메모리 기입을 상기 제1메모리에서 제2메모리로 이동하여 수행함이 바람직하다.
제1메모리로의 독출 속도(Dclock)가 기입 속도(Mclock) 보다 빠른 경우, 상기 소정 기준 간격(Address_offset)은, Address_offset=(제1메모리의 최단 번지) ×(Dclock-Mclock)/Dclock 임이 바람직하다.
상기 제1메모리의 최단 번지는, (디스플레이 해상도) ×3 임이 바람직하다.
제1메모리로의 기입 속도(Mclock)가 독출 속도(Dclock) 보다 빠른 경우, 상기 소정 기준 간격(Address_offset)은, Address_offset=(제1메모리의 최단 번지) ×(Mclock-Dclock)/Mclock 임이 바람직하다.
상기 제1메모리의 최단 번지는, (디스플레이 해상도) ×3 임이 바람직하다.
상기 과제를 해결하기 위한, 이미지 티어링을 방지하기 위한 영상 재생 장치의 메모리 관리 방법은, 스케일러에서 제1메모리에 기입하는 기입 속도(Mclock)와 제1메모리로부터 독출하는 독출 속도(Dclock)를 검출하는 단계; 상기 기입 속도와 독출 속도가 상이할 때, 소정 시점에서 상기 제1메모리에 기입할 어드레스와 제1메모리로부터 독출할 어드레스 사이의 오프셋 거리를 산출하는 단계; 및 상기 오프셋 거리가 소정 오프셋 거리 보다 적으면 제2메모리에 상기 스케일러로부터의 데이터를 기입하는 단계를 포함함을 특징으로 한다.
기입 속도(Mclock)가 독출 속도(Dclock) 보다 빠를 때, 상기 기준 오프셋 거리(Address_offset)는, Address_offset=(제1메모리의 최단 번지) ×(Mclock-Dclock)/Mclock 임이 바람직하다.
상기 제1메모리의 최단 번지는, (디스플레이 해상도) ×3 임이 바람직하다.
독출 속도가 기입 속도 보다 빠를 때, 상기 기준 오프셋 거리(Address_offset)는, Address_offset=(제1메모리의 최단 번지) ×(Dclock-Mclock)/Dclock 임이 바람직하다.
상기 제1메모리의 최단 번지는, (디스플레이 해상도) ×3 임이 바람직하다.
상기 과제를 해결하기 위한, 이미지 티어링을 방지하기 위한 영상 재생 장치의 메모리 관리 방법은, 스케일러에서 제1메모리로부터의 데이터 독출 클록과 제1메모리로의 데이터 기입 클록을 검출하는 단계; 독출 클록(Dclock)과 기입 클록(Mclock)을 비교하는 단계; 독출 클록이 기입 클록보다 크면, 메모리 독출 기준 어드레스를 검출하는 단계; 메모리 독출 기준 어드레스로부터 데이터가 독출될 시점에 상응하는 데이터 기입 어드레스를 검출하는 단계; 독출 기준 어드레스로부터 상기 기입 어드레스가 소정 기준 오프셋 거리 이상으로 떨어져 있는지를 판단하는 단계; 독출 기준 어드레스와 상기 기입 어드레스가 소정 기준 오프셋 거리 이상 떨어져 있으면, 제1메모리를 이용한 스케일러 데이터의 기입 및 독출을 계속 수행하는 단계; 및 독출 기준 어드레스와 상기 기입 어드레스가 소정 기준 오프셋 거리 미만으로 떨어져 있으면, 제2메모리로 이동해 데이터 기입을 수행하는 단계를 포함함을 특징으로 한다.
상기 소정 기준 오프셋 거리(Address_offset)는, Address_offset=(제1메모리의 최단 번지) ×(Dclock-Mclock)/Dclock 임이 바람직하다.
상기 제1메모리의 최단 번지는, (디스플레이 해상도) ×3 임이 바람직하다.
상기 과제를 해결하기 위한, 이미지 티어링을 방지하기 위한 영상 재생 장치의 메모리 관리 방법은, 스케일러에서 제1메모리로부터의 데이터 독출 클록과 제1메모리로의 데이터 기입 클록을 검출하는 단계; 독출 클록(Dclock)과 기입 클록(Mclock)을 비교하는 단계; 기입 클록이 독출 클록보다 크면, 메모리 기입 기준 어드레스를 검출하는 단계; 메모리 기입 기준 어드레스로부터 데이터가 기입될 시점에 상응하는 데이터 독출 어드레스를 검출하는 단계; 상기 기입 기준 어드레스로부터 상기 독출 어드레스가 소정 기준 오프셋 거리 이상으로 떨어져 있는지를 판단하는 단계; 상기 기입 기준 어드레스와 상기 독출 어드레스가 소정 기준 오프셋 거리 이상 떨어져 있으면, 제1메모리를 이용한 스케일러 데이터의 기입 및 독출을 계속 수행하는 단계; 및 상기 기입 기준 어드레스와 상기 독출 어드레스가 소정 기준 오프셋 거리 미만으로 떨어져 있으면, 제2메모리로 이동해 데이터 기입을 수행하는 단계를 포함함을 특징으로 한다.
상기 소정 기준 오프셋 거리(Address_offset)는, Address_offset=(제1메모리의 최단 번지) ×(Mclock-Dclock)/Mclock 임이 바람직하다.
상기 제1메모리의 최단 번지는, (디스플레이 해상도) ×3 임이 바람직하다.
이하에서 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도 2는 본 발명의 이미지 티어링을 방지하기 위한, 영상 재생 장치에서의 메모리 제어 장치에 대한 개략도이다.
도 2의 영상 재생 장치는 스케일러(200), 제1메모리(210) 및 제2메모리(220)를 포함한다.
스케일러(200)는 입력된 영상 신호를 디스플레이할 장치의 해상도에 맞는 포맷의 신호로 변환한다.
제1메모리(210)는 스케일러(200)에서 포맷 변환된 데이터가 소정 제1속도로 기입되고, 소정 제2속도로 독출되어 나가는 저장부이다. 제1속도가 제2속도보다 지나치게 빠르거나, 제2속도가 제1속도 보다 지나치게 빠른 경우, 소정 시점에서 데이터가 기록되는 어드레스 이상으로 데이터가 독출되어지거나, 데이터가 독출되는 어드레스 이상으로 데이터가 기록되는 경우가 발생할 수 있다.
제2메모리(220)는 제1메모리(210)의 대체 메모리이다. 제1메모리(210)에서의 데이터 기입 및 독출 속도로부터 데이터 기입 시점의 어드레스와 독출 시점의 어드레스간에 이미지 티어링이 발생되지 않을 안정적 오프셋 거리를 판단해, 그 오프셋 거리 이상이 아닌 경우, 제2메모리(220)에 데이터가 쓰여진다.
제1메모리(210)와 제2메모리(220)의 쓰기 및 읽기 제어는 스케일러(200) 내 소정의 마이크로 프로세서를 통해 이뤄진다.
도 3은 어드레스 오프셋을 산출하는 방법을 설명하기 위해 참조된 메모리이다.
도 3에서 ●는 메모리로부터 데이터가 출력되어 나가는 시작 위치(0000 번지)이고, ○는 데이터가 출력되어 나가는 시작 시점에서 도달된 데이터 입력 위치를 보인 것이다. 메모리로부터의 데이터 출력 레이트를 Mclock이라 하고, 메모리로의 데이터 입력 레이트를 Dclock이라 하자. 한 메모리 안에서 읽기 및 쓰기가 이뤄질 때 이미지 티어링이 발생되지 않기 위해서는, 읽기나 쓰기를 위한 메모리의 소정 기준 위치와, 그에 상응하는 쓰기나 읽기를 위한 어드레스 위치 사이에 일정한 오프셋 거리의 차가 있어야 한다.
Dclock이 Mclock 보다 큰 경우, 즉 메모리로부터 데이터를 읽어 나가는 속도가 메모리에 데이터를 쓰는 속도 보다 빠른 경우, 메모리로부터의 데이터 독출 소정 기준 위치와 메모리로의 데이터 쓰기 위치가 다음과 같은 오프셋 거리(Address_offset) 이상을 유지하면, 이미지 티어링 없이 한 메모리 안에서 데이터 읽기 및 쓰기가 안정적으로 이뤄지게 된다.
Address_offset=Address_max ×(Dclock-Mclock)/Dclock
Address_max는 메모리의 최단 번지를 말하며, 보통 디스플레이할 영상의 해상도 ×3이 된다. 예를 들어, 1024 ×768의 해상도에서, Address_max는, 1024 ×768 ×3이 된다.
Mclock이 Dclock 보다 큰 경우, 즉 메모리로 데이터를 쓰는 속도가 메모리로부터 데이터를 독출하는 속도 보다 빠른 경우, 메모리로의 데이터 쓰기 소정 기준 위치와 메모리로부터의 데이터 독출 위치가 다음과 같은 오프셋 거리 이상을 유지하면, 이미지 티어링 없이 한 메모리 안에서 데이터 읽기 및 쓰기가 안정적으로 이뤄지게 된다.
Address_offset=(디스플레이 해상도)×3×(Mclock-Dclock)/Mclock
도 4는 본 발명의 이미지 티어링을 방지하는 영상 재생 장치의 메모리 제어 방법의 흐름도를 도시한 것이다.
먼저, 메모리로부터의 데이터 독출 속도와 관련된 클록(Dclock) 레이트(rate)와 메모리로 데이터가 기입되는 속도와 관련된 클록(Mclock) 레이트를 검출한다(400단계).
독출 클록(Dclock)과 기입 클록(Mclock)을 비교한다(410단계).
독출 클록이 기입 클록보다 크면, 메모리 독출 기준 어드레스를검출한다(420단계). 메모리 독출 기준 어드레스는 보통 메모리의 시작 어드레스가 된다.
메모리 독출 기준 어드레스로부터 데이터가 독출될 시점에 상응하는 데이터 기입 어드레스가, 독출 기준 어드레스로부터 소정 기준 오프셋 거리 이상으로 떨어져 있는지를 판단한다(430단계). 여기서 소정 기준 오프셋 거리는 수학식 1에서 산출한 Address_offset과 같다.
430단계에서, 소정 기준 오프셋 거리 이상이 유지되어 있으면, 현재의 메모리 프레임(도 2의 제1메모리(210))을 계속 사용해 데이터의 독출 및 기입을 수행한다(440단계). 이는 현재의 독출 및 기입 속도로, 현 메모리 프레임(도 2의 제1메모리(210)) 안에서 데이터 독출 어드레스가 데이터 기입 어드레스를 추월할 수 없고, 따라서 이미지 티어링이 발생되지 않는다고 판단하기 때문이다.
430단계에서, 소정 기준 오프셋 거리가 유지되지 않으면, 즉 현재의 기입 어드레스와 독출 기준 어드레스 차가 소정 기준 오프셋 거리 보다 작으면, 다른 메모리 프레임(도 2의 제2메모리(220))으로 이동해, 메모리의 기입을 수행한다(450단계).
410단계에서, 기입 클록이 독출 클록 보다 빠르면, 메모리 기입 기준 어드레스를 검출한다(460단계). 메모리 기입 기준 어드레스는 보통 메모리의 시작 어드레스가 된다.
메모리 기입 기준 어드레스로부터 데이터가 기입될 시점에 상응하는 데이터 독출 어드레스가, 기입 기준 어드레스로부터 소정 제2기준 오프셋 거리 이상으로떨어져 있는지를 판단한다(470단계). 여기서 소정 기준 오프셋 거리는 수학식 2에서 산출한 Address_offset과 같다.
470단계에서, 소정 기준 오프셋 거리 이상이 유지되어 있으면, 현재의 메모리 프레임(도 2의 제1메모리(210))을 계속 사용해 데이터의 독출 및 기입을 수행한다(440단계). 이는 현재의 독출 및 기입 속도로, 현 메모리 프레임(도 2의 제1메모리(210)) 안에서 데이터 기입 어드레스가 데이터 독출 어드레스를 추월할 수 없고, 따라서 이미지 티어링이 발생되지 않는다고 판단하기 때문이다.
470단계에서, 소정 기준 오프셋 거리가 유지되지 않으면, 즉 현재의 독출 어드레스와 기입 기준 어드레스 차가 소정 기준 오프셋 거리 보다 작으면, 다른 메모리 프레임으로 이동해, 메모리의 기입을 수행한다(450단계).
상술한 메모리 관리 방법 및 장치를 채용한 영상 재생 장치는, 그동안 실질적으로 문제되었던 티어링이 발생되지 않게 되어, 고품질의 화질 서비스를 제공할 수 있게 된다. 본 발명의 메모리 관리 방법은 LCD, PDP 등의 영상 처리 시스템에 적용될 것이다.
본 발명에 의하면, 이미지 티어링을 방지하는 메모리 관리 기법을 채용하여, 영상 재생 장치에서의 고품질의 화질을 제공할 수 있게 된다.

Claims (18)

  1. 영상 재생 시스템의 메모리 관리 장치에 있어서,
    입력된 영상 데이터의 포맷을 디스플레이할 해상도에 알맞는 포맷으로 변환하는 스케일러;
    스케일러에 의해 포맷 변환된 데이터가 기입되고 독출되는 제1메모리; 및
    상기 제1메모리에 기입 및 독출되는 데이터의 어드레스가 기입 및 독출 속도 차이로 인해 동일한 시점에서 만나거나 역전되지 않도록 제1메모리에 대체되어, 스케일러의 데이터가 기입 및 독출되도록 사용되는 제2메모리를 포함함을 특징으로 하는 메모리 관리 장치.
  2. 제1항에 있어서, 상기 제1메모리에서 제2메모리로 메모리 사용을 대체하는 메모리 제어부를 더 포함함을 특징으로 하는 메모리 관리 장치.
  3. 제2항에 있어서, 상기 메모리 제어부는,
    제1메모리에서, 데이터 기입과 독출 속도 및 해상도를 이용해, 기입 어드레스 및 독출 어드레스의 소정 기준 간격을 산출하고, 현 시점에서 데이터 기입 어드레스와 독출 어드레스 사이의 간격이 상기 소정 기준 간격 이상인 경우, 메모리 기입을 상기 제1메모리에서 제2메모리로 이동하여 수행함을 특징으로 하는 메모리 관리 장치.
  4. 제3항에 있어서, 제1메모리로의 독출 속도(Dclock)가 기입 속도(Mclock) 보다 빠른 경우, 상기 소정 기준 간격(Address_offset)은,
    Address_offset=(제1메모리의 최단 번지) ×(Dclock-Mclock)/Dclock 임을 특징으로 하는 메모리 관리 장치.
  5. 제4항에 있어서, 상기 제1메모리의 최단 번지는,
    (디스플레이 해상도) ×3 임을 특징으로 하는 메모리 관리 장치.
  6. 제3항에 있어서, 제1메모리로의 기입 속도(Mclock)가 독출 속도(Dclock) 보다 빠른 경우, 상기 소정 기준 간격(Address_offset)은,
    Address_offset=(제1메모리의 최단 번지) ×(Mclock-Dclock)/Mclock 임을 특징으로 하는 메모리 관리 장치.
  7. 제6항에 있어서, 상기 제1메모리의 최단 번지는,
    (디스플레이 해상도) ×3 임을 특징으로 하는 메모리 관리 장치.
  8. 이미지 티어링을 방지하기 위한 영상 재생 장치의 메모리 관리 방법에 있어서,
    스케일러에서 제1메모리에 기입하는 기입 속도(Mclock)와 제1메모리로부터 독출하는 독출 속도(Dclock)를 검출하는 단계;
    상기 기입 속도와 독출 속도가 상이할 때, 소정 시점에서 상기 제1메모리에 기입할 어드레스와 제1메모리로부터 독출할 어드레스 사이의 오프셋 거리를 산출하는 단계; 및
    상기 오프셋 거리가 소정 오프셋 거리 보다 적으면 제2메모리에 상기 스케일러로부터의 데이터를 기입하는 단계를 포함함을 특징으로 하는 메모리 관리 방법.
  9. 제8항에 있어서, 기입 속도(Mclock)가 독출 속도(Dclock) 보다 빠를 때, 상기 기준 오프셋 거리(Address_offset)는,
    Address_offset=(제1메모리의 최단 번지) ×(Mclock-Dclock)/Mclock 임을 특징으로 하는 메모리 관리 방법.
  10. 제9항에 있어서, 상기 제1메모리의 최단 번지는,
    (디스플레이 해상도) ×3 임을 특징으로 하는 메모리 관리 방법.
  11. 제8항에 있어서, 독출 속도가 기입 속도 보다 빠를 때, 상기 기준 오프셋 거리(Address_offset)는,
    Address_offset=(제1메모리의 최단 번지) ×(Dclock-Mclock)/Dclock 임을 특징으로 하는 메모리 관리 방법.
  12. 제11항에 있어서, 상기 제1메모리의 최단 번지는,
    (디스플레이 해상도) ×3 임을 특징으로 하는 메모리 관리 방법.
  13. 이미지 티어링을 방지하기 위한 영상 재생 장치의 메모리 관리 방법에 있어서,
    스케일러에서 제1메모리로부터의 데이터 독출 클록과 제1메모리로의 데이터 기입 클록을 검출하는 단계;
    독출 클록(Dclock)과 기입 클록(Mclock)을 비교하는 단계;
    독출 클록이 기입 클록보다 크면, 메모리 독출 기준 어드레스를 검출하는 단계;
    메모리 독출 기준 어드레스로부터 데이터가 독출될 시점에 상응하는 데이터 기입 어드레스를 검출하는 단계;
    독출 기준 어드레스로부터 상기 기입 어드레스가 소정 기준 오프셋 거리 이상으로 떨어져 있는지를 판단하는 단계;
    독출 기준 어드레스와 상기 기입 어드레스가 소정 기준 오프셋 거리 이상 떨어져 있으면, 제1메모리를 이용한 스케일러 데이터의 기입 및 독출을 계속 수행하는 단계; 및
    독출 기준 어드레스와 상기 기입 어드레스가 소정 기준 오프셋 거리 미만으로 떨어져 있으면, 제2메모리로 이동해 데이터 기입을 수행하는 단계를 포함함을 특징으로 하는 메모리 관리 방법.
  14. 제13항에 있어서, 상기 소정 기준 오프셋 거리(Address_offset)는,
    Address_offset=(제1메모리의 최단 번지) ×(Dclock-Mclock)/Dclock 임을 특징으로 하는 메모리 관리 방법.
  15. 제14항에 있어서, 상기 제1메모리의 최단 번지는,
    (디스플레이 해상도) ×3 임을 특징으로 하는 메모리 관리 방법.
  16. 이미지 티어링을 방지하기 위한 영상 재생 장치의 메모리 관리 방법에 있어서,
    스케일러에서 제1메모리로부터의 데이터 독출 클록과 제1메모리로의 데이터 기입 클록을 검출하는 단계;
    독출 클록(Dclock)과 기입 클록(Mclock)을 비교하는 단계;
    기입 클록이 독출 클록보다 크면, 메모리 기입 기준 어드레스를 검출하는 단계;
    메모리 기입 기준 어드레스로부터 데이터가 기입될 시점에 상응하는 데이터 독출 어드레스를 검출하는 단계;
    상기 기입 기준 어드레스로부터 상기 독출 어드레스가 소정 기준 오프셋 거리 이상으로 떨어져 있는지를 판단하는 단계;
    상기 기입 기준 어드레스와 상기 독출 어드레스가 소정 기준 오프셋 거리 이상 떨어져 있으면, 제1메모리를 이용한 스케일러 데이터의 기입 및 독출을 계속 수행하는 단계; 및
    상기 기입 기준 어드레스와 상기 독출 어드레스가 소정 기준 오프셋 거리 미만으로 떨어져 있으면, 제2메모리로 이동해 데이터 기입을 수행하는 단계를 포함함을 특징으로 하는 메모리 관리 방법.
  17. 제16항에 있어서, 상기 소정 기준 오프셋 거리(Address_offset)는,
    Address_offset=(제1메모리의 최단 번지) ×(Mclock-Dclock)/Mclock 임을 특징으로 하는 메모리 관리 방법.
  18. 제17항에 있어서, 상기 제1메모리의 최단 번지는,
    (디스플레이 해상도) ×3 임을 특징으로 하는 메모리 관리 방법.
KR1020030000539A 2003-01-06 2003-01-06 이미지 티어링을 방지하기 위한 영상 재생 시스템의메모리 관리 장치 및 방법 KR100561395B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030000539A KR100561395B1 (ko) 2003-01-06 2003-01-06 이미지 티어링을 방지하기 위한 영상 재생 시스템의메모리 관리 장치 및 방법
US10/750,841 US7023443B2 (en) 2003-01-06 2004-01-05 Memory management apparatus and method for preventing image tearing in video reproducing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030000539A KR100561395B1 (ko) 2003-01-06 2003-01-06 이미지 티어링을 방지하기 위한 영상 재생 시스템의메모리 관리 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20040063207A true KR20040063207A (ko) 2004-07-14
KR100561395B1 KR100561395B1 (ko) 2006-03-16

Family

ID=32709801

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030000539A KR100561395B1 (ko) 2003-01-06 2003-01-06 이미지 티어링을 방지하기 위한 영상 재생 시스템의메모리 관리 장치 및 방법

Country Status (2)

Country Link
US (1) US7023443B2 (ko)
KR (1) KR100561395B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100729451B1 (ko) * 2006-02-02 2007-06-18 삼성전자주식회사 디스플레이장치 및 그 제어방법
KR100854729B1 (ko) * 2007-08-29 2008-08-27 엠텍비젼 주식회사 디스플레이 모듈에서의 데이터 입력 제어 방법 및디스플레이 모듈이 장착된 디지털 처리 장치
KR100875839B1 (ko) 2007-04-19 2008-12-24 주식회사 코아로직 영상 찢김의 방지가 가능한 영상 출력 장치 및 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9087473B1 (en) 2007-11-21 2015-07-21 Nvidia Corporation System, method, and computer program product for changing a display refresh rate in an active period
US8194065B1 (en) * 2007-11-21 2012-06-05 NVIDIA Corporaton Hardware system and method for changing a display refresh rate
US20100265260A1 (en) * 2009-04-17 2010-10-21 Jerzy Wieslaw Swic Automatic Management Of Buffer Switching Using A Double-Buffer
JP2014052551A (ja) * 2012-09-07 2014-03-20 Sharp Corp メモリ制御装置、携帯端末、メモリ制御プログラムおよびコンピュータ読み取り可能な記録媒体
JP2014052902A (ja) * 2012-09-07 2014-03-20 Sharp Corp メモリ制御装置、携帯端末、メモリ制御プログラムおよびコンピュータ読み取り可能な記録媒体
US10528278B2 (en) * 2015-12-18 2020-01-07 Mitsubishi Electric Corporation Data processing apparatus, data processing method, and computer readable medium
KR102417633B1 (ko) 2017-12-20 2022-07-06 삼성전자주식회사 디스플레이에 표시된 콘텐트의 표시 위치에 기반하여, 콘텐트를 수신할 수 있는 상태에 대응하는 신호의 출력 타이밍을 제어하기 위한 전자 장치 및 방법
GB2590926B (en) * 2020-01-06 2023-04-12 Displaylink Uk Ltd Managing display data

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2250668B (en) * 1990-11-21 1994-07-20 Apple Computer Tear-free updates of computer graphical output displays
KR950030681A (ko) 1994-04-30 1995-11-24 배순훈 영상복호기에서의 프레임 메모리 구조
US5727192A (en) * 1995-03-24 1998-03-10 3Dlabs Inc. Ltd. Serial rendering system with auto-synchronization on frame blanking
JPH09163182A (ja) 1995-12-11 1997-06-20 Hitachi Denshi Ltd フレーム同期方式
US5808629A (en) * 1996-02-06 1998-09-15 Cirrus Logic, Inc. Apparatus, systems and methods for controlling tearing during the display of data in multimedia data processing and display systems
US5850232A (en) * 1996-04-25 1998-12-15 Microsoft Corporation Method and system for flipping images in a window using overlays
US6100906A (en) * 1998-04-22 2000-08-08 Ati Technologies, Inc. Method and apparatus for improved double buffering

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100729451B1 (ko) * 2006-02-02 2007-06-18 삼성전자주식회사 디스플레이장치 및 그 제어방법
KR100875839B1 (ko) 2007-04-19 2008-12-24 주식회사 코아로직 영상 찢김의 방지가 가능한 영상 출력 장치 및 방법
KR100854729B1 (ko) * 2007-08-29 2008-08-27 엠텍비젼 주식회사 디스플레이 모듈에서의 데이터 입력 제어 방법 및디스플레이 모듈이 장착된 디지털 처리 장치

Also Published As

Publication number Publication date
US7023443B2 (en) 2006-04-04
US20040135789A1 (en) 2004-07-15
KR100561395B1 (ko) 2006-03-16

Similar Documents

Publication Publication Date Title
KR100561395B1 (ko) 이미지 티어링을 방지하기 위한 영상 재생 시스템의메모리 관리 장치 및 방법
ATE179014T1 (de) Treibereinrichtung für anzeigevorrichtung sowie informationsverarbeitungssystem
KR20030032564A (ko) 잔상 현상 제거 장치 및 방법
JPH11119735A (ja) 画像表示装置及び画像表示方法
KR20000013229A (ko) 화면 부분 줌인 장치
KR100386045B1 (ko) 영상신호처리회로
US6339452B1 (en) Image display device and image displaying method
JP3337596B2 (ja) 映像情報表示装置
TWI514358B (zh) 顯示系統及其資料傳遞方法
KR100667839B1 (ko) 영상 기록 및 재생 장치와 그 방법
KR100284182B1 (ko) 디지탈 광학기기의 온 스크린 디스플레이(osd) 표시 장치와처리 방법
US8035740B2 (en) Image processing apparatus and method
JPH06121282A (ja) 動画像高速再生装置
KR100539231B1 (ko) 수평 스크롤 기능을 가지는 액정 표시 장치의 구동 장치및 그 방법
KR20050003207A (ko) 실시간 영상 재생 장치
JP2005004097A (ja) 画像合成装置
KR960013005A (ko) 영상 처리 시스템의 영상 확대 장치
JP2000181440A (ja) 表示装置
KR950004256A (ko) 영상재생장치에서 동작모드표시장치 및 그 방법
JPH07181936A (ja) 画像再生装置
JP2006323102A (ja) 画像データ再生装置及び画像データ再生方法
JP2001285808A (ja) 画像処理装置および画像処理方法
JP2011217332A (ja) 画像再生装置及び画像再生装置の制御方法
KR970022723A (ko) 컴퓨터와 디스플레이 장치의 영상 신호 인터페이스 장치
KR20050000564A (ko) 이동형 정보 기기의 고해상도 이미지 처리 장치 및 그 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140227

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee