KR100854729B1 - 디스플레이 모듈에서의 데이터 입력 제어 방법 및디스플레이 모듈이 장착된 디지털 처리 장치 - Google Patents

디스플레이 모듈에서의 데이터 입력 제어 방법 및디스플레이 모듈이 장착된 디지털 처리 장치 Download PDF

Info

Publication number
KR100854729B1
KR100854729B1 KR1020070087219A KR20070087219A KR100854729B1 KR 100854729 B1 KR100854729 B1 KR 100854729B1 KR 1020070087219 A KR1020070087219 A KR 1020070087219A KR 20070087219 A KR20070087219 A KR 20070087219A KR 100854729 B1 KR100854729 B1 KR 100854729B1
Authority
KR
South Korea
Prior art keywords
image data
time
buffer memory
frame
image
Prior art date
Application number
KR1020070087219A
Other languages
English (en)
Inventor
김성오
Original Assignee
엠텍비젼 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠텍비젼 주식회사 filed Critical 엠텍비젼 주식회사
Priority to KR1020070087219A priority Critical patent/KR100854729B1/ko
Application granted granted Critical
Publication of KR100854729B1 publication Critical patent/KR100854729B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/18Use of a frame buffer in a display terminal, inclusive of the display panel

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

디스플레이 모듈에서의 데이터 입력 제어 방법 및 디스플레이 모듈이 장착된 디지털 처리 장치가 개시된다. 본 발명의 실시예에 따르면, 전달된 이미지 데이터에 상응하는 이미지를 표시하는 디스플레이 패널과, 상기 디스플레이 패널로 전달될 상기 이미지 데이터를 일시 저장하는 버퍼 메모리를 포함하는 디스플레이 모듈에서 상기 이미지 데이터의 상기 버퍼 메모리로의 입력을 제어하는 방법에 있어서, (a) 상기 디스플레이 패널을 통해 표시되는 하나의 이미지에 2개 프레임 이상의 이미지 데이터에 따른 이미지가 혼재되어 나타나는 시간을 미리 설정해두는 단계; (b) 어느 1 프레임의 이미지가 상기 디스플레이 패널에 표시되기 시작하는 시점을 기준으로 상기 미리 설정된 시간 동안, 다음 프레임의 이미지 데이터가 상기 버퍼 메모리로 입력되지 않도록 제어하는 단계를 포함하는 디스플레이 모듈에서의 데이터 입력 제어 방법이 제공될 수 있다. 본 발명에 의하면 액정 표시 모듈에서 이미지의 전후 영상이 혼재되어 표시되는 티어링 현상의 발생을 방지함으로써 보다 고화질, 고선명의 영상 재현이 가능한 효과가 있다.
액정 표시 모듈, 액정 패널, 버퍼 메모리, 티어링 현상.

Description

디스플레이 모듈에서의 데이터 입력 제어 방법 및 디스플레이 모듈이 장착된 디지털 처리 장치{Method for controlling data input of display module and digital processing apparatus having display module}
본 발명은 디스플레이 모듈에 관한 것으로서, 보다 상세하게는 티어링 현상(tearing effect)의 발생을 방지하기 위한 디스플레이 모듈에서의 데이터 입력 제어 방법 및 디스플레이 모듈이 장착된 장착된 디지털 처리 장치에 관한 것이다.
최근 텔레비전, 퍼스털 컴퓨터 등의 경량화, 박형화 추세에 따라 디스플레이 장치도 음극선관(CRT : cathod ray tube) 방식을 대신하여 액정 표시 장치(LCD : liquid crystal display)와 같은 평판형 디스플레이가 각광을 받고 있다. 이 중에서도 특히 액정 표시 장치는 현재 노트북, 휴대폰, PMP(personal multimedia player) 등의 거의 모든 개인 휴대 단말의 표시부(display component)로서 이용되고 있다.
이러한 액정 표시 장치는 두개의 유리 기판 사이에 주입되어 있는 이방성 유 전율을 갖는 액정 물질에 전계(electric field)를 인가하고, 그 전계의 세기를 조절하여 백라이트 광원(back light source)으로부터 기판에 투과되는 빛의 양을 조절함으로써 입력된 이미지 데이터에 상응하는 이미지를 표시할 수 있게 된다. 액정 표시 장치는 일반적으로 컬러 이미지를 표시하는 방식에 따라 컬러 필터(color filter) 방식과 필드 순차(field sequential) 방식의 2가지 방식으로 나눌 수 있다.
컬러 필터 방식의 액정 표시 장치는 두개의 기판 중 어느 하나의 기판에 적색(red), 녹색(green), 청색(blue)의 빛의 3원색으로 이루어진 컬러 필터층을 형성한 후, 이러한 컬러 필터층에 투과되는 빛의 양을 조절함으로써 해당 이미지 데이터에 상응하는 컬러들의 조합에 따른 컬러 이미지를 표시한다. 그리고 필드 순차 방식의 액정 표시 장치는 적색, 녹색, 청색의 별도 독립 광원을 두어 각 광원을 순차 주기적으로 점등(on/off)하고, 그 점등 주기에 동기하여 해당 이미지 데이터에 상응하는 색 신호를 인가함으로써 풀 컬러의 이미지를 표시하게 된다.
상술한 바와 같은 액정 표시 장치에서 이미지 데이터는 도 1에서와 같이 액정 표시 모듈(10) 내의 버퍼 메모리(11)를 거쳐 액정 패널(12)을 통해 표시되게 되는데, 이때 이미지 데이터가 버퍼 메모리(11)로 저장되는 속도와 이미지 데이터가 버퍼 메모리(11)로부터 액정 패널(12)로 뿌려지는 속도(즉, 액정 패널(12)을 통해 이미지가 표시되는 속도)에는 차이가 있다. 일반적으로 이미지 데이터가 버퍼 메모리(11)로 저장되는 속도가 액정 패널(12)을 통해 표시되는 속도보다 빠르기 때문에, 이미지 데이터가 버퍼 메모리(11)로 저장되는 시점과 액정 패널(12)을 통해 표 시되는 시점의 동기(synchronization)가 불일치함에 따라, 액정 패널(12)(즉, 하나의 화면) 상에서 하나의 이미지에 2개 이상의 프레임(예를 들어, 전후 영상)에 해당하는 이미지 데이터가 혼재되어 동시에 표시되는 티어링 현상(tearing effect)이 발생할 가능성은 항상 존재하게 된다.
이와 같은 티어링 현상이 발생되는 경우 액정 표시 장치를 통해 이미지를 시청하는 사용자들에게 심한 눈 거슬림으로 인식되므로, 고화질, 고선명의 영상 재현이 어렵게 되는 문제점이 있다. 따라서, 이러한 티어링 현상을 방지할 수 있는 방법 및 그 방법을 적용한 액정 표시 장치가 요구된다.
본 발명은 디스플레이 모듈에서 이미지의 전후 영상이 혼재되어 표시되는 티어링 현상의 발생을 방지할 수 있는 디스플레이 모듈에서의 데이터 입력 제어 방법 및 디스플레이 모듈이 장착된 디지털 처리 장치를 제공한다.
또한, 본 발명은 티어링 현상이 발생하는 구간을 각각의 디스플레이 모듈에 대해서 티어링 현상이 발생하는 시간 구간을 계산하거나 또는 직접 측정하는 방식을 이용함으로써 티어링 현상이 발생되는 시점을 정확히 예측하여 이를 방지할 수 있는 디스플레이 모듈에서의 데이터 입력 제어 방법 및 디스플레이 모듈이 장착된 디지털 처리 장치를 제공한다.
또한, 본 발명은 기존 시스템에서 티어링 현상이 발생하는 시간 구간을 시스 템 내부 로직에 레지스터 셋팅을 하는 간단한 방식을 이용하여 별도의 추가적인 장치 없이도 티어링 현상을 방지할 수 있는 디스플레이 모듈에서의 데이터 입력 제어 방법 및 디스플레이 모듈이 장착된 디지털 처리 장치를 제공한다.
또한, 본 발명은 티어링 현상 발생을 방지하여 보다 고화질, 고선명의 영상 재현이 가능한 디스플레이 모듈에서의 데이터 입력 제어 방법 및 디스플레이 모듈이 장착된 디지털 처리 장치를 제공한다.
본 발명의 일 측면에 따르면, 전달된 이미지 데이터에 상응하는 이미지를 표시하는 디스플레이 패널과, 상기 디스플레이 패널로 전달될 상기 이미지 데이터를 일시 저장하는 버퍼 메모리를 포함하는 디스플레이 모듈에서 상기 이미지 데이터의 상기 버퍼 메모리로의 입력을 제어하는 방법에 있어서, (a) 상기 디스플레이 패널을 통해 표시되는 하나의 이미지에 2개 프레임 이상의 이미지 데이터에 따른 이미지가 혼재되어 나타나는 시간을 미리 설정해두는 단계; (b) 어느 1 프레임의 이미지가 상기 디스플레이 패널에 표시되기 시작하는 시점을 기준으로 상기 미리 설정된 시간 동안, 다음 프레임의 이미지 데이터가 상기 버퍼 메모리로 입력되지 않도록 제어하는 단계를 포함하는 디스플레이 모듈에서의 데이터 입력 제어 방법이 제공될 수 있다.
본 발명은 상기 단계 (a) 이전에, (c) 1 프레임의 이미지 데이터가 상기 버퍼 메모리로 저장되는 속도와 상기 디스플레이 패널에 표시되는 속도를 측정하는 단계; 및 (d) 상기 저장 속도와 상기 표시 속도 간의 속도 차이를 이용하여 상기 기설정 시간을 계산하는 단계를 더 포함할 수 있다.
여기서, 상기 단계 (d)의 기설정 시간의 계산에는 시간 대 이미지 데이터의 그래프 상에서 상기 저장 속도 및 상기 표시 속도를 각각 기울기로 갖는 2개의 직선을 이용할 수 있다.
여기서, 상기 단계 (a)에서 상기 기설정 시간은 레지스터에 셋팅되어 저장될 수 있다. 이때, 상기 레지스터에는 상기 기설정 시간에 대응되는 만큼의 내부 시스템 클럭에 따른 클럭 펄스수가 셋팅되어 저장될 수 있다.
여기서, 상기 단계 (b)에서 상기 1 프레임의 이미지가 상기 디스플레이 패널에 표시되기 시작하는 시점은 수직 동기 신호에 의해 식별될 수 있다.
여기서, 상기 단계 (b)는, (b1) 어느 1 프레임의 시작을 알리는 수직 동기 신호와 다음 프레임의 시작을 알리는 수직 동기 신호 사이의 시간 간격을 상기 기설정 시간으로 나눠 각 구간을 시간 순으로 0부터 인덱싱하는 단계; 및 (b2) 인덱스 0인 구간 동안 상기 다음 프레임의 이미지 데이터가 상기 버퍼 메모리로 입력되지 않도록 제어하는 단계를 포함할 수 있다.
본 발명의 다른 측면에 따르면, 전달된 이미지 데이터에 상응하는 이미지를 표시하는 디스플레이 패널과, 상기 디스플레이 패널로 전달될 상기 이미지 데이터를 일시 저장하는 버퍼 메모리를 포함하는 디스플레이 모듈 장착된 디지털 처리 장치에 있어서, 상기 디스플레이 패널을 통해 표시되는 하나의 이미지에 2개 프레임 이상의 이미지 데이터에 따른 이미지가 혼재되어 나타나는 시간을 미리 저장하는 티어링 구간 저장부; 및 어느 1 프레임의 이미지가 상기 디스플레이 패널에 표시되기 시작하는 시점을 기준으로 상기 티어링 구간 저장부에 기저장된 시간 동안, 다음 프레임의 이미지 데이터가 상기 버퍼 메모리로 입력되지 않도록 제어하는 데이터 입력 제어부를 포함하는 디스플레이 모듈이 장착된 디지털 처리 장치가 제공될 수 있다.
여기서, 상기 버퍼 메모리는 1 프레임의 이미지 데이터에 해당하는 저장 공간을 가질 수 있다.
여기서, 상기 티어링 구간 저장부에 기저장된 시간은 1 프레임의 이미지 데이터가 상기 버퍼 메모리에 저장되는 속도와 상기 디스플레이 패널에 표시되는 속도의 속도 차이를 이용하여 계산될 수 있다.
여기서, 상기 티어링 구간 저장부에는 상기 디지털 처리 장치의 내부 시스템 클럭에 따라 상기 기저장될 시간에 대응되는 만큼의 클럭 펄스수가 셋팅되어 저장될 수 있다.
여기서, 상기 1 프레임의 이미지가 상기 디스플레이 패널에 표시되기 시작하는 시점은 수직 동기 신호에 의해 식별될 수 있다.
여기서, 1 프레임의 시작을 알리는 수직 동기 신호와 다음 프레임의 시작을 알리는 수직 동기 신호 사이의 시간 간격을 상기 기설정된 시간으로 나눠 각 구간을 시간 순으로 0부터 인덱싱하는 인덱싱 처리부를 더 포함하되, 상기 데이터 입력 제어부는 인덱스 0인 구간 동안 상기 다음 프레임의 이미지 데이터가 상기 버퍼 메모리로 입력되지 않도록 제어할 수 있다.
여기서, 촬상한 피사체에 대한 이미지 데이터를 생성 출력하는 카메라; 및 상기 카메라의 동작을 제어하고, 상기 카메라로부터 출력된 이미지 데이터를 상기 버퍼 메모리로 전달하는 카메라 제어부를 더 포함하되, 상기 데이터 입력 제어부는 상기 기설정된 시간동안 상기 버퍼 메모리로 이미지 데이터가 입력되지 않도록 상기 카메라 제어부를 제어할 수 있다.
본 발명에 따른 디스플레이 모듈에서의 데이터 입력 제어 방법 및 디스플레이 모듈이 장착된 디지털 처리 장치에 의하면, 디스플레이 모듈에서 이미지의 전후 영상이 혼재되어 표시되는 티어링 현상의 발생을 방지할 수 있는 효과가 있다.
또한, 본 발명은 티어링 현상이 발생하는 구간을 각각의 디스플레이 모듈에 대해서 티어링 현상이 발생하는 시간 구간을 계산하거나 또는 직접 측정하는 방식을 이용함으로써 티어링 현상이 발생되는 시점을 정확히 예측하여 이를 방지할 수 있는 효과가 있다.
또한, 본 발명은 기존 시스템에서 티어링 현상이 발생하는 시간 구간을 시스템 내부 로직에 레지스터 셋팅을 하는 간단한 방식을 이용하여 별도의 추가적인 장치 없이도 티어링 현상을 방지할 수 있는 효과가 있다.
또한, 본 발명은 티어링 현상 발생을 방지하여 보다 고화질, 고선명의 영상 재현이 가능한 효과가 있다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
어떤 구성요소로부터 다른 구성요소로 "데이터가 입력된다" 라고 언급된 때에는, 그 다른 구성요소로 직접 입력될 수도 있지만, 중간에 다른 구성요소를 거쳐 입력될 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소로부터 다른 구성요소로 "데이터가 직접 입력된다" 고 언급된 때에는, 중간에 다른 구성요소를 거치지 않는 것으로 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명하기로 한다.
도 2는 본 발명의 액정 표시 모듈이 장착된 디지털 처리 장치의 일 이용례로서의 휴대폰의 구성을 간략히 나타낸 블록도이다.
여기서, 도 2 이하의 모든 설명에서는 휴대폰의 경우를 예로 들어 설명하지만, 본 발명에서 액정 표시 모듈이 장착된 디지털 처리 장치는 노트북, 캠코더, 디 지털 카메라, MP3, PMP 등을 포함하여 액정 표시 모듈이 장착된 일체의 디지털 처리 장치라면 아무런 제한없이 적용될 수 있음은 자명하다.
또한, 이하의 모든 도면에 대한 설명에서는 액정 패널과 버퍼 메모리를 포함하는 액정 표시 모듈의 경우를 중심으로 설명하지만, 본 발명은 버퍼 메모리를 가지면서 소정의 동기 신호(예를 들어, 입력 영상을 프레임 단위로 구분 식별하는데 이용되는 수직 동기 신호 등)의 제어에 따라 영상의 디스플레이가 이루어지는 모든 형태의 디스플레이 모듈 또는 디스플레이 장치에 적용 가능함을 당업자는 이하의 상세한 설명으로부터 쉽게 이해할 수 있을 것이다.
도 2에는 본 발명의 액정 표시 모듈이 장착된 디지털 처리 장치 중에서 휴대폰의 구성요소들이 도시되어 있다.
도 2를 참조하면, 휴대폰은 표시부(110), 카메라부(120), 입력부(130), 제어부(150), 메모리부(155), 무선부(160) 및 송수화부(170)를 포함한다.
무선부(160)는 휴대폰의 무선 통신 기능을 수행한다. 무선부(160)는 RF 부 및 무선 처리부를 포함한다. RF 부는 송신되는 신호의 주파수를 상승 변환 및 증폭하는 RF(Radio Frequency) 송신기와, 수신되는 신호의 주파수를 하강 변환하고 저 잡음 증폭하는 RF 수신기 등을 포함한다. 무선 처리부는 모뎀(MODEM) 및 코덱(CODEC)으로 구성될 수 있다. 모뎀(MODEM)은 RF 송신기를 통해 송신되는 신호를 변조 및 부호화하고, RF 수신기를 통해 수신된 신호를 복조 및 복호화한다. 코덱은 송수신될 문자 및 숫자 데이터를 처리하는 데이터 코덱과 송수신될 음성 데이터를 처리하는 오디오 코덱 등을 포함한다.
송수화부(170)는 무선 처리부의 오디오 코덱으로부터 입력 받은 수신 음성 데이터를 출력하거나 또는 마이크를 통해 입력 받은 송신 음성 데이터를 무선 처리부의 오디오 코덱에 전송하는 기능을 수행한다.
카메라부(120)는 예를 들어 도 3에 도시된 바와 같이 피사체를 촬상하고 그에 따른 이미지 데이터를 생성 출력하는 카메라(121)와, 카메라(121)의 동작을 제어하고 카메라(121)로부터 출력된 이미지 데이터를 액정 표시 모듈 내의 버퍼 메모리(111)로 전달하는 카메라 제어부(122)를 포함할 수 있다. 여기서, 카메라(121)는 CCD(Charge Coupled Device) 이미지 센서 또는 CMOS(Complementary Metal-Oxide Semiconductor) 이미지 센서 등이 이용될 수 있다.
또한, 카메라부(120)는 영상 코덱 및 스케일러 등을 포함할 수 있다. 영상 코덱은 원본 이미지 데이터를 압축(encoding)하거나, 압축된 이미지 데이터를 원본 이미지 데이터로 복원(decoding)하는 기능을 수행한다. 이때, 영상 코덱으로는 JPEG, MPEG 등의 다양한 영상 코덱 중 어느 것이든 선택 가능하다. 스케일러는 원본 이미지 데이터를 표시부(110)에서 표시될 수 있는 크기 및 화소수의 이미지 데이터로 스케일링하는 기능을 수행한다.
표시부(110)는 카메라부(120)로부터 입력 받은 이미지 데이터를 화면 상에 표시한다. 또한, 제어부(150)로부터 입력 받은 입력 데이터를 화면 상에 표시한다. 여기서, 표시부(110)는 도 3과 같이 액정 표시 모듈로 구현되며, 카메라부(120)로부터 전달된 이미지 데이터를 일시 저장하는 버퍼 메모리(111), 전달된 이미지 데 이터에 상응하는 이미지를 디스플레이하는 액정 패널(112), 버퍼 메모리(111) 및 액정 패널(112)의 동작을 제어하는 액정 제어부(113)을 포함할 수 있다.
메모리부(155)는 이동 통신 단말기의 전반적인 동작을 제어하기 위한 다양한 프로그램, 프로그램 수행에 의해 생성된 데이터, 촬상된 이미지 데이터 등을 저장할 수 있다. 메모리부(155)는 통합 메모리로 구현되거나 복수의 메모리부들(예를 들어, 프로그램 메모리, 데이터 메모리 등)로 세분화되어 구현될 수도 있다.
제어부(150)는 이동 통신 단말기의 전반적인 동작을 제어한다. 그리고 입력부(130)는 사용자가 문자 및 숫자 데이터를 선택하거나 또는 이동 통신 단말기(100)가 구비하고 있는 다양한 기능 모드를 선택할 수 있도록 하기 위한 사용자 환경(user interface)을 제공하는 기능을 수행한다.
도 3은 본 발명의 일 실시예에 따른 액정 표시 모듈이 장착된 디지털 처리 장치의 구성을 나타낸 블록도이다.
도 3에 대한 상세한 설명을 하기에 앞서, 본 명세서에서의 구성부들에 대한 구분은 각 구성부가 담당하는 주기능별로 구분한 것에 불과함을 명확히 하고자 한다. 즉, 이하에서 설명할 2개 이상의 구성부가 하나의 구성부로 합쳐지거나 또는 하나의 구성부가 보다 세분화된 기능별로 2개 이상으로 분화되어 구비될 수도 있다. 그리고 이하에서 설명할 구성부 각각은 자신이 담당하는 주기능 이외에도 다른 구성부가 담당하는 기능 중 일부 또는 전부의 기능을 추가적으로 수행할 수도 있으며, 구성부 각각이 담당하는 주기능 중 일부 기능이 다른 구성부에 의해 전담되어 수행될 수도 있음은 물론이다. 따라서, 본 명세서를 통해 설명되는 각 구성부들의 존재 여부는 기능적으로 해석되어져야 할 것이며, 이러한 이유로 본 발명에 따른 구성부들의 구성은 본 발명의 목적을 달성할 수 있는 한도 내에서 도 3과는 상이해질 수 있음을 명확히 밝혀둔다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 액정 표시 모듈이 장착된 디지털 처리 장치는 촬상한 피사체의 이미지 데이터를 출력하는 카메라(121), 카메라(121)로부터 출력된 이미지 데이터를 버퍼 메모리에 전달하는 카메라 제어부(122), 카메라 제어부(121)로부터 이미지 데이터를 전달받아 일시 저장하는 버퍼 메모리(111), 버퍼 메모리(111)로부터 이미지 데이터를 전달받아 표시하는 액정 패널(112), 버퍼 메모리(111)에 저장된 이미지 데이터가 액정 패널(112)에 표시되도록 제어하는 액정 제어부(113), 티어링 현상이 발생하는 시간 구간(이하, 티어링 현상 발생 구간이라 약칭함)을 저장하는 티어링 구간 저장부(185) 및 티어링 구간 저장부(185)에 저장된 티어링 현상 발생 구간 동안 이미지 데이터가 버퍼 메모리(111)로 입력되지 않도록 제어하는 데이터 입력 제어부(180)를 포함할 수 있다.
여기서, 티어링 구간 저장부(185)는 액정 패널(112)을 통해 표시되는 이미지의 티어링 현상 발생 구간을 저장한다.
그리고 데이터 입력 제어부(180)는 어느 1 프레임의 이미지가 액정 패널(112)에 표시되기 시작하는 시점을 기준으로 티어링 구간 저장부(185)에 저장된 티어링 현상 발생 구간에 해당하는 시간 동안, 다음 프레임의 이미지 데이터가 버퍼 메모리(111)로 입력되지 않도록 제어한다.
이하, 본 발명의 액정 표시 모듈에서의 티어링 현상 방지 방법을 도 4a 내지 도 6의 순서도를 함께 참조하여 설명한다.
도 4a는 본 발명의 액정 표시 모듈에서의 티어링 현상 방지 방법의 일 실시예에 따른 티어링 효과 발생 구간을 나타내는 그래프이다. 여기서, 각 그래프는 직접 측정하여 얻어진 결과를 토대로 그려지게 되는데, 이것은 생산된 액정 표시 모듈마다 특성이 다르기 때문이다.
여기서는 도 6의 단계 S610이 이루어졌다는 가정하에, 단계 S620에 해당되는 방법을 설명하기로 한다.
도 4a를 참조하면, 그래프의 수평축은 시간이고 수직축은 이미지 데이터의 양을 나타낸다. 여기서 제1 직선(101), 제2 직선(102), 제3 직선(103) 및 제4 직선(104)의 기울기는 버퍼 메모리(111)에 이미지 데이터가 저장되는 속도를 나타내고 제5 직선(105)의 기울기는 액정 패널(112)에 뿌려지는 속도를 나타낸다. 먼저 버퍼 메모리(111)에 이미지 데이터가 저장되는 속도를 측정하여 이 속도를 기울기로 갖는 제1 직선(101)을 그린다. 다음 액정 패널(112)에 뿌려지는 속도를 측정하여 이 속도를 기울기로 갖는 제5 직선(105)을 그린다. 여기서, 원점은 수직 동기 신호가 발생하는 지점이다.
다음으로, 도 4a에서와 같이 제3 직선(103) 및 제4 직선(104)은 제1 직선(101)과 같은 기울기를 갖도록 그린다. 여기서, 제3 직선(103)은 제5 직선(105)의 끝점(106)과 맞 닿도록 그리고 제4 직선(104)은 시작점이 제5 직선(105)이 끝나 는 시점(td)이 되도록 그려준다.
따라서, 도 4a에서 보여지 듯이, 티어링 현상 발생 구간이 제1 직선(101)의 시작점(원점)과 제3 직선(103)의 시작점(tb)의 사이가 됨을 알 수 있다.
여기서, 제1 직선(101)과 제5 직선(102)을 비교해 보면, 제1 직선(101)의 기울기가 제5 직선(102)의 기울기 보다 크다. 즉, 일반적으로, 이미지 데이터가 버퍼 메모리(111)로 저장되는 속도가 이미지 데이터가 버퍼 메모리(111)로부터 액정 패널(112)로 뿌려지는 속도(즉, 액정 패널(112)을 통해 이미지가 표시되는 속도) 보다 더 빠르다.
즉, 도 4b를 참조하면, 도 4b의 (a)는 제1 직선(101)의 시점에서 별 그림을 버퍼 메모리(111)에 저장하는 것이다. 그러면, 제5 직선(105) 시점에서 액정 패널(112)에 표시 되게 된다. 그리고, 도 4b의 (c) 는 다음 프레임에 해당하는 원 그림을 제3 직선(103)이나 제4 직선(104)의 시점에서 버퍼 메모리(111)에 저장하는 것이다. 그러면, 그림과 같이 정상적으로 액정 패널(112)에 표시되게 된다.
그러나, 도 4a에서 티어링 현상 발생 구간 내의 제2 직선(102)의 시점에서 다음 프레임에 해당하는 이미지 데이터를 버퍼 메모리(111)에 저장하게 되면 2개의 프레임이 혼재되어 나타나게 된다.
즉, 도 4b를 참조하면, 도 4b의 (b1)는 제2 직선(102)의 시점에서 원 그림이 버퍼 메모리(111)에 저장되는 것이다. 여기서 보여 지듯이, 액정 패널(112)에는 앞선 프레임의 이미지 데이터인 별 그림이 완전히 표시되지 못한 상태이다. 그리고, 도 4b의 (b2)는 (b1) 이후에 버퍼 메모리(111)에 원 그림이 저장되면서 별 그림이 미쳐 표시되지 못한 부분부터는 원 그림이 표시됨을 보여 준다. 이와 같이, 별 그림과 원 그림이 혼재되어 나타나는 티어링 현상이 발생하게 된다.
따라서, 도 2a의 그래프에 표시해 놓은 것과 같이 제1 직선(101)의 시작 시점(원점)과 제3 직선(103)의 시작 시점(tb) 사이가 티어링 현상 발생 구간이 된다.
여기서, 버퍼 메모리(111)에 저장되는 속도와 액정 패널(112)에 표시되는 속도를 계산 또는 실험적으로 찾되, 가급적 액정 표시 모듈마다 특성이 다르므로 직접 측정하는 것이 빠르고 효율적이다.
이하, 본 발명의 액정 표시 모듈에서의 티어링 현상 방지 방법을 구체적인 수치예를 들어 설명하기로 한다.
본 발명의 액정 표시 모듈에서의 티어링 현상 방지 방법에 대해서는 앞서 도4를 통하여 상세히 설명하였는바 이에 대한 중복되는 설명은 생략하기로 하며, 이하에서는 도4a의 그래프를 참조하여 구체적인 수치예를 들어 설명하기로 한다.
수치예를 들어 설명하기에 앞서, 이하의 설명에서 가정하는 몇 가지 조건 및 상황을 먼저 밝혀둔다. 우선, 이미지 데이터가 메모리에 저장되는 속도와 메모리에 저장된 이미지 데이터가 엘시디 패널에 뿌려지는 속도는 이미 측정되어 있다고 가정한다. 또한, 이 속도는 1차 함수 그래프의 기울기로 가정한다.
또한, 도4a의 그래프의 시간축은 x축, 이미지 데이터 축은 y축으로 가정하 며, 도 2a의 제1 직선(101), 제2 직선(102), 제3 직선(103), 제4 직선(104) 및 제5 직선(105)은 1차 함수 형태인 y=ax+b의 형태로 가정한다. 여기서, 이해의 편의를 돕고자, 제1 직선(101), 제2 직선(102), 제3 직선(103) 및 제4 직선(104)의 기울기에 해당하는 a값은 120로, 제5 직선(105)의 기울기에 해당하는 a값은 60로 가정한다. 또한, 제 2직선(102)은 티어링 현상 발생 구간 정 중앙(ts)에 위치한다고 가정한다. 여기서, 제5 직선(105)의 기울기를 60으로 하는 것은, 일반적으로 액정 패널에서 한 프레임이 1/60초 이하의 간격으로 나타나야 사람이 동영상으로 인식 가능하기 때문이다. 다시 말해, 초당 60개 이상의 프레임을 액정 패널에 표시해야 동영상으로 인식 할 수 있다.
이때, 티어링 현상 발생 구간은 제3 직선(103)이 도 4a의 식별번호 106번 포인트를 통과할 때의 시간축과 만나는 시간(tb)이 될 것이다.
도 5a 및 도 5b는 본 발명의 액정 표시 모듈에서의 티어링 현상 방지 방법의 일 실시예에 따른 티어링 현상 발생 구간을 내부 로직에 셋팅하는 그래프이다.
여기서, 도 5a 및 도 5b는 도 6의 단계 S630에 따른 티어링 현상 발생 구간의 저장 방법과 단계 S640에 따른 버퍼 메모리(111)에 이미지 데이터가 입력(저장)되지 않도록 제어하는 방법에 대한 일 방법을 설명하는 것이다.
도 5a을 참조하면, 내부 시스템 클럭과 티어링 현상 발생 구간을 대응시켜 놓는다. 그리고, 티어링 현상 발생 구간에 대응되는 만큼의 클럭 펄스수를 티어링 구간 저장부(185)에 저장한다. 예를 들어, 티어링 구간 저장부(185)로서 레지스터가 이용되는 경우에는 티어링 현상 발생 구간에 대응되는 클럭 펄스수가 레지스터에 셋팅됨을 통해 저장될 수 있다.
도 5b를 참조하면, 티어링 현상 발생 구간은 수직 동기 신호를 기준으로 결정(식별)되는데 수직 동기 신호 사이의 구간을 티어링 현상 발생 구간으로 나눈다. 그리고 각각의 구간을 시간순으로 0부터 끝까지 인덱싱을 한다. 인덱싱 0번의 경우에 이미지 데이터가 버퍼 메모리(111)에 저장되지 못하도록 데이터 입력 제어부(180)가 제어한다. 이를 위해 본 발명에는 인덱싱 처리부(미도시)가 별도 더 구비될 수 있다.
상술한 바와 같이 본 발명은 티어링 현상 발생 구간을 계산해 내어 이 구간에서는 버퍼 메모리(111)로 이미지 데이터가 입력(저장)되지 않도록 데이터 입력 제어부(180)가 제어함으로써 티어링 현상을 방지할 수 있게 된다. 따라서, 본 발명의 액정 표시 모듈에서의 티어링 현상 방지 방법 및 액정 표시 모듈이 장착된 디지털 처리 장치 에 의하면, 액정 표시 모듈의 치명적인 문제가 될 수 있는 티어링 현상을 막을 수 있고, 사용자 입장에서는 양질의 영상을 시청할 수 있는 액정 표시 모듈을 제공받을 수 있는 이점이 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 종래 기술에 따른 액정 표시 모듈이 장착된 디지털 처리 장치의 구성을 나타낸 블록도.
도 2는 본 발명의 액정 표시 모듈이 장착된 디지털 처리 장치의 일 이용례로서의 휴대폰의 구성을 간략히 나타낸 블록도.
도 3은 본 발명의 일 실시예에 따른 액정 표시 모듈이 장착된 디지털 처리 장치의 구성을 나타낸 블록도.
도 4a 및 도 4b는 본 발명의 액정 표시 모듈에서의 티어링 현상 방지 방법의 일 실시예에 따른 티어링 현상 발생 구간을 나타내는 그래프.
도 5a 및 도 5b는 본 발명의 액정 표시 모듈에서의 티어링 현상 방지 방법의 일 실시예에 따른 티어링 현상 발생 구간을 내부 로직에 셋팅하는 그래프.
도 6는 본 발명의 일 실시예에 따른 액정 표시 모듈에서의 티어링 현상 방지 방법을 나타낸 순서도.
<도면의 주요부분에 대한 부호의 설명>
110 : 표시부 111 : 버퍼 메모리
112 : 액정 패널 113 : 액정 제어부
120 : 카메라부 121 : 카메라
122 : 카메라 제어부 180 : 데이터 입력 제어부
185 : 티어링 구간 저장부

Claims (14)

  1. 전달된 이미지 데이터에 상응하는 이미지를 표시하는 디스플레이 패널과, 상기 디스플레이 패널로 전달될 상기 이미지 데이터를 일시 저장하는 버퍼 메모리를 포함하는 디스플레이 모듈에서 상기 이미지 데이터의 상기 버퍼 메모리로의 입력을 제어하는 방법에 있어서,
    (a) 상기 디스플레이 패널을 통해 표시되는 하나의 이미지에 2개 프레임 이상의 이미지 데이터에 따른 이미지가 혼재되어 나타나는 시간을 미리 설정해두는 단계; 및
    (b) 어느 1 프레임의 이미지가 상기 디스플레이 패널에 표시되기 시작하는 시점을 기준으로 상기 기설정 시간 동안, 다음 프레임의 이미지 데이터가 상기 버퍼 메모리로 입력되지 않도록 제어하는 단계
    를 포함하는 디스플레이 모듈에서의 데이터 입력 제어 방법.
  2. 제1항에 있어서,
    상기 단계 (a) 이전에,
    (c) 1 프레임의 이미지 데이터가 상기 버퍼 메모리로 저장되는 속도와 상기 디스플레이 패널에 표시되는 속도를 측정하는 단계; 및
    (d) 상기 저장 속도와 상기 표시 속도 간의 속도 차이를 이용하여 상기 기설정 시간을 계산하는 단계를 더 포함하되,
    상기 기설정 시간은 상기 1 프레임의 이미지 데이터를 상기 저장 속도로 나누어 계산되는 시간과 상기 1 프레임의 이미지 데이터를 상기 표시 속도로 나누어 계산되는 시간의 차이값인 것을 특징으로 하는 디스플레이 모듈에서의 데이터 입력 제어 방법.
  3. 제2항에 있어서,
    상기 단계 (d)의 기설정 시간의 계산에는 시간 대 이미지 데이터의 그래프 상에서 상기 저장 속도 및 상기 표시 속도를 각각 기울기로 갖는 2개의 직선을 이용하는 것을 특징으로 하는 디스플레이 모듈에서의 데이터 입력 제어 방법.
  4. 제1항에 있어서,
    상기 단계 (a)에서 상기 기설정 시간은 레지스터에 셋팅되어 저장되는 것을 특징으로 하는 디스플레이 모듈에서의 데이터 입력 제어 방법.
  5. 제4항에 있어서,
    상기 레지스터에는 상기 기설정 시간에 대응되는 만큼의 내부 시스템 클럭에 따른 클럭 펄스수가 셋팅되어 저장되는 것을 특징으로 하는 디스플레이 모듈에서의 데이터 입력 제어 방법.
  6. 제1항에 있어서,
    상기 단계 (b)에서 상기 1 프레임의 이미지가 상기 디스플레이 패널에 표시되기 시작하는 시점은 수직 동기 신호에 의해 식별되는 것을 특징으로 하는 디스플레이 모듈에서의 데이터 입력 제어 방법.
  7. 제6항에 있어서,
    상기 단계 (b)는,
    (b1) 어느 1 프레임의 시작을 알리는 수직 동기 신호와 다음 프레임의 시작을 알리는 수직 동기 신호 사이의 시간 간격을 상기 기설정 시간으로 나눠 각 구간을 시간 순으로 0부터 인덱싱하는 단계; 및
    (b2) 인덱스 0인 구간 동안 상기 다음 프레임의 이미지 데이터가 상기 버퍼 메모리로 입력되지 않도록 제어하는 단계를 포함하는 것을 특징으로 하는 디스플레이 모듈에서의 데이터 입력 제어 방법.
  8. 전달된 이미지 데이터에 상응하는 이미지를 표시하는 디스플레이 패널과, 상기 디스플레이 패널로 전달될 상기 이미지 데이터를 일시 저장하는 버퍼 메모리를 포함하는 디스플레이 모듈 장착된 디지털 처리 장치에 있어서,
    상기 디스플레이 패널을 통해 표시되는 하나의 이미지에 2개 프레임 이상의 이미지 데이터에 따른 이미지가 혼재되어 나타나는 시간을 미리 저장하는 티어링 구간 저장부; 및
    어느 1 프레임의 이미지가 상기 디스플레이 패널에 표시되기 시작하는 시점을 기준으로 상기 티어링 구간 저장부에 기저장된 시간 동안, 다음 프레임의 이미지 데이터가 상기 버퍼 메모리로 입력되지 않도록 제어하는 데이터 입력 제어부를 포함하는 디스플레이 모듈이 장착된 디지털 처리 장치.
  9. 제8항에 있어서,
    상기 버퍼 메모리는 1 프레임의 이미지 데이터에 해당하는 저장 공간을 갖는 것을 특징으로 하는 디스플레이 모듈이 장착된 디지털 처리 장치.
  10. 제8항에 있어서,
    상기 티어링 구간 저장부에 기저장된 시간은 1 프레임의 이미지 데이터가 상기 버퍼 메모리에 저장되는 속도와 상기 디스플레이 패널에 표시되는 속도의 속도 차이를 이용하여 계산되고,
    상기 기저장된 시간은 상기 1 프레임의 이미지 데이터를 상기 저장 속도로 나누어 계산되는 시간과 상기 1 프레임의 이미지 데이터를 상기 표시 속도로 나누어 계산되는 시간의 차이값인 것을 특징으로 하는 디스플레이 모듈이 장착된 디지털 처리 장치.
  11. 제8항에 있어서,
    상기 티어링 구간 저장부에는 상기 디지털 처리 장치의 내부 시스템 클럭에 따라 상기 기저장될 시간에 대응되는 만큼의 클럭 펄스수가 셋팅되어 저장되는 것을 특징으로 하는 디스플레이 모듈이 장착된 디지털 처리 장치.
  12. 제8항에 있어서,
    상기 1 프레임의 이미지가 상기 디스플레이 패널에 표시되기 시작하는 시점은 수직 동기 신호에 의해 식별되는 것을 특징으로 하는 디스플레이 모듈이 장착된 디지털 처리 장치.
  13. 제12항에 있어서,
    1 프레임의 시작을 알리는 수직 동기 신호와 다음 프레임의 시작을 알리는 수직 동기 신호 사이의 시간 간격을 상기 기설정된 시간으로 나눠 각 구간을 시간 순으로 0부터 인덱싱하는 인덱싱 처리부를 더 포함하되,
    상기 데이터 입력 제어부는 인덱스 0인 구간 동안 상기 다음 프레임의 이미지 데이터가 상기 버퍼 메모리로 입력되지 않도록 제어하는 것을 특징으로 하는 디스플레이 모듈이 장착된 디지털 처리 장치.
  14. 제8항에 있어서,
    촬상한 피사체에 대한 이미지 데이터를 생성 출력하는 카메라; 및
    상기 카메라의 동작을 제어하고, 상기 카메라로부터 출력된 이미지 데이터를 상기 버퍼 메모리로 전달하는 카메라 제어부를 더 포함하되,
    상기 데이터 입력 제어부는 상기 기설정된 시간동안 상기 버퍼 메모리로 이미지 데이터가 입력되지 않도록 상기 카메라 제어부를 제어하는 것을 특징으로 하는 디스플레이 모듈이 장착된 디지털 처리 장치.
KR1020070087219A 2007-08-29 2007-08-29 디스플레이 모듈에서의 데이터 입력 제어 방법 및디스플레이 모듈이 장착된 디지털 처리 장치 KR100854729B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070087219A KR100854729B1 (ko) 2007-08-29 2007-08-29 디스플레이 모듈에서의 데이터 입력 제어 방법 및디스플레이 모듈이 장착된 디지털 처리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070087219A KR100854729B1 (ko) 2007-08-29 2007-08-29 디스플레이 모듈에서의 데이터 입력 제어 방법 및디스플레이 모듈이 장착된 디지털 처리 장치

Publications (1)

Publication Number Publication Date
KR100854729B1 true KR100854729B1 (ko) 2008-08-27

Family

ID=39878754

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070087219A KR100854729B1 (ko) 2007-08-29 2007-08-29 디스플레이 모듈에서의 데이터 입력 제어 방법 및디스플레이 모듈이 장착된 디지털 처리 장치

Country Status (1)

Country Link
KR (1) KR100854729B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040063207A (ko) * 2003-01-06 2004-07-14 삼성전자주식회사 이미지 티어링을 방지하기 위한 영상 재생 시스템의메모리 관리 장치 및 방법
KR20060030891A (ko) * 2003-07-04 2006-04-11 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 영상 신호 처리 회로, 영상 신호 처리 회로의 제어 방법,및 집적 회로
KR100729451B1 (ko) 2006-02-02 2007-06-18 삼성전자주식회사 디스플레이장치 및 그 제어방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040063207A (ko) * 2003-01-06 2004-07-14 삼성전자주식회사 이미지 티어링을 방지하기 위한 영상 재생 시스템의메모리 관리 장치 및 방법
KR20060030891A (ko) * 2003-07-04 2006-04-11 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 영상 신호 처리 회로, 영상 신호 처리 회로의 제어 방법,및 집적 회로
KR100729451B1 (ko) 2006-02-02 2007-06-18 삼성전자주식회사 디스플레이장치 및 그 제어방법

Similar Documents

Publication Publication Date Title
US8872757B2 (en) Mobile terminal and method of controlling the same
JP6404368B2 (ja) 動的フレームレートサポートを用いる電力最適化
US8643658B2 (en) Techniques for aligning frame data
WO2016107267A1 (zh) 背光控制方法和装置
US8823721B2 (en) Techniques for aligning frame data
US20100208043A1 (en) Method and system for creating a 3d effect on a display device
EP3173923A1 (en) Method and device for image display
JP6401785B2 (ja) 液晶表示方法および装置
US7719614B2 (en) Apparatus and method for converting frame rate without external memory in display system
US10176769B2 (en) Liquid crystal display method and device, and storage medium
CN108206018B (zh) 自适应画面刷新率调整方法及其装置
CN105242893A (zh) 刷新率调整方法及装置
US9813675B2 (en) Semiconductor device, video display system, and method of processing signal
EP3159877A1 (en) Method and apparatus for displaying content
US20170064389A1 (en) Transmission apparatus, transmission method, reception apparatus, and reception method
KR100854729B1 (ko) 디스플레이 모듈에서의 데이터 입력 제어 방법 및디스플레이 모듈이 장착된 디지털 처리 장치
CN114968143A (zh) 显示处理方法及装置、电子设备、存储介质
KR100652705B1 (ko) 이동 통신 단말기의 영상 화질 개선 장치 및 그 방법
CN115151886A (zh) 基于帧更新延迟dsi时钟改变以提供更平滑的用户界面体验
US20190050962A1 (en) Display control system and display control method
US11537347B2 (en) Follower mode video operation
WO2023246552A1 (zh) 图像处理方法、装置及设备
CN108153506B (zh) 图像处理方法、装置及终端设备
CN117492554A (zh) 用于gpu的静态显示控制方法、装置、设备和存储介质
CN115934011A (zh) 屏幕显示控制方法、屏幕显示控制装置及存储介质

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120710

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140728

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150729

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 9