JPH0553550A - 表示メモリ制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 キャプションシステムの受信装置にあるよう
な多彩な表示モードに容易に対応でき、さらに表示に関
する後のフューチャーアップ、仕様変更への対応を容易
に実現できる表示メモリの制御装置を提供すること。 【構成】 表示メモリ及び該表示メモリの行アドレス情
報を格納する行アドレスメモリを含むメモリ３２と、前
記行アドレスメモリから行アドレスを読み出すためのア
ドレスを発生する表示メモリ行カウンタ１０と、表示メ
モリ行カウンタ１０の出力値に従って前記行アドレスメ
モリから表示メモリの行アドレス情報を読み出すための
アドレスを発生すると共に、読み出された行アドレス情
報に基づいて前記表示メモリから表示データを読み出す
ためのアドレスを発生するアドレス発生手段２０と、表
示メモリから読み出された表示データを入力し、文字や
図形の表示信号をデコードして表示装置に出力するキャ
ラクタジェネレータ４０とを具備し、行アドレスメモリ
に格納された行アドレス情報を読み出すことによって、
表示メモリの行アドレスを決定するようにしたことを特
徴とするものである。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、キャプションシステム
の受信装置等において、文字や図形で構成された画像情
報を符号（コード）形式で格納する表示メモリの制御装
置に関する。

【０００２】

【従来の技術】受像管には表示されないテレビジョン信
号のブランキング期間に文字を表すディジタル情報を多
重して伝送し、テレビジョン受信機に接続された専用の
デコーダにより該ディジタル情報を受信・復号して、文
字情報を再生し、文字情報単独或いはテレビジョン画像
に該文字情報を所定位置にミックス（スーパーインポー
ズ）した形で表示する文字多重放送が世界各地で行われ
ている。

【０００３】このような文字多重放送の一つであり、伝
送する文字情報としてキャプション情報（テレビジョン
放送番組の音声情報を視覚的に補間する字幕情報）に限
定したテレビジョンキャプション放送が北米で行われて
いる。

【０００４】このテレビジョンキャプション放送の概要
を次に説明する。テレビジョンキャプション放送では、
第２１番目のテレビジョンライン（水平走査線）にディ
ジタル情報を多重している。このディジタル情報は、多
重しているビット周波数と位相を示すクロックランイン
部分と、データの始まりを示すスタートビット部分と、
２バイト（１６ビット）のデータ部分とに分けられる。
このディジタル情報は、テレビジョン受信機（或いはテ
レビジョンチューナ）と接続された専用のデコーダによ
り、テレビジョン信号から分離されて記憶される。

【０００５】特に、２バイトのデータ部分において、文
字情報、該文字情報の受像管上の表示位置情報、及び該
文字情報に付随する色・アンダーライン等の属性を表す
属性情報が伝送される。このデータ部分を復号（再生）
することにより、デコーダはテレビジョン走査に同期さ
せて、所定表示位置に文字情報を表す画像信号を出力す
る。そして、ビデオミックス回路にてテレビジョン画像
信号と該文字情報を表す画像信号がミックスされ、受像
管上に文字情報が付加された画像が表示される。

【０００６】図６はこのようなキャプションシステムに
おける表示メモリ制御装置を示すブロック図であり、図
７は従来例の表示メモリの構成を示す図である。

【０００７】図６に示す表示メモリ３０は文字コード、
表示位置コード、属性コードのコード形式の表示データ
を格納するものである。５０はＴＶチューナ出力等から
得られるテレビジョンビデオ信号が入力される端子であ
り、このビデオ信号には第２１番目のテレビジョンライ
ンにキャプションデータが多重されている。データ再生
回路５１は、端子５０からのビデオ信号を入力し、該ビ
デオ信号からキャプションデータを分離し、２値化を行
い、さらにバイトの始まりであるスタートビット部分を
検出して、それ以降の２バイトのデータ部分を上記表示
メモリ３０へ出力する。これによって前記表示データが
表示メモリ３０に格納される。

【０００８】図６において、表示メモリ行カウンタ１０
とアドレス発生回路２０とは、表示メモリ３０から表示
データ１２０を読み出すための回路を構成している。

【０００９】図示しないＣＲＴ等の表示装置における垂
直表示行を一例として１６行（行アドレス”０”〜”１
５”）とした場合、上記表示メモリ３０では、図７に示
すように１６行の行アドレスとしている。ここでいう行
とは、コード形式の表示データ単位の行であり、１行は
複数のＴＶ走査ラインで構成されてキャラクタが形成さ
れるものである。

【００１０】上記表示メモリ行カウンタ１０は前記ＣＲ
Ｔ等の表示装置における表示に同期して”０”から”１
５”までカウントアップする。そして、その表示メモリ
行カウンタ１０の出力である表示メモリ行カウンタ値１
００は表示メモリ３０の行アドレスとしてアドレス発生
回路２０に入力される。アドレス発生回路２０は表示メ
モリ３０から表示データを読み出すための表示メモリア
ドレス１１０を発生する。

【００１１】表示メモリ３０から読み出された表示デー
タ１２０はキャラクタジェネレータ（ＣＧと略記する）
４０に入力され、ＣＧ４０でＲＧＢ等の表示信号にデコ
ードされて、図示しないＣＲＴ等の表示装置に表示され
る。

【００１２】ところで、キャプションシステムの受信装
置には複数の受信及び表示モードが必要であり、また、
このキャプションシステムの受信装置をＴＶ受信機のオ
ンスクリーン表示装置として使用する場合を考慮する
と、表示メモリ行カウンタ１０によって直接表示メモリ
３０の行アドレスを発生する従来の方法では、表示メモ
リ行カウンタ１０の動作モードが複数必要になり回路規
模が著しく大きくなる。

【００１３】また、この従来の方法では、ハードウェア
によって回路が固定されてしまい表示モードの自由度が
少ないため、後のフューチャーアップ、仕様変更等への
対応ができなくなってしまう。

【００１４】さらに、表示メモリ行カウンタでは、非順
序的（ランダム）、非連続的に表示メモリに対し行アド
レスを発生するには適さなかった。

【００１５】

【発明が解決しようとする課題】上記の如く、カウンタ
によって直接表示メモリの行アドレスを発生する従来の
表示メモリ制御装置では、キャプションシステムにおけ
るような多彩な表示モードに対応するにはカウンタが複
雑になり、回路規模が著しく大きくなるという問題があ
った。また、ハードウェアによって回路が固定されてし
まい表示モードの自由度が少ないため、表示に関する後
のフューチャーアップ、仕様変更等への対応が容易には
できなくなるという問題があった。

【００１６】そこで、本発明は、キャプションシステム
のような多彩な表示モードに容易に対応でき、さらに表
示に関する後のフューチャーアップ、仕様変更等への対
応を容易に実現し得る表示メモリ制御装置を提供するこ
とを目的とするものである。

【００１７】

【課題を解決するための手段】請求項１記載の本発明に
よる表示メモリ制御装置は、表示装置に表示するための
第１の表示データを符号化した第２の表示データを格納
する表示メモリと、前記表示メモリから第２の表示デー
タを読み出すための、前記表示装置の垂直方向のアドレ
スに相当する行アドレスを格納する行アドレスメモリと
を少なくとも含むメモリ手段と、前記メモリ手段から前
記行アドレスを読み出すための第１のアドレスを発生す
る第１のアドレス発生手段と、前記第１のアドレス発生
手段から発生した第１のアドレスに従って前記行アドレ
スメモリから前記行アドレスを読み出すための第２のア
ドレスと、前記行アドレスメモリから第２のアドレスを
用いて読み出した行アドレスに従って前記表示メモリか
ら第２の表示データを読み出すための第３のアドレスと
を少なくとも発生する第２のアドレス発生手段と、前記
第２のアドレス発生手段による第３のアドレスを用いて
前記メモリ手段から読み出された第２の表示データを入
力し、文字や図形の第１の表示データを発生して前記表
示装置に出力するキャラクタジェネレータとを具備した
ことを特徴とするものである。

【００１８】請求項２記載の本発明による表示メモリ制
御装置は、表示装置に表示するための第１の表示データ
を符号化した第２の表示データを格納する表示メモリ
と、前記表示メモリから第２の表示データを読み出すた
めの、前記表示装置の垂直方向のアドレスに相当する行
アドレスを格納する行アドレスメモリと、前記行アドレ
スメモリから前記行アドレスを読み出すためのアドレス
を発生する第１のアドレス発生手段と、前記行アドレス
メモリから読み出した前記行アドレスを使って前記表示
メモリから第２の表示データを読み出すためのアドレス
を発生する第２のアドレス発生手段と、前記表示メモリ
から読み出した第２の表示データを入力し、文字や図形
の第１の表示データを発生して前記表示装置に出力する
キャラクタジェネレータとを具備したことを特徴とする
ものである。

【００１９】

【作用】本発明においては、表示メモリから表示データ
を読み出すための行アドレスを専用のメモリに格納でき
るようにし、ＭＰＵ（マイクロプロセッサ）等のソフト
ウェア手段によって容易に行アドレスを変更することが
できる。そのため、ソフトウェアの変更によってキャプ
ションシステムにおけるような多彩な表示モードに容易
に対応することができ、さらに表示に関する後のフュー
チャーアップ、仕様変更等への対応が容易に実現でき
る。

【００２０】また、非順序的（ランダム）、非連続的な
行アドレスの発生も可能になり、表示行スクロールも容
易に実現できる。

【００２１】

【実施例】実施例について図面を参照して説明する。図
１は本発明の一実施例の表示メモリ制御装置を示すブロ
ック図で、図２は表示メモリの構成を示す図で、図３は
行アドレスメモリの構成を示す図である。

【００２２】図１の実施例において、メモリ３２は、表
示データを格納する表示メモリと、この表示メモリの行
アドレス情報を格納する行アドレスメモリを含む行アド
レスメモリ／表示メモリである。ここでは、表示メモリ
は、図２に示すように行アドレス”０”〜”１５”の１
６行で構成されていると仮定する。

【００２３】ＴＶチューナ出力等から得られるテレビジ
ョンビデオ信号は端子５０からデータ再生回路５１に入
力される。データ再生回路５１は、端子５０からのキャ
プションデータが多重されたビデオ信号を入力し、該ビ
デオ信号からキャプションデータを分離し、２値化を行
い、さらにバイトの始まりであるスタートビット部分を
検出して、それ以降の２バイトのデータ部分を上記メモ
リ３２の表示メモリへ出力する。これによって表示デー
タが表示メモリに格納される。

【００２４】表示メモリ行カウンタ１０は図示しないＣ
ＲＴ等の表示装置の表示に同期して”０”〜”１５”に
カウントアップすると仮定し、前記行アドレスメモリは
図３(a) のメモリ構成に示すように表示メモリ行カウン
タ１０の出力値１００に対応して”０”〜”１５”の１
６行分のメモリを持ち、各行分のメモリは図３(b) のビ
ット構成に示すように表示メモリの行アドレスと、行表
示するかしないかの行表示情報とで構成されている。こ
の行アドレスメモリには、ＭＰＵ（マイクロプロセッ
サ）６０などのソフトウェア手段から行アドレス情報
（行アドレスと行表示情報）が格納されるようになって
いる。

【００２５】更に、本実施例では、表示メモリ行カウン
タ１０とアドレス発生回路２０との間に、スイッチ回路
１２が設けられており、またメモリ３２とスイッチ回路
１２との間に、行アドレスレジスタ１１が設けられてい
る。スイッチ回路１２は表示メモリ行カウンタ１０の出
力値１００と行アドレスレジスタ１１の出力値１０１を
選択するものであり、スイッチ回路１２の出力はアドレ
ス発生回路２０に入力される。アドレス発生回路２０
は、スイッチ回路１２が図示のように接続されていると
きは、メモリ３２内の行アドレスメモリのデータを読み
出せるようにアドレス１１０を発生する。これによっ
て、メモリ３２は表示メモリの行アドレスと行表示情報
を出力値１２０として出力する。

【００２６】この出力値１２０のデータは行アドレスレ
ジスタ１１に格納され、その後スイッチ回路１２が図示
の状態とは反対側の端子に接続されることによって、行
アドレスレジスタ１１から出力されている表示メモリの
行アドレス１０１がアドレス発生回路２０に入力され
る。また、行アドレスレジスタ１１から出力される行表
示情報１３０はキャラクタジェネレータ（ＣＧ）４０に
供給される。

【００２７】前記アドレス発生回路２０は、表示メモリ
の行アドレス１０１によって、メモリ３２内の表示メモ
リの表示データを読み出せるようにアドレス１１０を発
生する。これによって、メモリ３２は表示データを出力
し、キャラクタジェネレータ（ＣＧ）４０に入力する。
キャラクタジェネレータ（ＣＧ）４０は、前記行表示情
報１３０が”１”（行表示する）のときは、メモリ３２
からの表示データをＲＧＢ等の表示信号にデコードし
て、前記図示しないＣＲＴ等の表示装置に出力する。

【００２８】次に、図４の画面表示例に従って説明す
る。図４(a) に示すように、行アドレスメモリ内には４
ビットの表示メモリの行アドレスデータ（”０”〜”１
５”）と、行表示するかしないかの行表示情報として”
１”（行表示する）または”０”（行表示しない）が格
納されていると仮定する。図４(b) は前記ＣＲＴ等の表
示装置の表示画面例を示しており、表示メモリ行カウン
タ１０の出力値１００は”０”〜”１５”にカウントア
ップされている。

【００２９】まず、スイッチ回路１２は図示している方
向に選択され、表示メモリ行カウンタ値１００のデー
タ”０”がアドレス発生回路２０に入力される。

【００３０】ここで、アドレス発生回路２０はメモリ３
２内の行アドレスメモリのデータを読み出せるようにア
ドレス１１０を発生し、これによりメモリ３２は表示メ
モリの行アドレス”１４”と行表示情報”１”（図４
(a) 参照）を出力する。

【００３１】この出力データ１２０は行アドレスレジス
タ１１に格納され、その後スイッチ回路１２が図示とは
反対の側に切り換わることによって、行アドレスレジス
タ１１から出力されている表示メモリの行アドレス”１
４”がアドレス発生回路２０に入力される。同時に、行
表示情報”１”はＣＧ４０に供給される。

【００３２】前記アドレス発生回路２０は、前記行アド
レスレジスタ１１から出力それる表示メモリの行アドレ
ス”１４”によって、メモリ３２内の表示メモリの行ア
ドレス”１４”の表示データを読み出せるようにアドレ
ス１１０を発生し、メモリ３２は行アドレス”１４”に
対応した表示データを出力する。

【００３３】ＣＧ４０は表示メモリの行アドレス”１
４”に対応した表示データをメモリ３２から入力する。
そして、ＣＧ４０は行アドレスレジスタ１１から供給さ
れた行表示情報が”１”（行表示する）であるため、メ
モリ３２からの表示データをＲＧＢ等の表示信号にデコ
ードして、前記図示しないＣＲＴ等の表示装置に出力す
る。

【００３４】表示メモリ行カウンタ値”０”のときの表
示メモリの行アドレス”１４”の表示が終了すると、ス
イッチ回路１２は再び図示の状態となるよう切り換わ
り、表示メモリ行カウンタ値１００が”１”にカウント
アップする。

【００３５】前述と同様な動作を繰り返し、今度は、表
示メモリ行カウンタ値”１”に対応して表示メモリの行
アドレス”１５”と行表示情報”０”（図４(a) 参照）
が行アドレスレジスタ１１に格納されるが、行表示情報
が”０”（行表示しない）であるため、ＣＧ４０による
ＲＧＢ等の表示信号へのデコードは行われない。

【００３６】以降、表示メモリ行カウンタ値が”２”
〜”１５”にカウンタアップするに従って、図４(a) に
示されるように表示メモリの行アドレスを決定し、図４
(b) に示されるような表示画面になる。

【００３７】図５は本発明の他の実施例の表示メモリ制
御装置を示すブロック図である。

【００３８】図１との違いは、図１での行アドレスメモ
リ／表示メモリ３２が、図５では表示メモリ３０と行ア
ドレスメモリ３１に分かれた構成とされ、このためスイ
ッチ回路１２と行アドレスレジスタ１１が削除されてい
ることであり、基本的な動作は図１と変わらない。

【００３９】行アドレスメモリ３１には、ＭＰＵ６０か
ら表示メモリの行アドレスと行表示情報が予め格納され
ている。また、表示メモリ３０には、データ再生回路５
１でビデオ信号から分離し再生したキャプションデータ
が予め格納されている。表示メモリ行カウンタ１０の出
力値１００によって行アドレスメモリ３１から表示メモ
リの行アドレス１０３と行表示情報１３０を読み出し、
行アドレス１０３をアドレス発生回路２１に入力する。
行表示情報１３０はＣＧ４０に供給される。アドレス発
生回路２１が表示メモリの行アドレス１０３をもとに発
生した表示メモリアドレス１１０を表示メモリ３０に出
力することによって、表示メモリ３０は表示データ１２
０をＣＧ４０に出力する。

【００４０】ＣＧ４０は、行表示情報１３０に従い表示
データ１２０をデコード処理してＲＧＢ等の表示信号と
し、前記図示しないＣＲＴ等の表示装置に出力する。

【００４１】以上説明したように、本発明によると表示
メモリの行アドレス情報をメモリに格納できるようにし
たため、マイクロプロセッサ（ＭＰＵ）等のソフトウェ
ア手段によって容易に行アドレス情報を変更できる。そ
のため、多彩な表示モードに容易に対応でき、さらに表
示に関する後のフューチャーアップ、仕様変更等への対
応が容易に実現できる。また、非順序的（ランダム）、
非連続的な行表示も可能になる。さらに、表示行スクロ
ールもソフトウェア手段によって容易に実現できる。

【００４２】尚、本発明は上記実施例に限定されるもの
でなく、表示メモリの行アドレスも本実施例で説明し
た”０”〜”１５”の１６行に限定されない。また、図
示しないＣＲＴ等の表示装置の垂直表示行をカウントす
る表示メモリ行カウンタも”０”〜”１５”のカウント
アップに限定されず、さらに、表示メモリの行アドレス
と同じ行数、値にする必要はない。また、行アドレスメ
モリのメモリ構成や、ビット構成も図３の構成に限定さ
れない。

【００４３】

【発明の効果】以上述べたように本発明によれば、表示
メモリの行アドレス情報をメモリに格納できる構成とし
たので、マイクロプロセッサ等のソフトウェア手段によ
って容易に行アドレス情報を変更できる。そのため、キ
ャプションシステムの受信装置にあるような複数の受信
及び表示モードに容易に対応することが可能となり、さ
らに表示に関する後のフューチャーアップ、仕様変更等
への対応が容易に実現できる。

【００４４】また、本発明はＴＶ受信機のオンスクリー
ン表示装置として使うときも、表示モードの自由度が大
きいため、多彩な表現ができる。さらに、非順序的（ラ
ンダム）、非連続的な表示メモリの行アドレスの発生も
容易に可能になるため、非順序的、非連続的な行表示も
可能になる。

【図面の簡単な説明】

【図１】本発明の一実施例の表示メモリ制御装置を示す
ブロック図。

【図２】表示メモリの構成を示す図。

【図３】行アドレスメモリの構成を示す図。

【図４】画面表示例を示す図。

【図５】本発明の他の実施例の表示メモリ制御装置を示
すブロック図。

【図６】従来例の表示メモリ制御装置を示すブロック
図。

【図７】従来例の表示メモリの構成を示す図。

【符号の説明】

１０…表示メモリ行カウンタ（第１のアドレス発生手
段） １１…行アドレスレジスタ １２…スイッチ回路 ２０…アドレス発生回路 １１，１２，２０…第２のアドレス発生手段 ２１…表示メモリのアドレス発生回路（第２のアドレス
発生手段） ３０…表示メモリ ３１…行アドレスメモリ ３２…メモリ（メモリ手段） ４０…キャラクタジェネレータ（ＣＧ）

Claims (2)

【特許請求の範囲】
1. 【請求項１】表示装置に表示するための第１の表示デー
   タを符号化した第２の表示データを格納する表示メモリ
   と、前記表示メモリから第２の表示データを読み出すた
   めの、前記表示装置の垂直方向のアドレスに相当する行
   アドレスを格納する行アドレスメモリとを少なくとも含
   むメモリ手段と、 前記メモリ手段から前記行アドレスを読み出すための第
   １のアドレスを発生する第１のアドレス発生手段と、 前記第１のアドレス発生手段から発生した第１のアドレ
   スに従って前記行アドレスメモリから前記行アドレスを
   読み出すための第２のアドレスと、前記行アドレスメモ
   リから第２のアドレスを用いて読み出した行アドレスに
   従って前記表示メモリから第２の表示データを読み出す
   ための第３のアドレスとを少なくとも発生する第２のア
   ドレス発生手段と、 前記第２のアドレス発生手段による第３のアドレスを用
   いて前記メモリ手段から読み出された第２の表示データ
   を入力し、文字や図形の第１の表示データを発生して前
   記表示装置に出力するキャラクタジェネレータとを具備
   したことを特徴とする表示メモリ制御装置。
2. 【請求項２】表示装置に表示するための第１の表示デー
   タを符号化した第２の表示データを格納する表示メモリ
   と、 前記表示メモリから第２の表示データを読み出すため
   の、前記表示装置の垂直方向のアドレスに相当する行ア
   ドレスを格納する行アドレスメモリと、 前記行アドレスメモリから前記行アドレスを読み出すた
   めのアドレスを発生する第１のアドレス発生手段と、 前記行アドレスメモリから読み出した前記行アドレスを
   使って前記表示メモリから第２の表示データを読み出す
   ためのアドレスを発生する第２のアドレス発生手段と、 前記表示メモリから読み出した第２の表示データを入力
   し、文字や図形の第１の表示データを発生して前記表示
   装置に出力するキャラクタジェネレータとを具備したこ
   とを特徴とする表示メモリ制御装置。