JPS5994164A

JPS5994164A - Ｔｖ画像デ−タ入力装置

Info

Publication number: JPS5994164A
Application number: JP20356882A
Authority: JP
Inventors: Yuichiro Akatsuka; 祐一郎赤塚
Original assignee: Olympus Corp; Olympus Optical Co Ltd
Current assignee: Olympus Corp
Priority date: 1982-11-22
Filing date: 1982-11-22
Publication date: 1984-05-30

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】この発明は、ＴＶ画像のコンピュータ処理に用いるＴＶ
画像データ入力装置に関する。

一般に、ＴＶカメラから画像データをサンプリングし量
子化して、これをコンピュータに入力して画像処理する
ことが行われているが、かかる画像処理を行うコンピュ
ータへの入力装置としては、従来第１図に示すような構
成のものが用いられていた。

第１図において、ＩはＴＶカメラで、２は該ＴＶカメラ
】からの画像信号をデジタル画像データに変換するＡ／
Ｄ変換器である。３は変換されたデジタル画像データを
格納するための画像メモリで、ＯＰＵの内部メモリの一
部を利用している。

４はＣＰＵで、５は画像データを画像メモリ３へＤＭＡ
転送する際のアドレスを生成するアドレス発生装置であ
る。６は０ＰＵ４からの画像取り込み要求に対して、バ
スの切換え、画像数シ込み終了時のリセットなどを行な
うコントローラで、７はクロック発生器でおる。なお、
ＤＢはデータノ（ス、ＡＢはアドレスバス、■Ｓは画像
信号、ＯＫはクロックを示している。

このように構成されているＴＶ画像データ入力装置にお
いて、ＴＶカメラ１からの画像信号■Ｓは、コントロー
ラ６からの指示によってＡ／Ｄ変換器２でデジタルデー
タに変換され、画像メモリ３に書き込まれる。その際、
ＯＰＵ、々スはホールドされ、アドレスはアドレス発生
装置。５によって指定される。ＴＶ画面上におけるサン
プリングの順序を第２図に基づいて説明する。この構成
例では説明を簡単にするため、ＴＶカメラの走査方式は
順次走査方式とする。８は有効走査画面で、（１，１）
〜（ｍ、１）は１本目の水平走査線上にあるサンプリン
グ点を、（］ｔ　２）〜（ｍ、２）は２本目の水平走査
線上にあるサンプリング点を、（１，ｎ）〜（ｍ、ｎ）
は１本目の水平走査線上にあるサンプリング点を示す。

但し、ｍは水平方向のサンプリング数を表わす整数で、
ｎは垂直方向のサンプリング数を表わす整数である。サ
ンプリングは、サンプリング点（１，１）から始ｔシ、
（２，１）、（３，１）・・・・・・（ｆｆｌ、Ｉ）！
で行われ、次の水平走査時には、サンプリング点（１，
２）、（２，２）、・・・・・・（ｍ、２）が、以下同
様にしてサンプリング点（ｍ。

ｎ）までサンプリングが行われる。各サンプリング点に
おいてサンプリングされた画像データは、次のサンプリ
ング点（画素）をサンプリングするまでの間に、順次メ
モリ３に書き込まれる。このようにして１垂直走査中に
１画面の全画素の画像データをメモリに書き込むように
している。しかしながら、このように１垂直走査期間中
に１画面の全画素の画像データを取ル込む場合、すなわ
ち、ＴＶカメラからの画像信号を信号帯域を落さずにサ
ンプリングしようとする場合、１水平走査を２５６画素
画素色すると、６　ＭＨｚ程度のサンプリングレートが
必要となる。このレートのままで画像データをコンピュ
ータのメモリに書き込もうとすると、ＤＭＡ転送が必要
で、且つメモリのアクセスタイムとしては１６０ｎｓ程
度が要求される。現在このような高速のメモリとしては
、アクセスタイムの短いスタテックＲＡＭがあるが、価
格が高く実装性がよくないという欠点がある。

一方、リアルタイム処理、すなわち１垂直走査時間中に
１画面の画像データのメモリへの書き込みを必要としな
い場合、例えば静止画像などの場合には、数回垂直走査
を行なう期間中に、１画面の画像データを書き込む手段
を用いることができる。この場合は、１本目の水平走査
時にサンプリング点（１，１）を、２本目の水平走査時
にサンプリング点（１，２）をサンプリングし、最初の
１垂直走査時に、サンプリング点（１，１）から（］、
ｎ）までの縦１列をサンプリングする。次の垂直走査時
には、サンプリング点（２，１）から（２，ｎ）までサ
ンプリングし、ｍ回の垂直走査で１画面の全画素のサン
プリングを終えるようにする。したがって、この場合は
メモリに書き込む時間は、１つのサンプリング点（画素
）をサンプリングしてから次のサンプリング点（画素）
をサンプリングするまで、約１水平走査時間分だけとれ
る。ＴＶの１水平走査時間は約６３．５μｓであるから
、メモリとしてスタテックＲＡＭと比較して実装性、価
格の面で優れているダイナミックＲＡＭを用いることが
可能となる。

また、この手段の応用として、１水千走査中に数個のサ
ンプリング点を取シ込む方法、例えば、最初の垂直走査
時にはサンプリング点（１，１）、（９，１）、（１７
，］）、（２５，１）・・・・・・・・・の如く、８点
おきに画像データを取シ込み、次の垂直走査時にはサン
プリング点（２，１）、（１０，１）、（１８，１）、
（２６，１）・・・・・・・・・・・・を取シ込む如く
、垂直走査ごとに水平方向ヘシフトして、８垂直走査で
一画面の全画素データを取シ込むようにすることも考え
られる。このようにしても、メモリへの書き込み時間を
長くとることが可能となる。しかし、このように数回の
垂直走査で一画面の全画素データを取シ込む方法は、取
シ込み速度が遅いため、動画像を扱うことができないと
いう欠点がある。

また、従来の構成の入力装置で、前述の如き、】垂直走
査期間中に全画素のデータを取シ込む手段、あるいは数
回の垂直走査で全画素データを取シ込む手段を適用する
場合は、各々が独立であシ、ハニドウェア構成が異なる
ため、それぞれ使用できるメモリの種類は限定されてお
り、したがって、単一の入力装置において、リアルタイ
ムでのデータ書き込みと、数回の垂直走査期間中での全
画素データの書き込みとを共存して行わせることはでき
なかった。

本願発明は、従来のＴＶ画像データ入力装置におけるか
かる欠点を解消すべくなされたもので、画像データのメ
モリへの書き込み時間を選択的に切換え可能に構成し、
動画像などの高速入力を要するものについては、スタテ
ックＲＡＭのようにアクセスタイムの短いものを画像メ
モリに用い、静止画像などの如く高速入力を要しないも
のについては、ダイナミックＲＡＭのように廉価で実装
性のよいメモリを選択使用できるようにしたＴＶ画像デ
ータ入力装置を提供することを目的とするものである。

以下実施例に基づき本願発明の詳細な説明する。

第３図は、本願発明に係るＴＶ画像データ入力装置の一
実施例のブロック構成図である。第３図において、１１
はＴＶカメラで、１２は該ＴＶカメラ１１からの画像信
号をデジタル画像データに変換するＡ／Ｄ変換器である
。】３は変換されたデジタル画はデータを格納するため
の画像メモリで、ＯＰＵの内部メモリの一部を利用して
いる。１４はＣＰＵで、１５はＯＰＵからの画像数シ込
み要求に対して、バスの切り換え、画像数シ込み終了時
のリセットなどを行なうコントローラである。１６はク
ロック発生器で、１７は該クロック発生器１６で形成さ
れる基準クロックをもとに各種タイミングパルスを形成
するタイミング発生器である。１８は画像数シ込み速度
を選択するための取込速度モードレジスタで、】９は画
家データをＴＶ画面上での時系列順にメモリに格納する
手段を備えた、ＤＭＡ転送をする際のアドレスを生成す
るアドレス発生装置である。なお、ＶＳは画像信号、Ｏ
ＩＣは基準り四ツク、ＳＯＫはサンプリングクロック、
５ｙｎｃはコンポジット同期信号、ＶＳＥは垂直同期信
号、Ｍはモード切換え信号、ＡＢはアドレスバス、ＤＢ
はデータバスを示す。

次に動作を説明する。ＴＶカメラ１】からの画像信号Ｖ
Ｓは、タイミング発生器１７からのサンプリングクロッ
クＳＯＫによってＡ／Ｄ変換器１２でＡ／Ｄ変換され、
画像メモリ１３上の、アドレス発生器１９によって生成
されたアドレスに書き込まれる。

この際ＣＰＵバスはホールドされておシ、また、画像取
込みを指令する前に、０ＰＵ１４は取込速度モードレジ
スタ１８に対して取込速度のモード指定を行っておく。

なお、このレジスタ１８の値によって、アドレス発生装
置１９及びタイミング発生器１７のモードも切換えられ
るように構成されている。

次に画像データの取込速度モードの具体例として、４つ
の取込速度モードを持つ場合について説明する。この４
つの取込速度モードとしては、例えば、（］）、１垂直
走査時に一画面の全画素の画像データを取シ込む方式（
毎画素取シ込みモード）、（２）、２垂直走査期間で一
画面の全画素を取シ込む方式（２画素毎の取り込みモー
ド）、（３）、４垂直走査期間で一画面の全画素データ
を取シ込む方式（４画素毎の取シ込みモード）、（４）
、８垂直走査期間で一画面の全画素データを取り込む方
式（８画素毎の取り込みモード）があげられる。

このような４つの態様の取込速度モードを実施するため
に要するサンプリングクロック８０Ｋを形成する手段を
、第４図乃至第６図を参照、なから説明する。第４図は
、タイミング発生器１７によって形成されるタイミング
パルスのタイミングチャートである。まず、基準クロッ
ク発生器１６で形成された、例えば１２ＭＨｚの基準ク
ロックＯＫから、シフトレジスタとゲート回路の組合わ
せによシ、８系統のタイミングパルスＡ−Ｈが形成され
る。

第５図は、タイミング発生器１７の中のサンプリングク
ロック生成部を示すもので、Ａ−Ｈで示した端子には、
第４図に示したタイミングパルスＡ〜Ｈが印加される。

各タイミングパルスＡ−Ｈは、それぞれアンドゲートＡ
ＮＤ、−ＡＮＤ、に入力され、各アンドゲートは取込速
度モードレジスタ１８の出力Ｍによシ動作するモードセ
レクタ２０の出力によってコントロールされ、各アンド
ゲートの出力はオアゲートＯＲを通して、サンプリング
クロックＳＯＫ　　として出力するように構成されてい
る。このサンプリングクロック生成部では、前記取込速
度モードレジスタ１８に０ＰＵＩ４より指定されたモー
ドによって、モードセレクタ２０が動作し、アンドグー
）ＡＮＤ１〜ＡＮＤ８に対してゲート信号を与えて、オ
アゲートＯＲに送るタイミングパルス信号を選択する。

これにより、タイミングパルスＡ〜Ｈのいくつかが組み
合わされて、サンプリングクロック８０Ｋが形成される
。第６図に、このようにして得られたサンプリングクロ
ックのタイミングチャートを示す。ＣＩ）は毎画素取り
込みモードにおいて用いるサンプリングクロックで、タ
イミングパルスＡ−Ｈの全てが選択され、それらの論理
和がとられて形成される。２画素毎の取り込みモードを
行なうときには、最初の垂直走査期間中は、タイミング
パルスＡ、０．Ｅ、Ｇの論理和をとって形成したタイミ
ングパルス（ＩＩ−ａ〕ｆ’ｔ７プリングクロツクとし
、次の垂直走査期間中は、タイミングパルスＢ、Ｄ、Ｆ
、Ｈの論理和をとって形成したタイミングパルスＥｌ−
ｂ）をサンプリングクロックとする。これによシ、最初
の１垂直走査期間中に一画面の全画素の半分がサンプリ
ングされ、次の垂直走査期間中に残シの半分の画素をサ
ンプリングすることができる。４画素毎に取り込むとき
は、第１回目の垂直走査期間から第４回目の垂直走査期
間に、それぞれ、タイミングパルスＡ、Ｅから形成され
るパルス（ｎ［−ａ）、タイミングパルスＢ、Ｆから形
成されるパルス（ＩＩＩ−ｂ：］、タイミングパルス０
．Ｇから形成されるパルス〔■−０１、タイミングパル
スＤ、Ｈから形成されるパルス（ＩＩＩ−ｄ）を、サン
プリングクロックとして、各垂直走査期間中に一画面の
全画素の１／４づつをサンプリングし、４回の垂直走査
により全画素をサンプリングするように構成されている
。同様にして、８画素毎の場合は、垂直走査の】回目か
ら８回目に各タイミングパルスＡ−Ｈを、それぞれサン
プリングクロックとし、各垂直走査期間中に一画面の全
画素の１／８づつをサンプリングし、８回の垂直走査に
よシ全画素をサンプリングする。

このように形成されたサンプリングクロック信号ＳＯＫ
を、Ａ／Ｄ変換器】２のスタートコンバート信号とし、
更にＡ／Ｄ変換器１２により変換されたデジタル画像デ
ータをサンプルホールドしておけば、メモリに書き込む
時間は４種類を選択することが可能となる。そしてこの
各モードに対応したサンプリングクロックの選択は、取
込速度モードレジスタ】８からのモード切換え信号Ｍに
よって行われる。

このようにしてＴＶ画像の特性などに応じ、ＴＶカメラ
からの画像データの書き込み時間を選択して、その書き
込み時間に対応したメモリに格納できるようになるが、
ＴＶカメラからの画像データをメモリに格納する場合、
画像データはＴＶ画面上での時系列順になっていた方が
扱い易いことが多い。すなわち、メモリの先頭番地から
順に、第２図に示したサンプリング点（１，１）〜（ｍ
、１）の各画素の画像データが最初格納され、次に引続
いて、サンプリング点（１，２）〜（ｍ、２）・・・・
・・・・・・・・（１，ｎ）〜（ｍ、ｎ）の各画素のデ
ータが、次々に格納されるのが望ましい。しかし、本願
発明においては、毎画素の取り込みモードの場合は問題
ないが、これ以外のモードでは、何画素毎の取り込みを
行うか、すなわちどの取り込みモードを用いるかによっ
て、画像データの取り込み順が異る。例えば、２画素毎
に取り込むモードの場合には、最初の垂直走査時には、
サンプリング点（１，１）、（３，１）、（５，１）〜
（ｍ−１，１）（但しｍは偶数とする）に対応する各画
素のデータが、引続いてサンプリング点（］、２）、（
３，２）、（５，２）〜（ｍ−１，２）・・・・・・・
・・（１，ｎ）、（３，ｎ）、（５，ｎ）〜（ｍ−１、
ｎ）までに対応する各画素のデータがＡ／Ｄ変換器１２
から出力され、次の垂直走査期間には、サンプリング点
（２，１）、（４，１）、（６，１）〜（ｙｉ。

］）・・・・・・・・・・・・（２，ｎ）、（４，ｎ）
、（６，ｎ）〜（ｙｉ、ｎ）に対応する各画素のデータ
が出力されてくる。これをＴＶ画面上での時系列順にメ
モリに格納するためには、アドレス発生装置のアドレス
発生順を調整する必要がある。

一例としてフリップフロップを用いた、前述の４つの取
込速度モードを持たせる場合におけるアドレス発生装置
１９の構成例を第７図に示す。画像データのメモリへの
格納の際には、１画素につきメモリの１アドレスを割シ
当てるものとする。第７図において、２１は下位のアド
レスを生成する下位アドレス発生器で、その出力端子Ａ
ｏ−Ａ３はそれぞれアドレスの１ビツト目（ＬＳＢ）乃
至４ビツト目の各ビットを出力する。２２は下位アドレ
ス発生器２１の出力端子Ａ３の出力を入力とする上位ア
ドレス生成カウンタで、その出力端子Ａ４〜Ａａ　（Ａ
は整数で、画素数が２５６　ｘ　２５６画素ならば、！
＝１５となる）は、同様にアドレスの５ビツト目乃至（
４＋１）ビット目（ＭＳＢ）の各ビットを出力する。

このように構成したアドレス発生装置１９において、ま
ず、毎画素を取り込むモードの場合には、サンプリング
クロックＳＯＫでフリップフロップからなるレジスタを
カウントアツプして、出力端子Ａｏからアドレスの１ビ
ツト目のビットＡ、を出力し、以下その出力で順にカウ
ントアツプされて、出力端子Ａ１〜Ａ４から出力を出し
、連続したアドレスが生成される。次にモード切換え信
号Ｍによって下位アドレス発生器２】のモードが切換え
られ、２画素毎の取シ込みモードにすると、最初の垂直
走査時において、サンプリングクロックＳＯＫでレジス
タをカウントアツプして、出力端子Ａ、からアドレスの
２ビツト目のビットを出力し、以下その出力で順にカウ
ントアツプされて、出力端子Ａ２〜Ａｔから出力を出す
。その間出力端子Ａ、の出力を出すレジスタはローレベ
ルに維持されている。そして、最初の１垂直走査が終っ
た時点で、カウンタ２２及ジスタがカウントアツプされ
、出力端子Ａ、から出力を出す。そして２ビツト目から
の各ビットを出力する出力端子Ａ１〜Ａｔは、２回目の
垂直走査時にも最初の垂直走査時と同様に出力を出し、
アドレスが生成される。このような動作により、最初の
垂直走査時の画素データは偶数番地に、２回目の垂直走
査時の画素データは奇数番地に格納され、画素の画像デ
ータをＴＶ画面の時系列順に格納することかできる。４
画素毎の取り込みモードを行う際も、同様に、サンプリ
ングクロックＳＯＫでレジスタをカウントアツプして、
出力端子Ａ２からアドレスの３ビツト目のビットＡ２を
出力し、以下順にカウントアツプして行き、出力端千人
３〜ＡＡから出力を出し、出力端子Ａ２〜Ａｚからは各
垂直走査毎に同じ順序で出力を出す。一方、１ビツト目
のピッ）Ａｏは、垂直同期信号ＶＳＢでカウントアツプ
されて出力端子Ａ、よ多出力され、その出力でカウント
アツプされて出力端子Ａ１よりアドレスの２ビツト目の
ビットを出力するように構成されている。このようにア
ドレスを形成することにより、４番地毎にしかも各垂直
走査毎に１番地ずつシフトされてデータが格納され、Ｔ
Ｖ画面の時系列順に格納される。８画素毎に取υ込むモ
ードの場合も、同様な手法でアドレスが生成される。な
お、このような動作を行わせる下位アドレス発生器は、
フリップフロップを用いた同期式カウンタとゲート回路
との組合わせにより容易に構成することができる。

上記実施例では、８系統のタイミングパルスを組合せる
ことにより、４種類のサンプリングクロックを形成し、
４種類の画像データ取シ込み速度モードをもつものを示
したが、例えば、タイミングパルスの種類を増加するこ
とによって、更に細かく画像取込速度を指定することが
できる。また画像データの取込速度を、ＣＰＵのＩｌｏ
　転送命令で制御できる程度に遅くすると、画像データ
の転送先の指定をＣＰＵが自由に行なうことも可能とな
る。

以上実施例に基づき詳細に説明したように、本願発明は
、ＴＶカメラからの画像信号をサンプリングし量子化し
てコンピュータに入力するＴＶ画像データ入力装置にお
いて、ＴＶ画像の特性等に応じて、それぞれ異なるサン
プリングクロックを選択的に発生させる手段と、該サン
プリングクロックで画像信号をＡ／Ｄ変換する手段と、
該Ａ／Ｄ変換手段からの出力をメモリに書き込む手段と
を備えたことによシ、画像データのメモリへの書き込み
時間の選択が可能となり、動画像などの高速入力を要す
るものについては、スタテックＲＡＭのようにアクセス
タイムの短いものを画像メモリに用い、一方静止画像な
ど入力に高速性を要しないものについては、ダイナミッ
クＲＡＭのように廉価で実装性のよいメモリを用いるこ
とができる。

また、種々のサンプリングクロックを形成することによ
り、書き込み時間は多段、細密に設定することができ、
必要に応じ適宜選択できるようにすることができる。ま
た、アドレス発生装置におけるアドレス生成順を調整す
ることにより、取り込み速度モードの違いによる画像デ
ータのサンプリング順に拘らず、画像データは画像メモ
リ内で、その先頭番地からＴＶ画面上での時系列順に格
納することができる等の効果が得られる。

【図面の簡単な説明】

第１図は、従来のＴＶ画像データ入力装置のブロック構
成図、第２図は、ＴＶ画面の有効走査画面のサンプリン
グ点を示す概略図、第３図は、本願発明に係るＴＶ画像
データ入力装置の一実施例のブロック構成図、第４図は
、第３図に示した装置のタイミング発生器内で形成され
るタイミングパルスのタイミングチャート、第５図は、
第３図に示した装置のタイミング発生器内のサンプリン
グクロック生成部の一実施例のブロック構成図、第６図
は、第５図に示したサンプリングクロック生成部で形成
されるサンプリングクロックのタイミングチャート、第
７図は、第３図に示した装置におけるアドレス発生装置
の一実施例のブロック構成図である。図において、１】はＴＶカメラ、１２はＡ／Ｄ変換器、
】３は画像メモリ、１４はＯＰＵ、１５はコントローラ
、】６はクロック発生器、１７はタイミング発生器、１
８は画像取込速度モードレジスタ、１９はアドレス発生
装置、２０はモードセレクタ、２１は下位アドレス発生
器、２２は上位アドレス生成カウンタを示す。特許出願人　　オリンパス光学工業株式会社（［０１ｏ
　ＯＬＬＩ　Ｌ（り工１■−し−一■−２

Claims

【特許請求の範囲】

（１）ＴＶカメラからの画像信号をサンプリングし、量
子化してコンピュータに入力するＴＶ画像データ入力装
置において、ＴＶ画像に応じて、それぞれ異なるサンプ
リングクロックを発生させる手段と、該サンプリングク
ロックで画像信号ｆ、Ａ／Ｄ変換する手段と、該Ａ／Ｄ
変換手段からの出力をメモリに書き込む手段とを備え、
アクセスタイムの短いメモリへの高速での書き込みと、
アクセスタイムの長いメモリへの低速での書き込みとを
切換えて行えるようにしたことを特徴とするＴＶ画像デ
ータ入力装置。
（２）前記メモリ書き込み手段は、画像信号をサンプリ
ング順にかかわらず、ＴＶ画面上の時系列順にメモリに
格納する機能を備えていることを特徴とする特許請求の
範囲第１項記載のＴＶ画像データ入力装置。