JPH0822048B2 - 映像信号処理装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、静止画映像信号の読取処理に関するもので
例えば画像プリンタ等の、映像信号をディジタル化して
処理を行なう装置の映像信号入力部に広く利用できるも
のである。

従来の技術 従来映像信号をディジタル化して読み取るためには、
入力された映像信号を実時間でA/D変換して読み取る手
法と、サンプリングしてA/D変換する手法とが用いられ
ている。これらの映像信号処理装置を画像プリンタ等に
応用する場合、前者は、動画を読み取ることができる反
面、高速で大容量のフレームメモリを必要とするが、後
者は、ほぼ画像プリンタの印写ライン速度に合わせて読
み込めるので、小容量のラインメモリだけで構成できる
という特徴がある。

第２図は、従来の映像信号処理装置の実施例の構成を
示すブロック図である。

１は読取画素クロックを発生する発振器、２は読取開
始水平位置を設定する初期位置設定手段、３は読み取る
縦ラインを移動させるカウンタ、４は走査線ごとに１画
素を読み取るタイミングを発生させるカウンタ、５は映
像信号をA/D変換するA/D変換器、６はA/D変換器５の出
力データを記憶するレジスタである。

読取開始信号ｅが与えられると、カウンタ３は初期位
置設定手段２に設定されている読取初期位置データをプ
リセットする。

カウンタ４は水平同期信号が入力されるごとに、カウ
ンタ３の出力データをプリセットし、プリセットされた
データが発振器１からの画素クロック数と一致したとき
に、キャリー信号を発生する。このキャリー信号により
レジスタ６は、A/D変換器５の出力画素データを記憶す
ると同時に、キャリー信号をストローブ信号として出力
する。

カウンタ４が上記の動作を１画面の走査線の回数くり
返すことにより、映像信号を縦方向に１ラインよみとる
ことができる。

次にカウンタ３は、垂直同期信号によりカウントアッ
プされるためカウンタ４にプリセットされるデータも１
だけ大きくなり、映像信号をサンプリングする縦ライン
は１画素分右に移動する。

したがって第３図に示すように１画面を縦Ｍ画素、横
Ｎ画素にサンプリングする場合、サンプリングを行なう
縦ラインは、ｉ＝０の位置からｉ＝Ｎ−１まで、垂直同
期信号ごとに移動して全画面を読み取ることができる。

このような映像信号処理装置が、例えば、カラー ビ
デオ ビクチュア プリンタ ソニー コーポレイショ
ン アイ、イー、イー、イー トランザクションズ オ
ン コンシューム エレクトロニクス（Color Video Pi
cture Printer Sony Corporation IEEE Transactions o
n Consume Electronics）、Vol.CE−28,No.3,August 19
82に示されている。

発明が解決しようとする問題点 本発明は、従来同様フィールドあるいはフレームメモ
リを必要としない簡易な回路で構成できる雑音抑圧効果
をもった映像信号処理装置を提供することを目的として
いる。

問題点を解決するための手段 本発明は、読取画素クロックを発生する発振回路と、
この読取画素クロックをカウントして水平同期信号から
の時間を計測し読取画素位置にサンプリングパルスを発
生する第１のカウンタと、この第１のカウンタの出力パ
ルスを画素間の時間に相当する時間だけ遅延する、従属
接続されたＮ−１個（Ｎは２以上の整数）の遅延手段
と、前記第１のカウンタにプリセットする値をフレーム
またはフィールド周期で更新し読取画素位置を１画素分
移動させる第２のカウンタと、第１のカウンタの出力パ
ルスおよびＮ−１個の遅延手段の出力パルスによって映
像信号をA/D変換するA/D変換器と、前記A/D変換器の出
力を記憶するＮ個のレジスタと、このＮ個のレジスタの
出力から画素データを決定する画素データ決定手段を備
え、１水平走査期間内（1H）の連続するＮ個の画素を読
み取り、複数の水平走査線について縦方向のＮ本の画素
列を読み取り、Ｎ個のフィールドにわたって同一画素を
Ｎ回読み取り、画素データ決定手段により画素データを
決定することを特徴とする映像信号処理装置である。

作用 発振回路で読取画素クロックを発生し、第１のカウン
タでこの読取画素クロックをカウンタして水平同期信号
からの時間を計測し読取画素位置にサンプリングパルス
を発生し、遅延手段でこの第１のカウンタの出力パルス
を画素間の時間に相当する時間だけ遅延することによっ
てＮ個のサンプリングパルス列を得、A/D変換器で映像
信号を前記Ｎ個のサンプリングパルスのタイミングにA/
D変換し、レジスタでA/D変換されたＮ個のデータを記憶
し、Ｎ本のラインメモリに順番に書きこむ。第２のレジ
スタで前記第１のカウンタにプリセットする水平同期信
号からの時間の値をフィールド周期で更新し読取画素位
置を１画素分移動させ同様にしてＮ個の画素をサンプリ
ングする。画素データ決定手段によってラインメモリに
記憶された前のフレームの画素データと今のフィールド
の画素データを加工して得たデータを新たにラインメモ
リに記憶する。Ｎ個のフィールドにわたって同一画素を
Ｎ回読み取り、画素データ決定手段により画素データを
決定することにより雑音抑圧効果を得るものである。

実施例 第１図は本発明の映像信号処理装置の実施例のブロッ
ク図である。この実施例では説明を簡単にするために１
走査線あたり２画素読み取るものであるが、１走査線あ
たり２画素以上の多数の画素を読み取る場合も同様に実
現させることができる。

第１図において従来例と同一物については同一番号を
使用している。ここで、１は読取画素クロックを発生す
る発振器、２は読取開始水平位置を設定する初期位置設
定手段、３は１フレーム期間に画面の縦方向に２本の読
取ラインを１画素単位で移動させる第２のカウンタ、４
は走査線ごとにサンプリングパルスを発生させる第１の
カウンタ、５は入力静止画映像信号をA/D変換するA/D変
換器、６、７はA/D変換器５の出力データを記憶するレ
ジスタ、８はカウンタ４が出力するサンプリングパルス
を１画素分遅延する遅延手段、９および10は縦方向の画
素列データを記憶するラインメモリ、11はレジスタ６、
レジスタ７、ラインメモリ10、およびラインメモリ11か
ら出力される。フレームの時間だけ時間差をもって同一
画素をサンプリングした２個のデータの相加平均をとる
ことによって画素データを決定する画素データ決定手段
である。また、ａは水平同期信号、ｂは垂直同期信号、
ｃは映像信号、ｄはストローブ信号、ｅはスタート信号
である。

読取開始信号ｅが与えられたカウンタ３は、初期位置
設定手段２が出力する水平初期位置データをプリセット
する。カウンタ４は、水平同期信号が入力される毎にカ
ウンタ３の出力をプリセットし、発振器１が出力する画
素クロックがプリセットされたパルス数に達するとキャ
リー信号を発生する。

映像信号をA/D変換器５でA/D変換した画素データをレ
ジスタ６は、カウンタ４が発生するキャリー信号により
記憶し、レジスタ７はキャリー信号を遅延手段８により
１画素遅延した信号により記憶する。また、レジスタ６
に画素データが保持されていることを示すために、キャ
リー信号をストローブ信号ｄとして出力する。

まず奇数フィールドで１水平走査線あたり２点ずつ全
ての水平走査線についてサンプリングし、レジスタ７の
出力をラインメモリ10の奇数フィールドに順次書きこ
む。つぎに偶数フィールドで１水平走査線あたり２点ず
つ全ての水平走査線についてサンプリングし、レジスタ
７の出力をラインメモリ10の偶数フィールドに順次書き
こむ。

カウンタ３は垂直同期信号により奇数フィールドごと
に１フレームにつき１ずつカウンタアップするように構
成されており、また遅延手段８の遅延時間は１画素分で
あるので、次の奇数フィールドでは先程ラインメモリ10
に書きこまれた画素を再度サンプリングしたデータがレ
ジスタ６に記憶される。従って１水平走査線について２
点サンプリングし、画素データ決定手段により１フレー
ム前のデータをラインメモリ10から読みだしレジスタ６
の出力と加算し２で除することにより前フレームとの平
均の画素データを得、これをラインメモリ10の奇数フィ
ールドに書きこむと同時にレジスタ７の出力をラインメ
モリ１の奇数フィールドに書きこむ。これを全ての水平
走査線について行うことにより縦方向の１ラインの雑音
抑制された画素データがラインメモリ10に書きこまれ
る。次の偶数フィールドで１水平走査線について２点サ
ンプリングし、画素データ決定手段により１フレーム前
のデータをラインメモリ10から読み出しレジスタ６の出
力と加算し２で除することにより前フレームとの平均の
画素データを得、これをラインメモリ10の偶数フィール
ドに書きこむと同時にレジスタ７の出力をラインメモリ
１の偶数フィールドに書きこむ。これを全ての水平走査
線について行うことにより縦方向の１ラインの雑音抑制
された画素データがラインメモリ10に書きこまれる。

次の奇数フィールドでは先程ラインメモリ１に書きこ
まれた画素を再度サンプリングしたデータがレジスタ６
に記憶される。従って１水平走査線について２点サンプ
リングし、画素データ決定手段により１フレーム前のデ
ータをラインメモリ１から読みだしレジスタ６の出力と
加算し２で除することにより前フレームとの平均の画素
データを得、これをラインメモリ１の奇数フィールドに
書きこむと同時にレジスタ７の出力をラインメモリ10の
奇数フィールドに書きこむ。これを全ての水平走査線に
ついて行うことにより縦方向の１ラインの雑音抑制され
た画素データがラインメモリ１に書きこまれる。次の偶
数フィールドで１水平走査線について２点サンプリング
し、画素データ決定手段により１フレーム前のデータを
ラインメモリ１から読みだしレジスタ６の出力と加算し
２で除することにより前フレームとの平均の画素データ
を得、これをラインメモリ１の偶数フィールドに書きこ
むと同時にレジスタ７の出力をラインメモリ10の偶数フ
ィールドに書きこむ。これを全ての水平走査線について
行うことにより縦方向の１ラインの雑音抑制された画素
データがラインメモリ１に書きこまれる。

上記の動作を繰り返し行い１画面分の読み取りを終了
する。

この実施例の場合、入力の静止画映像信号のフレーム
間の相関は１であり、入力の雑音成分の相関は０である
と考えられるので最大3dBの雑音抑制度が得られる。

上述した構成において、１水平走査線内で２画素以上
多数の画素を読み取る場合には、カウンタ３を多数個の
画素に対応してカウンタアップさせ、レジスタおよび遅
延手段をも複数個さらに備えることにより簡単に可能と
なる。その場合、１水平走査線内にＮ画素読み取ること
により、同一画素をＮ回サンプリングしその平均をとれ
ば、映像信号は相関が１であるのでレベルは原信号と同
じ大きさであるが、雑音成分は相関が０であるのでレベ
ルは になるので最大 の雑音抑制効果が得られる。

発明の効果 以上述べてきたように、本発明によれば、フィールド
あるいはフレームメモリを必要としない簡単な構成で、
画像の雑音レベルを低減させることができ、実用上きわ
めて有用である。

【図面の簡単な説明】

第１図は本発明の一実施例における映像信号処理装置の
ブロック図、第２図は従来の映像信号処理装置のブロッ
ク図、第３図は従来の映像信号処理装置における画面上
の処理パターンを示すパターン図である。 １…発振器、２…初期位置設定手段、３、４…カウン
タ、５…A/D変換器、６、７…レジスタ、８…遅延手
段、９、10…ラインメモリ、11…画素データ決定手段。

Claims (2)

【特許請求の範囲】
1. 【請求項１】読取画素クロックを発生する発振回路と、
   この読取画素クロックをカウントして水平同期信号から
   の時間を計測し読取画素位置にサンプリングパルスを発
   生する第１のカウンタと、この第１のカウンタの出力パ
   ルスを１画素に相当する時間だけ遅延する、従属接続さ
   れたＮ−１個（Ｎは２以上の整数）の遅延手段と、前記
   第１のカウンタにプリセットする値をフレームまたはフ
   ィールド周期で更新し読取画素位置を１画素分移動させ
   る第２のカウンタと、第１のカウンタの出力パルスおよ
   びＮ−１個の遅延手段の出力パルスによって映像信号を
   A/D変換するA/D変換器と、前記A/D変換器の出力を記憶
   するＮ個のレジスタと、このレジスタの出力を記憶する
   Ｎ本のラインメモリと、このＮ本のラインメモリに記憶
   されたサンプリングデータから画素データを決定する画
   素データ決定手段を備え、１水平走査期間内の連続する
   Ｎ個の画素を読み取り、複数の水平走査線について縦方
   向のＮ本の画素列を読み取り、Ｎ個のフレームまたはフ
   ィールドにわたって同一画素をＮ回読み取り、このＮ個
   のサンプリングデータから画素データ決定手段により画
   素データを決定することを特徴とする映像信号処理装
   置。
2. 【請求項２】前記画素データ決定手段がＮ個のデータの
   相加平均をとって画素データとすることを特徴とする特
   許請求の範囲第１項記載の映像信号処理装置。