JPH04293380A - 画像メモリ制御回路 - Google Patents
画像メモリ制御回路Info
- Publication number
- JPH04293380A JPH04293380A JP3057543A JP5754391A JPH04293380A JP H04293380 A JPH04293380 A JP H04293380A JP 3057543 A JP3057543 A JP 3057543A JP 5754391 A JP5754391 A JP 5754391A JP H04293380 A JPH04293380 A JP H04293380A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- image memory
- control circuit
- stop signal
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 36
- 230000004044 response Effects 0.000 claims abstract description 9
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Image Input (AREA)
- Television Signal Processing For Recording (AREA)
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は画像メモリ制御回路に関
し、特にテレビジョン画像データをブロック単位で画像
メモリに書込み読出す画像メモリ制御回路に関する。
し、特にテレビジョン画像データをブロック単位で画像
メモリに書込み読出す画像メモリ制御回路に関する。
【０００２】
【従来の技術】従来、画像データをブロック単位で画像
メモリに書込み読出す場合、１水平走査期間の画像デー
タ数がブロック単位のデータ数で割切れなかったとき、
余った画像データを記憶させるための補助画像メモリ等
を設けて処理している。
メモリに書込み読出す場合、１水平走査期間の画像デー
タ数がブロック単位のデータ数で割切れなかったとき、
余った画像データを記憶させるための補助画像メモリ等
を設けて処理している。
【０００３】
【発明が解決しようとする課題】上述したように従来は
、ブロック単位で画像データの書込み読出しを行う場合
、余った画像データを記憶させるための補助画像メモリ
等を設けて処理している。このため、回路構成が複雑に
なるという問題点がある。
、ブロック単位で画像データの書込み読出しを行う場合
、余った画像データを記憶させるための補助画像メモリ
等を設けて処理している。このため、回路構成が複雑に
なるという問題点がある。
【０００４】本発明の目的は、ブロック単位で画像デー
タの書込み読出しを行う場合、補助画像メモリ等を使用
することなく、簡単な回路構成で処理できる画像メモリ
制御回路を提供することにある。
タの書込み読出しを行う場合、補助画像メモリ等を使用
することなく、簡単な回路構成で処理できる画像メモリ
制御回路を提供することにある。
【０００５】
【課題を解決するための手段】本発明の画像メモリ制御
回路は、水平同期信号に同期し且つ色副搬送波の少なく
とも４倍の周波数のクロックパルスに応じて映像信号を
サンプリングし生成した画像データをブロック単位で画
像メモリに書込み読出す画像メモリ制御回路において、
１水平走査期間の前記画像データをブロック単位で処理
したときに余剰の画像データが生じる場合、前記水平同
期信号の期間に前記余剰の画像データの個数に応じて前
記画像メモリへの書込みを停止する手段と、前記水平同
期信号の期間に前記余剰の画像データの個数に応じて停
止直前に書込んだ画像データを保持して読出す手段とを
備えて構成されている。また、１水平走査期間毎にリセ
ットして前記クロックパルスを計数し計数データを出力
するカウンタ部と、前記計数データが前記水平同期信号
の期間内の所定の値を示したときに停止信号を生成する
停止信号発生部と、前記停止信号に応じて前記画像デー
タの書込みを停止する書込み制御部と、前記停止信号に
応じて前記書込み制御部が書込み停止直前に書込んだ画
像データを保持して出力する読出し制御部とを具備して
構成してもよい。
回路は、水平同期信号に同期し且つ色副搬送波の少なく
とも４倍の周波数のクロックパルスに応じて映像信号を
サンプリングし生成した画像データをブロック単位で画
像メモリに書込み読出す画像メモリ制御回路において、
１水平走査期間の前記画像データをブロック単位で処理
したときに余剰の画像データが生じる場合、前記水平同
期信号の期間に前記余剰の画像データの個数に応じて前
記画像メモリへの書込みを停止する手段と、前記水平同
期信号の期間に前記余剰の画像データの個数に応じて停
止直前に書込んだ画像データを保持して読出す手段とを
備えて構成されている。また、１水平走査期間毎にリセ
ットして前記クロックパルスを計数し計数データを出力
するカウンタ部と、前記計数データが前記水平同期信号
の期間内の所定の値を示したときに停止信号を生成する
停止信号発生部と、前記停止信号に応じて前記画像デー
タの書込みを停止する書込み制御部と、前記停止信号に
応じて前記書込み制御部が書込み停止直前に書込んだ画
像データを保持して出力する読出し制御部とを具備して
構成してもよい。
【０００６】
【実施例】次に本発明について図面を参照して説明する
。
。
【０００７】図１は本発明の一実施例を示すブロック図
であり、画像メモリ１，２が、画像メモリ制御回路１０
により制御されて、Ａ−Ｄ変換器９によってアナログ映
像信号Ｓｉから変換された画像データＤｉをブロック単
位で書込み読出し処理を行う場合を示している。なお、
画像メモリ１，２は、同時刻に書込みおよび読出しが実
行できるように、交互に書込み読出しを行う。
であり、画像メモリ１，２が、画像メモリ制御回路１０
により制御されて、Ａ−Ｄ変換器９によってアナログ映
像信号Ｓｉから変換された画像データＤｉをブロック単
位で書込み読出し処理を行う場合を示している。なお、
画像メモリ１，２は、同時刻に書込みおよび読出しが実
行できるように、交互に書込み読出しを行う。
【０００８】画像メモリ制御回路１０は、画像メモリ１
，２へ画像データＤｉを交互に書込むための書込み信号
Ｗ１，Ｗ２を生成する書込み制御部３と、画像メモリ１
，２から画像データＤｏを交互に読出すための読出し信
号Ｒ１，Ｒ２を生成する読出し制御部４と、映像信号の
水平同期信号に同期した水平同期パルスＰｈを生成する
水平同期パルス発生部５と、水平同期パルスＰｈに同期
して色副搬送波の４倍の周波数のクロックパルスＰｃを
生成するクロック発生部６と、１水平走査期間毎にリセ
ットしクロックパルスＰｃをカウントして計数データＣ
１を出力するカウンタ部７と、計数データＣ１に応じて
停止信号Ｃ２を生成する停止信号発生部８とを具備して
いる。
，２へ画像データＤｉを交互に書込むための書込み信号
Ｗ１，Ｗ２を生成する書込み制御部３と、画像メモリ１
，２から画像データＤｏを交互に読出すための読出し信
号Ｒ１，Ｒ２を生成する読出し制御部４と、映像信号の
水平同期信号に同期した水平同期パルスＰｈを生成する
水平同期パルス発生部５と、水平同期パルスＰｈに同期
して色副搬送波の４倍の周波数のクロックパルスＰｃを
生成するクロック発生部６と、１水平走査期間毎にリセ
ットしクロックパルスＰｃをカウントして計数データＣ
１を出力するカウンタ部７と、計数データＣ１に応じて
停止信号Ｃ２を生成する停止信号発生部８とを具備して
いる。
【０００９】次に動作を説明する。
【００１０】Ａ−Ｄ変換器９は、クロックパルスＰｃに
応じてアナログ映像信号Ｓｉをサンプリングし、画像デ
ータＤｉに変換する。ところで、クロックパルスＰｃは
、水平同期信号と同期した色副搬送波の４倍の周波数の
パルスであり、１水平走査期間に９１０個のパルスから
なっている。従って、画像データＤｉは１水平走査期間
に９１０個の割合で送出される。いま、例えば３２個の
画像データを１ブロックとして画像メモリに書込みおよ
び読出しを行う場合、９１０個の画像データを３２個の
単位で処理していくと１４個の画像データが余ることに
なる。
応じてアナログ映像信号Ｓｉをサンプリングし、画像デ
ータＤｉに変換する。ところで、クロックパルスＰｃは
、水平同期信号と同期した色副搬送波の４倍の周波数の
パルスであり、１水平走査期間に９１０個のパルスから
なっている。従って、画像データＤｉは１水平走査期間
に９１０個の割合で送出される。いま、例えば３２個の
画像データを１ブロックとして画像メモリに書込みおよ
び読出しを行う場合、９１０個の画像データを３２個の
単位で処理していくと１４個の画像データが余ることに
なる。
【００１１】ここで、１水平走査期間の水平同期信号部
分の画像データが同一であることに着目し、この水平同
期信号の期間に、余った画像データの個数に応じて画像
メモリの書込みを停止し、また、書込み停止直前の画像
データを保持して読出すことにより、余った画像データ
に対処できる。
分の画像データが同一であることに着目し、この水平同
期信号の期間に、余った画像データの個数に応じて画像
メモリの書込みを停止し、また、書込み停止直前の画像
データを保持して読出すことにより、余った画像データ
に対処できる。
【００１２】カウンタ部７は、図２に示すように、１水
平走査期間毎にリセットしクロックパルスＰｃを０から
９０９までカウントし計数データＣ１を出力する。この
場合、水平同期信号の立下りよりも１０クロック前、つ
まり、水平同期信号の始点でリセットしてカウントを開
始する。停止信号発生部８は、計数データＣ１が３２か
ら４６までの間、つまり、１４クロックの期間、停止信
号Ｃ２を書込み制御部３および読出し制御部４へ送出す
る。
平走査期間毎にリセットしクロックパルスＰｃを０から
９０９までカウントし計数データＣ１を出力する。この
場合、水平同期信号の立下りよりも１０クロック前、つ
まり、水平同期信号の始点でリセットしてカウントを開
始する。停止信号発生部８は、計数データＣ１が３２か
ら４６までの間、つまり、１４クロックの期間、停止信
号Ｃ２を書込み制御部３および読出し制御部４へ送出す
る。
【００１３】図３は、本実施例の動作を説明するための
タイミングチャートであり、（ａ）は画像データＤｉを
示し、（ｂ）はクロックパルスＰｃを示し、（ｃ）は停
止信号Ｃ２を示し、（ｄ）は書込み信号Ｗ１，Ｗ２を示
し、（ｅ）は読出し信号Ｒ１，Ｒ２を示し、（ｆ）は出
力画像データＤｏを示している。
タイミングチャートであり、（ａ）は画像データＤｉを
示し、（ｂ）はクロックパルスＰｃを示し、（ｃ）は停
止信号Ｃ２を示し、（ｄ）は書込み信号Ｗ１，Ｗ２を示
し、（ｅ）は読出し信号Ｒ１，Ｒ２を示し、（ｆ）は出
力画像データＤｏを示している。
【００１４】書込み制御部３は、図３（ｄ）に示す書込
み信号Ｗ１，Ｗ２を画像メモリ１，２のいずれか一方へ
送出し、カウント「３２」から「４５」までの画像デー
タの書込みを停止する。また、読出し制御部４は、図３
（ｅ）に示す読出し信号Ｒ１，Ｒ２を画像メモリ１，２
のいずれか一方へ送出し、停止直前のカウント「３１」
の画像データを停止期間に保持して読出す。
み信号Ｗ１，Ｗ２を画像メモリ１，２のいずれか一方へ
送出し、カウント「３２」から「４５」までの画像デー
タの書込みを停止する。また、読出し制御部４は、図３
（ｅ）に示す読出し信号Ｒ１，Ｒ２を画像メモリ１，２
のいずれか一方へ送出し、停止直前のカウント「３１」
の画像データを停止期間に保持して読出す。
【００１５】なお、クロックパルスＰｃの周波数は、色
副搬送波の４倍以上であれば同様な効果が得られる。
副搬送波の４倍以上であれば同様な効果が得られる。
【００１６】
【発明の効果】以上説明したように本発明によれば、ブ
ロック単位で書込みおよび読出しを行う場合に生じる余
った画像データに対し、１水平走査期間の水平同期信号
部分の画像データが同一であることに着目し、この水平
同期信号の期間に、余った画像データの個数に応じて画
像メモリへの書込みを停止し、また、書込み停止直前の
画像データを保持して読出すことにより、従来のように
画像メモリの他に補助画像メモリ等を設ける必要はなく
、画像メモリを効率よく使用でき、簡単な回路構成とす
ることができる。
ロック単位で書込みおよび読出しを行う場合に生じる余
った画像データに対し、１水平走査期間の水平同期信号
部分の画像データが同一であることに着目し、この水平
同期信号の期間に、余った画像データの個数に応じて画
像メモリへの書込みを停止し、また、書込み停止直前の
画像データを保持して読出すことにより、従来のように
画像メモリの他に補助画像メモリ等を設ける必要はなく
、画像メモリを効率よく使用でき、簡単な回路構成とす
ることができる。
【図１】本発明の一実施例を示すブロック図である。
【図２】本実施例の画像データの書込み停止期間を示す
図である。
図である。
【図３】本実施例の動作を説明するためのタイミングチ
ャートである。
ャートである。
１，２ 画像メモリ
３ 書込み制御部
４ 読出し制御部
６ クロック発生部
７ カウンタ部
８ 停止信号発生部
Ｐｃ クロックパルス
Ｄｉ，Ｄｏ 画像データ
Claims (2)
- 【請求項１】 水平同期信号に同期し且つ色副搬送波
の少なくとも４倍の周波数のクロックパルスに応じて映
像信号をサンプリングし生成した画像データをブロック
単位で画像メモリに書込み読出す画像メモリ制御回路に
おいて、１水平走査期間の前記画像データをブロック単
位で処理したときに余剰の画像データが生じる場合、前
記水平同期信号の期間に前記余剰の画像データの個数に
応じて前記画像メモリへの書込みを停止する手段と、前
記水平同期信号の期間に前記余剰の画像データの個数に
応じて停止直前に書込んだ画像データを保持して読出す
手段とを備えることを特徴とする画像メモリ制御回路。 - 【請求項２】 請求項１記載の画像メモリ制御回路に
おいて、１水平走査期間毎にリセットして前記クロック
パルスを計数し計数データを出力するカウンタ部と、前
記計数データが前記水平同期信号の期間内の所定の値を
示したときに停止信号を生成する停止信号発生部と、前
記停止信号に応じて前記画像データの書込みを停止する
書込み制御部と、前記停止信号に応じて前記書込み制御
部が書込み停止直前に書込んだ画像データを保持して出
力する読出し制御部とを具備することを特徴とする画像
メモリ制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3057543A JPH04293380A (ja) | 1991-03-22 | 1991-03-22 | 画像メモリ制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3057543A JPH04293380A (ja) | 1991-03-22 | 1991-03-22 | 画像メモリ制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04293380A true JPH04293380A (ja) | 1992-10-16 |
Family
ID=13058683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3057543A Pending JPH04293380A (ja) | 1991-03-22 | 1991-03-22 | 画像メモリ制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04293380A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8687440B2 (en) | 2009-12-03 | 2014-04-01 | Panasonic Corporation | Semiconductor memory device |
-
1991
- 1991-03-22 JP JP3057543A patent/JPH04293380A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8687440B2 (en) | 2009-12-03 | 2014-04-01 | Panasonic Corporation | Semiconductor memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4282550A (en) | Digital magnification system | |
| JPH0233230B2 (ja) | ||
| US4975788A (en) | Video signal skew corrector | |
| JPS5926153B2 (ja) | フアクシミリ受信方式 | |
| JPH04293380A (ja) | 画像メモリ制御回路 | |
| KR940010357B1 (ko) | 프레임 대응 라인 메모리 제어장치 및 방법 | |
| JPH02228888A (ja) | ビデオ・メモリ装置 | |
| JPH05130568A (ja) | ビデオ信号処理装置 | |
| JPS58179064A (ja) | フレ−ムメモリ−装置 | |
| SU1647628A1 (ru) | Устройство дл отображени информации на экране телевизионного индикатора | |
| JPH05328294A (ja) | テレビジョン信号用メモリアドレス発生器 | |
| JP2807044B2 (ja) | イメージセンサ試験用同期信号発生器 | |
| JPH07123185A (ja) | 画像処理装置 | |
| JP2964480B2 (ja) | デジタルビデオ信号処理回路 | |
| JP2638330B2 (ja) | 映像信号のエンベロープデータ発生装置 | |
| GB2150391A (en) | Sync signal generator | |
| JPS62219172A (ja) | 画像記録再生装置 | |
| JP2748387B2 (ja) | スキャンコンバータ装置 | |
| JPS61163770A (ja) | 画像読取装置 | |
| KR900002327A (ko) | 1수평 기간마다 교대로 전송되는 서로 다른 2개의 변조색 신호를 포함하는 컬러 텔레비젼 신호를 처리하기 위한 필드 메모리 장치 | |
| JPS63167573A (ja) | 画像読取装置 | |
| JPS5632887A (en) | Tv signal conversion system using memory for video signal | |
| JPH01293779A (ja) | 画像プリンタ | |
| JPH0346882A (ja) | 画像情報変換装置 | |
| JPH0567206A (ja) | デジタル画像縮小回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000314 |