JPH02228888A - ビデオ・メモリ装置 - Google Patents
ビデオ・メモリ装置Info
- Publication number
- JPH02228888A JPH02228888A JP1050526A JP5052689A JPH02228888A JP H02228888 A JPH02228888 A JP H02228888A JP 1050526 A JP1050526 A JP 1050526A JP 5052689 A JP5052689 A JP 5052689A JP H02228888 A JPH02228888 A JP H02228888A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- memory
- reset pulse
- writing
- horizontal synchronizing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 45
- 230000004044 response Effects 0.000 abstract description 6
- 239000002131 composite material Substances 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 230000000737 periodic effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/78—Television signal recording using magnetic recording
- H04N5/782—Television signal recording using magnetic recording on tape
- H04N5/783—Adaptations for reproducing at a rate different from the recording rate
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はビデオ・メモリ装置に関する。
［従来の技術］
ビデオ・テープ・レコーダなどのビデオ記録再生装置で
は、フィールド・メモリを用いて静止画再生やストロボ
再生、スロー再生などの特殊再生を行う場合、回転ヘッ
ドの切換信号や回転ヘッドの回転制御信号を基準信号と
して、当該メモリの書込及び読出を開始している。そし
て静止画再生やストロボ再生を行う場合には、０．５Ｈ
のスキュー歪みを補正する目的で、上記切換信号や回転
制御信号によりカウンタを駆動して（１垂直期間±０５
Ｈ）の周期信号を作り、この周期信号によりメモリの書
込及び読出を開始するようにしている。これによりメモ
リの書込や読出の１周期が水平期間のほぼ整数倍になる
ようにして、０．５Ｈのスキュー歪みの発生を防止して
いる。
は、フィールド・メモリを用いて静止画再生やストロボ
再生、スロー再生などの特殊再生を行う場合、回転ヘッ
ドの切換信号や回転ヘッドの回転制御信号を基準信号と
して、当該メモリの書込及び読出を開始している。そし
て静止画再生やストロボ再生を行う場合には、０．５Ｈ
のスキュー歪みを補正する目的で、上記切換信号や回転
制御信号によりカウンタを駆動して（１垂直期間±０５
Ｈ）の周期信号を作り、この周期信号によりメモリの書
込及び読出を開始するようにしている。これによりメモ
リの書込や読出の１周期が水平期間のほぼ整数倍になる
ようにして、０．５Ｈのスキュー歪みの発生を防止して
いる。
［発明が解決しようとする課題］
しかし上記従来例では、記録及び再生時の回転ヘッドの
回転ムラなどにより、メモリに人力するビデオ信号にジ
ッターが含まれる場合に、メモリの１周期に書き込まれ
るビデオ信号が水平期間の整数倍になるとは限らない。
回転ムラなどにより、メモリに人力するビデオ信号にジ
ッターが含まれる場合に、メモリの１周期に書き込まれ
るビデオ信号が水平期間の整数倍になるとは限らない。
また、メモリからの読出についても、出力ビデオ信号が
水平期間の整数倍になるとは限らない。従ってこの場合
に、静止画再生やストロボ再生、またスロー再生のよう
に、メモリへの書込を停止したり、断続的に行う一方で
、メモリからの読出を繰り返し行うときには、その継ぎ
目でスキュー歪みを生じる。この出カビデオ信号をＴＶ
などに接続すると、画面上に急激な画面向がりを生じ、
非常に見づらいものになる。
水平期間の整数倍になるとは限らない。従ってこの場合
に、静止画再生やストロボ再生、またスロー再生のよう
に、メモリへの書込を停止したり、断続的に行う一方で
、メモリからの読出を繰り返し行うときには、その継ぎ
目でスキュー歪みを生じる。この出カビデオ信号をＴＶ
などに接続すると、画面上に急激な画面向がりを生じ、
非常に見づらいものになる。
そこで本発明はこのような問題の生じないビデオ・メモ
リ装置を提示することを目的とする。
リ装置を提示することを目的とする。
［課題を解決するための手段］
本発明に係るビデオ・メモリ装置は、メモリ手段と、当
該メモリ手段の人力ビデオ信号の水平同期信号に同期し
て当該メモリ手段への書込を開始する書込制御手段と、
当該メモリ手段の出力ビデオ信号の水平同期信号に同期
して当該メモリ手段の読出を開始する読出制御手段とか
らなることを特徴とする。
該メモリ手段の人力ビデオ信号の水平同期信号に同期し
て当該メモリ手段への書込を開始する書込制御手段と、
当該メモリ手段の出力ビデオ信号の水平同期信号に同期
して当該メモリ手段の読出を開始する読出制御手段とか
らなることを特徴とする。
［作用］
上記書込制御手段により、上記メモリ手段の先頭には必
ず水平同期信号から書き込まれることになり、他方、上
記読出制御信号は、水平同期信号の前縁まで読み出した
時に、メモリ手段の先頭に戻って読出を行うことになる
。これにより、メモリ手段の出力信号は、その１周期に
おいて必ず水平同期信号の前縁から始まり、整数倍の水
平期間の後、水平同期信号の前縁で終わることになる。
ず水平同期信号から書き込まれることになり、他方、上
記読出制御信号は、水平同期信号の前縁まで読み出した
時に、メモリ手段の先頭に戻って読出を行うことになる
。これにより、メモリ手段の出力信号は、その１周期に
おいて必ず水平同期信号の前縁から始まり、整数倍の水
平期間の後、水平同期信号の前縁で終わることになる。
従って、メモリ手段から繰り返し読み出される出力信号
、即ち本装置の出力信号は、水平同期信号の連続した、
スキュー歪みの無い信号となる。
、即ち本装置の出力信号は、水平同期信号の連続した、
スキュー歪みの無い信号となる。
［実施例］
以下、図面を参照して本発明の詳細な説明する。
第１図は本発明の一実施例であるフィールド・メモリ装
置の構成ブロック図を示す。ｌＯは複合カラー・ビデオ
信号が入力する入力端子、１２は入力端子１０の複合カ
ラー・ビデオ信号をディジタル化するＡ／Ｄ変換器、１
４はフィールド・メモリ、１６はフィールド・メモリ１
４の出力信号をアナログ化するＤ／Ａ変換器、１８は出
力端子、２０はＡ／Ｄ変換器１２の出力から水平同期信
号を分離する水平同期分ｉ！！回路、２２はフィールド
・メモリ１４の出力から水平同期信号を分離する水平同
期分離回路、２４は回転ヘッド（図示せず）のヘッド切
換信号の入力端子、２６は入力端子２４のヘッド切換信
号により位相制御され、基準となる１フイ一ルド周期信
号を形成する基準カウンタである。
置の構成ブロック図を示す。ｌＯは複合カラー・ビデオ
信号が入力する入力端子、１２は入力端子１０の複合カ
ラー・ビデオ信号をディジタル化するＡ／Ｄ変換器、１
４はフィールド・メモリ、１６はフィールド・メモリ１
４の出力信号をアナログ化するＤ／Ａ変換器、１８は出
力端子、２０はＡ／Ｄ変換器１２の出力から水平同期信
号を分離する水平同期分ｉ！！回路、２２はフィールド
・メモリ１４の出力から水平同期信号を分離する水平同
期分離回路、２４は回転ヘッド（図示せず）のヘッド切
換信号の入力端子、２６は入力端子２４のヘッド切換信
号により位相制御され、基準となる１フイ一ルド周期信
号を形成する基準カウンタである。
２８は基準カウンタ２６からの１フイ一ルド周期信号及
び水平同期分離回路２０で分離された水平同期信号によ
り、書込アドレス・リセット・パルスを発生するリセッ
ト・パルス発生回路、３’０は基準カウンタ２６からの
１フイ一ルド周期信号及び水平同期分離回路２２で分離
された水平同期信号により、読出アドレス・リセット・
パルスを発生するリセット・パルス発生回路、３２は例
えば記録再生装置のシステム制御回路などからの制御信
号の入力端子、３４は当該制御信号及び書込アドレス・
リセット・パルス発生回路２８からのリセット・パルス
に応じてメモリ１４の書込を制御する書込制御パルス発
生回路、３６は書込アドレス・リセット・パルス発生回
路２８からのリセット・パルスによってリセットされた
後、メモリ１４の書込アドレスを順次発生する書込アド
レス発生回路、３８は読出アドレス・リセット・パルス
発生回路３０からのリセット・パルスによってリセット
された後、メモリ１４の読出アドレスを順次発生する読
出アドレス発生回路である。
び水平同期分離回路２０で分離された水平同期信号によ
り、書込アドレス・リセット・パルスを発生するリセッ
ト・パルス発生回路、３’０は基準カウンタ２６からの
１フイ一ルド周期信号及び水平同期分離回路２２で分離
された水平同期信号により、読出アドレス・リセット・
パルスを発生するリセット・パルス発生回路、３２は例
えば記録再生装置のシステム制御回路などからの制御信
号の入力端子、３４は当該制御信号及び書込アドレス・
リセット・パルス発生回路２８からのリセット・パルス
に応じてメモリ１４の書込を制御する書込制御パルス発
生回路、３６は書込アドレス・リセット・パルス発生回
路２８からのリセット・パルスによってリセットされた
後、メモリ１４の書込アドレスを順次発生する書込アド
レス発生回路、３８は読出アドレス・リセット・パルス
発生回路３０からのリセット・パルスによってリセット
された後、メモリ１４の読出アドレスを順次発生する読
出アドレス発生回路である。
次に、ＶＴＲのストロボ再生の場合を例にとり、第１図
の装置の動作を説明する。第２図はその時のタイミング
・チャートを示し、第２図の（ａ）〜（ｇ）は第１図中
のそれぞれ信号（ａ）〜（ｇ）に対応している。
の装置の動作を説明する。第２図はその時のタイミング
・チャートを示し、第２図の（ａ）〜（ｇ）は第１図中
のそれぞれ信号（ａ）〜（ｇ）に対応している。
入力端子１０に入力した複合カラー・ビデオ信号はＡ／
Ｄ変換器１２でディジタル化され、水平同期分離回路２
０は水平同期信号（ｃ）を書込アドレス・リセット・パ
ルス発生回路２８に出力する。
Ｄ変換器１２でディジタル化され、水平同期分離回路２
０は水平同期信号（ｃ）を書込アドレス・リセット・パ
ルス発生回路２８に出力する。
書込アドレス・リセット・パルス発生回路２８には基準
カウンタ２６から１周期信号（ａ）が印加されており、
書込アドレス・リセット・パルス発生回路２８は１周期
信号（ａ）の中にあって、メモリ１４の入力信号中の最
初の水平同期信号（第２図（Ｃ））に同期して立ち上が
るリセット・パルス（ｄ）を発生する。
カウンタ２６から１周期信号（ａ）が印加されており、
書込アドレス・リセット・パルス発生回路２８は１周期
信号（ａ）の中にあって、メモリ１４の入力信号中の最
初の水平同期信号（第２図（Ｃ））に同期して立ち上が
るリセット・パルス（ｄ）を発生する。
書込アドレス発生回路３６は当該リセット・パルス（ｄ
）に応じて書込アドレスをメモリ１４に印加する。また
、書込制御パルス発生回路３４は、入力端子３２の制御
信号（ｂ）が書込を指示するとき、即ちＨのときには、
リセット・パルス（ｄ）の立ち上がりに応じて立ち上が
り、制御信号（ｂ）が非書込を指示するとき、即ちＬの
ときには、リセット・パルス（ｄ）の立ち上がりに応じ
て立ち下がる書込制御パルス（ｅ）を発生する。メモリ
１４は書込制御パルス（ｅ）がＨのときに入力信号を書
き込むので、第２図の八〇の期間に入力信号を書き込む
ことになる。従って、メモリ１４には、水平同期信号の
前縁から始まって、はぼ１フイールド後の水平同期信号
の前縁までの複合カラー・ビデオ信号が書き込まれる。
）に応じて書込アドレスをメモリ１４に印加する。また
、書込制御パルス発生回路３４は、入力端子３２の制御
信号（ｂ）が書込を指示するとき、即ちＨのときには、
リセット・パルス（ｄ）の立ち上がりに応じて立ち上が
り、制御信号（ｂ）が非書込を指示するとき、即ちＬの
ときには、リセット・パルス（ｄ）の立ち上がりに応じ
て立ち下がる書込制御パルス（ｅ）を発生する。メモリ
１４は書込制御パルス（ｅ）がＨのときに入力信号を書
き込むので、第２図の八〇の期間に入力信号を書き込む
ことになる。従って、メモリ１４には、水平同期信号の
前縁から始まって、はぼ１フイールド後の水平同期信号
の前縁までの複合カラー・ビデオ信号が書き込まれる。
他方、水平同期分離回路２２はメモリ１４の出力から水
平同期信号（ｆ）を分離し、読出アドレス・リセット・
パルス発生回路３０に印加する。書込時と同様に、基準
カウンタ２６の出力する１周期信号（ａ）が読出アドレ
ス・リセット・パルス発生回路３０にも印加されており
、読出アドレス・リセット・パルス発生回路３０は、１
周期イ言号（ａ）の中にあって、メモ１月４の出力信号
中の最初の水平同期信号（第２図（ｆ））に同期して立
ち上刃（るリセット・パルス（ｇ）を発生する。読出ア
ドレス発生回路３８は、このリセ・ソト・ノクルス（ｇ
）１こ応じて読出アドレスを順次発生し、メモＩＪ １
４１こ印加する。これにより、メモリ１４力１らζよ、
７に平同期信号の前縁までの信号が読み出された後、読
出アドレスがリセットされて、引き続き先頭アドレスか
ら読み出されることになる。
平同期信号（ｆ）を分離し、読出アドレス・リセット・
パルス発生回路３０に印加する。書込時と同様に、基準
カウンタ２６の出力する１周期信号（ａ）が読出アドレ
ス・リセット・パルス発生回路３０にも印加されており
、読出アドレス・リセット・パルス発生回路３０は、１
周期イ言号（ａ）の中にあって、メモ１月４の出力信号
中の最初の水平同期信号（第２図（ｆ））に同期して立
ち上刃（るリセット・パルス（ｇ）を発生する。読出ア
ドレス発生回路３８は、このリセ・ソト・ノクルス（ｇ
）１こ応じて読出アドレスを順次発生し、メモＩＪ １
４１こ印加する。これにより、メモリ１４力１らζよ、
７に平同期信号の前縁までの信号が読み出された後、読
出アドレスがリセットされて、引き続き先頭アドレスか
ら読み出されることになる。
前述のように、メモリ１４には水平同期信号の前縁から
書き込まれているので、例えば、第２図の期間Ｂ０から
期間Ｂ、に移行する際にも、水平同期信号は連続するこ
とになる。期間Ｂ、力・ら期間Ｂ、に移行する際の同様
である。
書き込まれているので、例えば、第２図の期間Ｂ０から
期間Ｂ、に移行する際にも、水平同期信号は連続するこ
とになる。期間Ｂ、力・ら期間Ｂ、に移行する際の同様
である。
以上により、フィールド・メモリ１４の出力信号は、水
平同期信号の連続した、即ちスキュー歪みの無い信号と
なる。
平同期信号の連続した、即ちスキュー歪みの無い信号と
なる。
本実施例では、複合カラー・ビデオ信号の状態でΔ／Ｄ
変換し、メモリ１４に書き込んで（する力（、勿論、輝
度信号と色信号を別のメモリで処理しても、あるいは時
分割処理してもよいことは明らカ１である。このような
場合には、輝度信号から分離した水平同期信号を使って
、フィールド・メモＩＪの書込・読出を制御することに
なる。また、本実施例では、Ａ／Ｄ変換器１２の出力信
号及びＤ／Ａ変換器１６の入力信号から水平同期信号を
分離しているが、勿論、入力端子１０及び出力端子１８
におけるアナログ・ビデオ信号から水平同期信号を分離
してもよい。
変換し、メモリ１４に書き込んで（する力（、勿論、輝
度信号と色信号を別のメモリで処理しても、あるいは時
分割処理してもよいことは明らカ１である。このような
場合には、輝度信号から分離した水平同期信号を使って
、フィールド・メモＩＪの書込・読出を制御することに
なる。また、本実施例では、Ａ／Ｄ変換器１２の出力信
号及びＤ／Ａ変換器１６の入力信号から水平同期信号を
分離しているが、勿論、入力端子１０及び出力端子１８
におけるアナログ・ビデオ信号から水平同期信号を分離
してもよい。
［発明の効果コ
以上の説明から容易に理解できるように、本発明によれ
ば、ジッターを含むビデオ信号力（人力される場合にも
、スキュー歪みの無いビデオ信号を出力から得ることが
できる。従って、各種ビデオ機器の高画質化が図られて
いる今日では、極めて有益できある。
ば、ジッターを含むビデオ信号力（人力される場合にも
、スキュー歪みの無いビデオ信号を出力から得ることが
できる。従って、各種ビデオ機器の高画質化が図られて
いる今日では、極めて有益できある。
第１図は本発明の一実施例の構成プロ・ツク図、第２図
は第１図の説明用のタイミング・チャートである。 １Ｇ＝ビデオ信号入力端子 １２ ： Ａ／Ｄ変換器１
４：フィールド・メモリ １６ ： Ｄ／Ａ変換器 １
８：ビデオ信号出力端子 ２０．２２：水平同期分離回
路 ２４−へ・ンド切換信号入力端子２６：基準カウン
タ ２８：書込アドレス・リセット・パルス発生回路
３０．読出アドレス・リセット・パルス発生回路 ３２
：制御信号入力端子 ３４：書込制御パルス発生回路
３６：書込アドレス発生回路 ３８：読出アドレス発生
回路
は第１図の説明用のタイミング・チャートである。 １Ｇ＝ビデオ信号入力端子 １２ ： Ａ／Ｄ変換器１
４：フィールド・メモリ １６ ： Ｄ／Ａ変換器 １
８：ビデオ信号出力端子 ２０．２２：水平同期分離回
路 ２４−へ・ンド切換信号入力端子２６：基準カウン
タ ２８：書込アドレス・リセット・パルス発生回路
３０．読出アドレス・リセット・パルス発生回路 ３２
：制御信号入力端子 ３４：書込制御パルス発生回路
３６：書込アドレス発生回路 ３８：読出アドレス発生
回路
Claims (1)
- メモリ手段と、当該メモリ手段の入力ビデオ信号の水平
同期信号に同期して当該メモリ手段への書込を開始する
書込制御手段と、当該メモリ手段の出力ビデオ信号の水
平同期信号に同期して当該メモリ手段の読出を開始する
読出制御手段とからなることを特徴とするビデオ・メモ
リ装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1050526A JPH02228888A (ja) | 1989-03-02 | 1989-03-02 | ビデオ・メモリ装置 |
| US08/395,486 US5887114A (en) | 1989-03-02 | 1995-02-27 | Video memory device for processing a digital video signal comprising a separation means which separates a horizontal synchronizing signal from a digital video signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1050526A JPH02228888A (ja) | 1989-03-02 | 1989-03-02 | ビデオ・メモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02228888A true JPH02228888A (ja) | 1990-09-11 |
Family
ID=12861434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1050526A Pending JPH02228888A (ja) | 1989-03-02 | 1989-03-02 | ビデオ・メモリ装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5887114A (ja) |
| JP (1) | JPH02228888A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5282035A (en) * | 1991-01-31 | 1994-01-25 | Pioneer Electronic Corporation | 1-Field memory synchronizer and synchronizing method |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7382929B2 (en) * | 1989-05-22 | 2008-06-03 | Pixel Instruments Corporation | Spatial scan replication circuit |
| US5920842A (en) * | 1994-10-12 | 1999-07-06 | Pixel Instruments | Signal synchronization |
| JP2000023063A (ja) * | 1998-06-26 | 2000-01-21 | Sony Corp | 映像再生装置及び再生方法 |
| JP2001320680A (ja) * | 2000-05-09 | 2001-11-16 | Sony Corp | 信号処理装置および方法 |
| GB0421747D0 (en) * | 2004-09-30 | 2004-11-03 | British Telecomm | Distributed backscattering |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63166388A (ja) * | 1986-12-26 | 1988-07-09 | Sony Corp | 映像信号処理装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4468698A (en) * | 1982-07-21 | 1984-08-28 | General Electric Company | Line-locked digital fluorography system |
| CA1219367A (en) * | 1983-05-25 | 1987-03-17 | Tadashi Motoyama | Video signal recording and reproducing apparatus |
| EP0138164B1 (en) * | 1983-10-14 | 1991-09-04 | Hitachi, Ltd. | Method and apparatus for sampling and processing a video signal |
| KR890003241B1 (ko) * | 1984-01-18 | 1989-08-27 | 니뽕 빅터 가부시끼 가이샤 | 영상신호 처리장치 |
| US4688081A (en) * | 1985-01-25 | 1987-08-18 | Hitachi, Ltd. | Apparatus for correcting time base error of video signal |
| US4835623A (en) * | 1985-04-05 | 1989-05-30 | Pioneer Electronic Corporation | System for playing video information recording disks, capable of special playback mode operation with a CLV disk |
| US4802026A (en) * | 1985-08-19 | 1989-01-31 | Sony Corporation | Velocity error correcting circuit for time base error corrector |
| JPH07123299B2 (ja) * | 1985-10-18 | 1995-12-25 | 株式会社東芝 | ビデオテ−プレコ−ダのスロ−再生装置 |
| JPH0620292B2 (ja) * | 1985-11-12 | 1994-03-16 | 富士写真フイルム株式会社 | 時間軸修正機能を有する映像信号回路 |
| EP0236944B1 (en) * | 1986-03-06 | 1992-12-30 | Pioneer Electronic Corporation | Method and system for playing back information recorded on a recording disk |
| JPS63135553U (ja) * | 1987-02-26 | 1988-09-06 | ||
| JPS6454985A (en) * | 1987-08-26 | 1989-03-02 | Sony Corp | Video reproducer |
| US4951143A (en) * | 1989-05-24 | 1990-08-21 | American Dynamics Corporation | Memory configuration for unsynchronized input and output data streams |
-
1989
- 1989-03-02 JP JP1050526A patent/JPH02228888A/ja active Pending
-
1995
- 1995-02-27 US US08/395,486 patent/US5887114A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63166388A (ja) * | 1986-12-26 | 1988-07-09 | Sony Corp | 映像信号処理装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5282035A (en) * | 1991-01-31 | 1994-01-25 | Pioneer Electronic Corporation | 1-Field memory synchronizer and synchronizing method |
Also Published As
| Publication number | Publication date |
|---|---|
| US5887114A (en) | 1999-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6043707B2 (ja) | 位相変換装置 | |
| JPH0535959B2 (ja) | ||
| EP0286857B1 (en) | Image signal processor | |
| JP3222621B2 (ja) | 画像信号入出力装置 | |
| JP2523601B2 (ja) | ビデオフオ−マツト信号処理方式 | |
| JPH02228888A (ja) | ビデオ・メモリ装置 | |
| JPH0686228A (ja) | タイムベースコレクタ | |
| JPH1155569A (ja) | 表示制御回路 | |
| US4376954A (en) | Slow down processor for video disc mastering having color phase error detector/corrector | |
| US4343022A (en) | Apparatus for producing a phase-synchronized reference signal in a video signal reproducing system | |
| JPH0346619Y2 (ja) | ||
| JPH0542196B2 (ja) | ||
| JPS58179064A (ja) | フレ−ムメモリ−装置 | |
| JP2537250B2 (ja) | 情報信号処理装置 | |
| JP3079629B2 (ja) | 信号処理装置 | |
| JPS63272191A (ja) | 時間軸変動補正回路 | |
| JPH0548668B2 (ja) | ||
| JPS63179682A (ja) | 情報再生装置 | |
| JPH04344782A (ja) | テレビジョン信号の走査速度変換装置 | |
| JPS63234785A (ja) | 時間軸補正装置 | |
| JPS62219172A (ja) | 画像記録再生装置 | |
| JPS6147028B2 (ja) | ||
| JPH04293380A (ja) | 画像メモリ制御回路 | |
| JPS5858871B2 (ja) | 映像信号のドロツプアウトの補償装置 | |
| JPS6343479A (ja) | 磁気記録再生装置 |