JPH0535959B2 - - Google Patents
Info
- Publication number
- JPH0535959B2 JPH0535959B2 JP60141424A JP14142485A JPH0535959B2 JP H0535959 B2 JPH0535959 B2 JP H0535959B2 JP 60141424 A JP60141424 A JP 60141424A JP 14142485 A JP14142485 A JP 14142485A JP H0535959 B2 JPH0535959 B2 JP H0535959B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- line
- signal
- address
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015654 memory Effects 0.000 claims abstract description 58
- 230000000750 progressive effect Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 230000001427 coherent effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 102100031584 Cell division cycle-associated 7-like protein Human genes 0.000 description 1
- 101000777638 Homo sapiens Cell division cycle-associated 7-like protein Proteins 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/87—Regeneration of colour television signals
- H04N9/89—Time-base error compensation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
- H04N7/012—Conversion between an interlaced and a progressive signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Graphics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
- Color Television Systems (AREA)
- Television Signal Processing For Recording (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Radar Systems Or Details Thereof (AREA)
- Ultra Sonic Daignosis Equipment (AREA)
- Closed-Circuit Television Systems (AREA)
Description
【発明の詳細な説明】
〈発明の分野〉
この発明はテレビジヨン受像機に関するもの
で、特に表示された映像の垂直解像度を実効的に
上げるための順次走査を使用した受像機に関する
ものである。
で、特に表示された映像の垂直解像度を実効的に
上げるための順次走査を使用した受像機に関する
ものである。
〈発明の背景〉
順次走査テレビジヨン受像機は既に提案されて
おり、水平走査周波数(水平走査率)は逓倍、例
えば2逓倍され、各ビデオ線は2回表示され、そ
れによつて線構造が具え難くなり、垂直解像度の
改善された映像を表示させることができる。代表
的な順次走査受像機では、各ビデオ線は2個のメ
モリの一方に記憶、すなわち蓄積される。一方の
メモリには標準水平線周波数で入力ビデオ信号が
書込まれ、他方のメモリは標準水平周波数の2倍
の周波数で2回読出され、それによつて1本の標
準線期間内に時間圧縮された2本のビデオ線を生
成する。メモリの出力はメモリの読出しと同期し
た2倍の水平走査周波数をもつた表示装置に供給
され、それによつてビデオ信号の表示線の数を2
倍にすることができる。
おり、水平走査周波数(水平走査率)は逓倍、例
えば2逓倍され、各ビデオ線は2回表示され、そ
れによつて線構造が具え難くなり、垂直解像度の
改善された映像を表示させることができる。代表
的な順次走査受像機では、各ビデオ線は2個のメ
モリの一方に記憶、すなわち蓄積される。一方の
メモリには標準水平線周波数で入力ビデオ信号が
書込まれ、他方のメモリは標準水平周波数の2倍
の周波数で2回読出され、それによつて1本の標
準線期間内に時間圧縮された2本のビデオ線を生
成する。メモリの出力はメモリの読出しと同期し
た2倍の水平走査周波数をもつた表示装置に供給
され、それによつてビデオ信号の表示線の数を2
倍にすることができる。
デジタル信号処理回路をもつた順次走査受像機
を構成するとき、線情報を蓄積するためにランダ
ム・アクセス・メモリ(RAM)を使用する。一
般にデジタル信号処理装置は、信号のサンプリン
グ、メモリのアドレス制御、その他の機能のため
に位相、周波数の一致した所謂コヒーレントなク
ロツクを使用している。クロマ処理を簡単にする
ために、一般にクロツクは色副搬送周波数の整数
倍に位相ロツクされている。NTSC標準ビデオ信
号用としては、クロツク周波数はしばしば色副搬
送周波数の4倍(4sc)、すなわち約70ナノ秒の
周期をもつた14.3MHzに選定されている。このク
ロツク周波数および約63.5μs(マイクロ秒)の標
準NTSC線期間に対して、メモリの1本の線は
910個のビデオ・サンプルすなわちピクセル(画
素)を蓄積するのに910個の位置をもつたRAM
を必要とする。NTSC標準のもとでは、水平線当
り正確に227.5の色副搬送波サイクルがあるので、
上記のメモリの要求は標準NTSC信号に対しては
不変である。色副搬送周波数の4倍(4sc)でデ
ジタル−アナログ(A/D)変換を行なうと、線
当り正確に910(4×227.5)個のピクセルが得ら
れる。メモリの読出しクロツクが書込みクロツク
の周波数の正確に2倍である限り、得られた“2
倍スピード”すなわち“時間圧縮された”ピクセ
ルは、表示されたとき適正な水平間隔と垂直配列
を持つことになる。
を構成するとき、線情報を蓄積するためにランダ
ム・アクセス・メモリ(RAM)を使用する。一
般にデジタル信号処理装置は、信号のサンプリン
グ、メモリのアドレス制御、その他の機能のため
に位相、周波数の一致した所謂コヒーレントなク
ロツクを使用している。クロマ処理を簡単にする
ために、一般にクロツクは色副搬送周波数の整数
倍に位相ロツクされている。NTSC標準ビデオ信
号用としては、クロツク周波数はしばしば色副搬
送周波数の4倍(4sc)、すなわち約70ナノ秒の
周期をもつた14.3MHzに選定されている。このク
ロツク周波数および約63.5μs(マイクロ秒)の標
準NTSC線期間に対して、メモリの1本の線は
910個のビデオ・サンプルすなわちピクセル(画
素)を蓄積するのに910個の位置をもつたRAM
を必要とする。NTSC標準のもとでは、水平線当
り正確に227.5の色副搬送波サイクルがあるので、
上記のメモリの要求は標準NTSC信号に対しては
不変である。色副搬送周波数の4倍(4sc)でデ
ジタル−アナログ(A/D)変換を行なうと、線
当り正確に910(4×227.5)個のピクセルが得ら
れる。メモリの読出しクロツクが書込みクロツク
の周波数の正確に2倍である限り、得られた“2
倍スピード”すなわち“時間圧縮された”ピクセ
ルは、表示されたとき適正な水平間隔と垂直配列
を持つことになる。
以下では“非標準ビデオ信号”と称する信号を
表示するとき、上述の形式の順次走査方式では複
雑な問題のあることが判つた。こゝで使用される
ように、非標準という用語は、色副搬送周波数と
水平線周波数との比が特定された放送用標準(例
えばNTSC方式では227.5)に正確に適合しない
ビデオ信号を指す。例えば、ビデオ源がビデオ・
デイスク・プレヤー、ビデオ・カセツト・レコー
ダ、ビデオ・ゲーム・ユニツト、あるいは放送テ
レビジヨン以外のビデオ源である場合は、バース
ト/線周波数比は標準比とかなり違つた値になる
可能性がある。このような状態では、水平線周波
数のビデオ・サンプルの数(画素またはピクセ
ル)は一般に910個(4scの書込みクロツクと仮
定する)にならない。
表示するとき、上述の形式の順次走査方式では複
雑な問題のあることが判つた。こゝで使用される
ように、非標準という用語は、色副搬送周波数と
水平線周波数との比が特定された放送用標準(例
えばNTSC方式では227.5)に正確に適合しない
ビデオ信号を指す。例えば、ビデオ源がビデオ・
デイスク・プレヤー、ビデオ・カセツト・レコー
ダ、ビデオ・ゲーム・ユニツト、あるいは放送テ
レビジヨン以外のビデオ源である場合は、バース
ト/線周波数比は標準比とかなり違つた値になる
可能性がある。このような状態では、水平線周波
数のビデオ・サンプルの数(画素またはピクセ
ル)は一般に910個(4scの書込みクロツクと仮
定する)にならない。
線当りのサンプル(ピクセル)数の標準(910)
からのずれは、入力水平同期信号の位相に対する
A/D変換器のサンプリング信号クロツク位相の
歳差(プリセツシヨン)を表わすので、その取扱
いが困難である。この歳差効果、“位相スリツプ”
または“スキユー”は水平タイミング誤差が各フ
イールドを通じて累積されることである。さらに
順次走査方式において、コヒーレントな8sc読出
しクロツクを表の2倍(2H)標準率偏向と共に
使用した場合、2H偏向に対する8sc読出しクロ
ツクの歳差は1H入力ビデオ信号に対する4sc(書
込み)クロツクの歳差の2倍になる。この問題は
順次走査方式に特有のもので、累積された水平タ
イミング誤差または線相互間の全ピクセルのタイ
ミング不連続を生じさせる可能性がある。これに
より画像の非対称、でこぼこの端縁、あるいは他
の好ましくないアーテイフアクト(人為処理によ
つて導入される好ましくない現象)のような可視
効果が表われる。
からのずれは、入力水平同期信号の位相に対する
A/D変換器のサンプリング信号クロツク位相の
歳差(プリセツシヨン)を表わすので、その取扱
いが困難である。この歳差効果、“位相スリツプ”
または“スキユー”は水平タイミング誤差が各フ
イールドを通じて累積されることである。さらに
順次走査方式において、コヒーレントな8sc読出
しクロツクを表の2倍(2H)標準率偏向と共に
使用した場合、2H偏向に対する8sc読出しクロ
ツクの歳差は1H入力ビデオ信号に対する4sc(書
込み)クロツクの歳差の2倍になる。この問題は
順次走査方式に特有のもので、累積された水平タ
イミング誤差または線相互間の全ピクセルのタイ
ミング不連続を生じさせる可能性がある。これに
より画像の非対称、でこぼこの端縁、あるいは他
の好ましくないアーテイフアクト(人為処理によ
つて導入される好ましくない現象)のような可視
効果が表われる。
以上のような点から、通常のタイムベース修正
器(TBC)を用いて順次走査プロセツサ(PSP)
におけるスピードアツプの前にビデオ信号を前置
処理することについて考察する。ビデオ・テー
プ・レコーダ(VTR)再生信号と共に使用する
のに適したタイムベース修正器の例が米国特許第
4249198号、米国特許第4443821号の各明細書に示
されている。米国特許第4249198号の発明では、
非同期化VTRによつて与えられたデジタル化ビ
デオ信号はTBCメモリ(1フイールド)中に記
憶され、ビデオ信号のデジタル・サンプルの蓄積
に先行する遅延と同様に、蓄積位置は入力ビデオ
同期化信号成分と一定の基準信号(例えば内部同
期)との間の位相差に応答して制御される。米国
特許第4443821号の発明におけるTBCは、VTR
再生信号の線内速度誤差を修正するように特にア
ドレスされており、メモリに書込まれるビデオ信
号の順次の線中の速度誤差を検出するための速度
誤差検出器を含んでいる。TRCメモリの出力に
おけるサンプル・レベル補償器は検出された速度
誤差の関数としてメモリから読出されたビデオ・
サンプル(ピクセル)のレベルを調節し、読出さ
れたサンプルのレベルを、速度誤差が存在しなけ
ればそのサンプルが読出されたときにそれが持つ
レベルに等しくなるように修正される。
器(TBC)を用いて順次走査プロセツサ(PSP)
におけるスピードアツプの前にビデオ信号を前置
処理することについて考察する。ビデオ・テー
プ・レコーダ(VTR)再生信号と共に使用する
のに適したタイムベース修正器の例が米国特許第
4249198号、米国特許第4443821号の各明細書に示
されている。米国特許第4249198号の発明では、
非同期化VTRによつて与えられたデジタル化ビ
デオ信号はTBCメモリ(1フイールド)中に記
憶され、ビデオ信号のデジタル・サンプルの蓄積
に先行する遅延と同様に、蓄積位置は入力ビデオ
同期化信号成分と一定の基準信号(例えば内部同
期)との間の位相差に応答して制御される。米国
特許第4443821号の発明におけるTBCは、VTR
再生信号の線内速度誤差を修正するように特にア
ドレスされており、メモリに書込まれるビデオ信
号の順次の線中の速度誤差を検出するための速度
誤差検出器を含んでいる。TRCメモリの出力に
おけるサンプル・レベル補償器は検出された速度
誤差の関数としてメモリから読出されたビデオ・
サンプル(ピクセル)のレベルを調節し、読出さ
れたサンプルのレベルを、速度誤差が存在しなけ
ればそのサンプルが読出されたときにそれが持つ
レベルに等しくなるように修正される。
通常のタイムベース修正器を使用しても順次走
査ビデオ表示方式での特有の問題を解決すること
が出来ない。順次走査方式では、タイム・ベース
誤差(例えばジツタ)よりも遥かに多くの問題が
あり、これには非標準信号が含まれており、線当
りのピクセルの数の変化がある。そしてこの変化
は順次走査方式においてのみ生ずる各線の2重読
出しによつて実効的に逓倍される。この問題は通
常のタイムベース修正器では、各線が1回だけ読
出されるので存在しない。
査ビデオ表示方式での特有の問題を解決すること
が出来ない。順次走査方式では、タイム・ベース
誤差(例えばジツタ)よりも遥かに多くの問題が
あり、これには非標準信号が含まれており、線当
りのピクセルの数の変化がある。そしてこの変化
は順次走査方式においてのみ生ずる各線の2重読
出しによつて実効的に逓倍される。この問題は通
常のタイムベース修正器では、各線が1回だけ読
出されるので存在しない。
簡単に言えば、順次走査表示方式では、メモリ
の書込み動作中にビデオ“スピードアツプ”メモ
リ中に蓄積されるべきピクセルの数は異なつた信
号源毎に変化し、信号源によつて供給されるプロ
グラム期間中変化することもある。これはある状
況のもとでは第2のメモリ読出し動作に関する問
題を引出す可能性もある。一例として、メモリ・
アドレス発生器は色副搬送周波数の4倍(4sc)
でクロツクされ、またビデオ信号は、線当り
227.5の色副搬送波サイクルではなく、例えば227
サイクルの非標準であると仮定する。この条件の
もとでは、書込み動作期間中メモリ中には908個
のピクセルが蓄積される。メモリ・アドレス発生
器がNTSC方式(910ピクセル、アドレス000−
909)で第2のメモリ読出し動作に対してリセツ
トするようにプログラムされていると、908個の
ピクセルの線の第2のメモリ読出し動作の開始は
アドレス910で2ピクセル遅れて開始する。メモ
リ読出し動作が遅く始まるのではなく早期に始ま
ることを除けば色副搬送波周波数が高すぎる場合
にも同様な問題が生ずる。
の書込み動作中にビデオ“スピードアツプ”メモ
リ中に蓄積されるべきピクセルの数は異なつた信
号源毎に変化し、信号源によつて供給されるプロ
グラム期間中変化することもある。これはある状
況のもとでは第2のメモリ読出し動作に関する問
題を引出す可能性もある。一例として、メモリ・
アドレス発生器は色副搬送周波数の4倍(4sc)
でクロツクされ、またビデオ信号は、線当り
227.5の色副搬送波サイクルではなく、例えば227
サイクルの非標準であると仮定する。この条件の
もとでは、書込み動作期間中メモリ中には908個
のピクセルが蓄積される。メモリ・アドレス発生
器がNTSC方式(910ピクセル、アドレス000−
909)で第2のメモリ読出し動作に対してリセツ
トするようにプログラムされていると、908個の
ピクセルの線の第2のメモリ読出し動作の開始は
アドレス910で2ピクセル遅れて開始する。メモ
リ読出し動作が遅く始まるのではなく早期に始ま
ることを除けば色副搬送波周波数が高すぎる場合
にも同様な問題が生ずる。
〈発明の概要〉
この発明は、順次走査方式における固定された
すなわち一定のモジユロ・メモリ・アドレスで
は、前に定義した非標準信号に対して好ましくな
い可視的アーテイフアクト(例えば、でこぼこの
端縁部)を発生する可能性があるという点を考慮
して構成されたものである。この発明を実施した
順次走査ビデオ・プロセツサは、第1の線期間中
に供給されたビデオ入力信号を蓄積し、またこれ
に続く線期間中、蓄積された信号をN回再生し、
上記ビデオ入力信号の線周波数のN倍の線周波数
を有する処理されたビデオ出力信号を提供するた
めのメモリ手段を含んでいる。メモリ手段に読出
しおよび書込みアドレスを供給するためのアドレ
ス発生手段が設けられている。このアドレス発生
手段に結合された回路は、メモリ書込み動作期間
中にメモリ手段に書込まれた最後のアドレスを蓄
積し、蓄積されたアドレスに従つて少なくとも1
回後続するメモリ読出し動作の開始時間を制御す
る。
すなわち一定のモジユロ・メモリ・アドレスで
は、前に定義した非標準信号に対して好ましくな
い可視的アーテイフアクト(例えば、でこぼこの
端縁部)を発生する可能性があるという点を考慮
して構成されたものである。この発明を実施した
順次走査ビデオ・プロセツサは、第1の線期間中
に供給されたビデオ入力信号を蓄積し、またこれ
に続く線期間中、蓄積された信号をN回再生し、
上記ビデオ入力信号の線周波数のN倍の線周波数
を有する処理されたビデオ出力信号を提供するた
めのメモリ手段を含んでいる。メモリ手段に読出
しおよび書込みアドレスを供給するためのアドレ
ス発生手段が設けられている。このアドレス発生
手段に結合された回路は、メモリ書込み動作期間
中にメモリ手段に書込まれた最後のアドレスを蓄
積し、蓄積されたアドレスに従つて少なくとも1
回後続するメモリ読出し動作の開始時間を制御す
る。
〈詳細な説明〉
以下、添附の図面を参照しつゝこの発明を詳細
に説明する。なお、同じ素子に対しては同じ参照
番号が付されている。
に説明する。なお、同じ素子に対しては同じ参照
番号が付されている。
第1図の受像機はテレビジヨン信号源に接続さ
れる端子10を有し、この端子10が標準放送信
号を受信するためのアンテナに接続されるときは
受信信号は標準(例えばNTSC方式)信号に適合
している。この場合、水平線当りの色副搬送波サ
イクル数は正確に知られている(例えば227.5)。
端子10が家電用デイスクやテープレコーダ等の
他の信号源に接続されるときは、前述のように色
副搬送周波数対線周波数の比は正確な放送用標準
と異なる可能性があり、この差異によつて、後程
説明する補償が行なわれなければ各種の可視的な
アーテイフアクトが表示される傾向がある。
れる端子10を有し、この端子10が標準放送信
号を受信するためのアンテナに接続されるときは
受信信号は標準(例えばNTSC方式)信号に適合
している。この場合、水平線当りの色副搬送波サ
イクル数は正確に知られている(例えば227.5)。
端子10が家電用デイスクやテープレコーダ等の
他の信号源に接続されるときは、前述のように色
副搬送周波数対線周波数の比は正確な放送用標準
と異なる可能性があり、この差異によつて、後程
説明する補償が行なわれなければ各種の可視的な
アーテイフアクトが表示される傾向がある。
端子10は通常の設計によるチユーナ/IF処
理ユニツト12に接続されており、ベースバン
ド・ビデオ出力信号S1を供給する。ビデオモニ
タ用に使用する場合は、チユーナ12は省略され
るか、あるいはスイツチによつて側路される。ベ
ースバンド・ビデオ出力信号S1はアナログ/デ
ジタル(A/D)変換器14およびタイミング・
ユニツト16に供給される。タイミング・ユニツ
ト16は通常の設計に係る同期およびバースト検
出器および逓倍位相ロツクド・ループを含み、色
副搬送周波数の8倍および4倍(8sc、4sc)に
それぞれ位相ロツクされたメモリ読出しおよび書
込みクロツクを含む複数個のタイミング信号を発
生する。1/2線周波数信号(H/2)はメモリの
読出し/書込み(R/W)選択を制御するために
供給され、2倍線周波数信号(2H)は受像器の
表示手段18の水平掃引のタイミングをとるため
に供給される。タイミング信号はタイミング・バ
ス17によつて受像機の各種の素子に配分され
る。
理ユニツト12に接続されており、ベースバン
ド・ビデオ出力信号S1を供給する。ビデオモニ
タ用に使用する場合は、チユーナ12は省略され
るか、あるいはスイツチによつて側路される。ベ
ースバンド・ビデオ出力信号S1はアナログ/デ
ジタル(A/D)変換器14およびタイミング・
ユニツト16に供給される。タイミング・ユニツ
ト16は通常の設計に係る同期およびバースト検
出器および逓倍位相ロツクド・ループを含み、色
副搬送周波数の8倍および4倍(8sc、4sc)に
それぞれ位相ロツクされたメモリ読出しおよび書
込みクロツクを含む複数個のタイミング信号を発
生する。1/2線周波数信号(H/2)はメモリの
読出し/書込み(R/W)選択を制御するために
供給され、2倍線周波数信号(2H)は受像器の
表示手段18の水平掃引のタイミングをとるため
に供給される。タイミング信号はタイミング・バ
ス17によつて受像機の各種の素子に配分され
る。
変換器14はタイミング・ユニツト16から
4scの信号を受信するように結合されており、そ
の周波数でビデオ出力信号S1をサンプルする。
サンプルされた信号は変換器14でデジタル化さ
れて8ビツトの解像度をもつた並列デジタル・ビ
デオ出力信号S2を発生する。図を簡単にするた
めに、各デジタル・データ・バス(8ビツト)あ
るいはアドレス・バス(10ビツト)は単一線で示
されており、各データ・バス・マルチプレツク
ス・スイツチは簡略化された形(すなわち、8極
バス・スイツチを1極スイツチによつて)示され
ている。
4scの信号を受信するように結合されており、そ
の周波数でビデオ出力信号S1をサンプルする。
サンプルされた信号は変換器14でデジタル化さ
れて8ビツトの解像度をもつた並列デジタル・ビ
デオ出力信号S2を発生する。図を簡単にするた
めに、各デジタル・データ・バス(8ビツト)あ
るいはアドレス・バス(10ビツト)は単一線で示
されており、各データ・バス・マルチプレツク
ス・スイツチは簡略化された形(すなわち、8極
バス・スイツチを1極スイツチによつて)示され
ている。
A/D変換器14によつて供給されるデジタル
化ビデオ信号S2の線の数は点線で囲んだ1対の
順次走査プロセツサ(PSP)20,22によつて
2逓倍されて表示装置18に供給される。各プロ
セツサはアドレス発生器28,30に結合されて
これから読出しおよび書込みアドレスを受けるラ
ンダム・アクセス・メモリ(RAM)24,26
からなつている。デジタル化ビデオ信号S2の交
互の線は、タイミング・ユニツト16によつて供
給される1/2線周波数(H/2)の読出し/書込
み(R/W)タイミング信号によつて制御される
スイツチ32によつてメモリ24および26の各
1つに供給される。説明の都合上、スイツチ32
はビデオ信号S1の偶数線に対しては図示の位置
(上側)にあり、RAM24に信号S2を蓄積
(書込み)し、信号S1の奇数線期間中は反対位
置にあつてRAM26に信号S2を書込むものと
仮定する。
化ビデオ信号S2の線の数は点線で囲んだ1対の
順次走査プロセツサ(PSP)20,22によつて
2逓倍されて表示装置18に供給される。各プロ
セツサはアドレス発生器28,30に結合されて
これから読出しおよび書込みアドレスを受けるラ
ンダム・アクセス・メモリ(RAM)24,26
からなつている。デジタル化ビデオ信号S2の交
互の線は、タイミング・ユニツト16によつて供
給される1/2線周波数(H/2)の読出し/書込
み(R/W)タイミング信号によつて制御される
スイツチ32によつてメモリ24および26の各
1つに供給される。説明の都合上、スイツチ32
はビデオ信号S1の偶数線に対しては図示の位置
(上側)にあり、RAM24に信号S2を蓄積
(書込み)し、信号S1の奇数線期間中は反対位
置にあつてRAM26に信号S2を書込むものと
仮定する。
メモリ24および26のデータ・ポートすなわ
ち端子は双方向性で、メモリの書込み動作中はそ
れらは入力として動作し、メモリの読出し動作中
はそれらは出力として動作する。メモリ24およ
び26のデータ出力が別のスイツチ34を介して
デジタル−アナログ(D/A)変換器36に結合
されている。信号S1の偶数線期間中は、図示の
位置のスイツチ34はRAM26の出力を変換器
36に結合し、奇数線期間中はRAM24の出力
を変換器36に結合する。変換器36にはタイミ
ング・ユニツト16よりバス17を経て8scのク
ロツク信号を受信し、該変換器36は処理された
ビデオ出力信号S3を表示装置18に供給する。
表示装置18にはタイミング・ユニツト16より
正規のフイールド周波数(V)と2逓倍線周波
数(2H)の信号が供給され、2逓倍線周波数信
号S3の順次走査映像が生成される。表示装置1
8は通常の映像管または投映ユニツトと、関連す
る駆動回路とからなつている。
ち端子は双方向性で、メモリの書込み動作中はそ
れらは入力として動作し、メモリの読出し動作中
はそれらは出力として動作する。メモリ24およ
び26のデータ出力が別のスイツチ34を介して
デジタル−アナログ(D/A)変換器36に結合
されている。信号S1の偶数線期間中は、図示の
位置のスイツチ34はRAM26の出力を変換器
36に結合し、奇数線期間中はRAM24の出力
を変換器36に結合する。変換器36にはタイミ
ング・ユニツト16よりバス17を経て8scのク
ロツク信号を受信し、該変換器36は処理された
ビデオ出力信号S3を表示装置18に供給する。
表示装置18にはタイミング・ユニツト16より
正規のフイールド周波数(V)と2逓倍線周波
数(2H)の信号が供給され、2逓倍線周波数信
号S3の順次走査映像が生成される。表示装置1
8は通常の映像管または投映ユニツトと、関連す
る駆動回路とからなつている。
後程説明するように、RAMアドレスの処理を
除けば、順次走査受像機の全体の動作は通常のも
のである。簡単に言えば、デジタル化ビデオ信号
S2はメモリ24および26に交互に蓄積され
る。1本の線がメモリ24に書込まれていると
き、メモリ26に前に蓄積された線が2回読出さ
れ、変換器36においてアナログの形に変換され
て戻され、2逓倍水平走査周波数(2H)をもつ
た表示装置(例えば映像管あるいは投映装置)1
8上に表示され、従つて受信した各々の線につい
て2本のビデオ線が表示される。
除けば、順次走査受像機の全体の動作は通常のも
のである。簡単に言えば、デジタル化ビデオ信号
S2はメモリ24および26に交互に蓄積され
る。1本の線がメモリ24に書込まれていると
き、メモリ26に前に蓄積された線が2回読出さ
れ、変換器36においてアナログの形に変換され
て戻され、2逓倍水平走査周波数(2H)をもつ
た表示装置(例えば映像管あるいは投映装置)1
8上に表示され、従つて受信した各々の線につい
て2本のビデオ線が表示される。
各1対の線の2本目の線は当技術分野で知られ
ているように補間されたもの、あるいは最初の線
の正確なレプリカとなる。加えられたビデオ線が
元の走査線のレプリカである順次走査受像機の例
が1983年11月15日付けで「TELEVISION
DISPLAYWITH DOUBLED HORIZONTAL
LINES(2逓倍水平線をもつたテレビジヨン表示
装置)」という名称で特許された米国特許第
4415931号明細書中に示されている。付加された
走査線が元の走査線からの補間によつて得られた
2重走査線受像機は1983年8月23日付けで
「TELEVISION DISPLAY SYSTEM WITH
REDUCED LINE−SCAN ARTIFACTS(線走
査アーテイフアクトの減少したテレビジヨン表示
装置)」という名称で特許された米国特許第
4400719号明細書中に示されている。これらの特
許明細書中に示されている構成はこゝで引用して
示されている。
ているように補間されたもの、あるいは最初の線
の正確なレプリカとなる。加えられたビデオ線が
元の走査線のレプリカである順次走査受像機の例
が1983年11月15日付けで「TELEVISION
DISPLAYWITH DOUBLED HORIZONTAL
LINES(2逓倍水平線をもつたテレビジヨン表示
装置)」という名称で特許された米国特許第
4415931号明細書中に示されている。付加された
走査線が元の走査線からの補間によつて得られた
2重走査線受像機は1983年8月23日付けで
「TELEVISION DISPLAY SYSTEM WITH
REDUCED LINE−SCAN ARTIFACTS(線走
査アーテイフアクトの減少したテレビジヨン表示
装置)」という名称で特許された米国特許第
4400719号明細書中に示されている。これらの特
許明細書中に示されている構成はこゝで引用して
示されている。
この発明の重要な点は各表示線に対する正確な
開始点の決定であつて、これはこの発明に従つて
順次走査プロセツサ20および22中のアドレス
発生器28および30によつてそれぞれ制御され
る。アドレス発生器28および30は、メモリの
書込み動作中にメモリ24,26の各々に書込ま
れる最高アドレスを蓄積し、また蓄積されたアド
レスに従つて、少なくとも1本の後続する読出し
動作期間中メモリから読出される最高アドレスを
制御(制限)する回路を含んでいる。この発明の
特徴は、メモリ読出し動作中のその時点でのアド
レスが先のメモリ書込み動作の最高アドレスに等
しくなると、アドレス発生器のアドレス・カウン
タをリセツトする点にある。これによつて、メモ
リ読出し動作は、いわば、直前のメモリ書込み動
作中に蓄積されたピクセルの数の変化に確実に追
従することになる。カウンタ・モジユロ(その計
数範囲)は入力ビデオ信号の線当りのピクセルの
数に連続的に適合するので、入力ビデオ信号が色
副搬送波周波数と水平線周波数との特定の放送方
式の比(sc/H)に一致しているか否かには関
係なく、表示装置18上に表示されるピクセルは
一様な水平方向の間隔と垂直な配列をもつてい
る。
開始点の決定であつて、これはこの発明に従つて
順次走査プロセツサ20および22中のアドレス
発生器28および30によつてそれぞれ制御され
る。アドレス発生器28および30は、メモリの
書込み動作中にメモリ24,26の各々に書込ま
れる最高アドレスを蓄積し、また蓄積されたアド
レスに従つて、少なくとも1本の後続する読出し
動作期間中メモリから読出される最高アドレスを
制御(制限)する回路を含んでいる。この発明の
特徴は、メモリ読出し動作中のその時点でのアド
レスが先のメモリ書込み動作の最高アドレスに等
しくなると、アドレス発生器のアドレス・カウン
タをリセツトする点にある。これによつて、メモ
リ読出し動作は、いわば、直前のメモリ書込み動
作中に蓄積されたピクセルの数の変化に確実に追
従することになる。カウンタ・モジユロ(その計
数範囲)は入力ビデオ信号の線当りのピクセルの
数に連続的に適合するので、入力ビデオ信号が色
副搬送波周波数と水平線周波数との特定の放送方
式の比(sc/H)に一致しているか否かには関
係なく、表示装置18上に表示されるピクセルは
一様な水平方向の間隔と垂直な配列をもつてい
る。
第2図およびそれに関連する第3図の波形図に
よつてこの発明の可変モジユロ・アドレスの特徴
を詳細に説明する。第2図のアドレス発生器は第
1図の発生器28または30の代表的なものであ
る。装置全体において、RAMは交互に読出しと
書込みが行なわれる(すなわち、一方のRAMが
書込まれる間は他方は読出される)から、書込
み/読出し制御信号は例えば第1図のプロセツサ
22の発生器の一方に対して反転されなければな
らない。
よつてこの発明の可変モジユロ・アドレスの特徴
を詳細に説明する。第2図のアドレス発生器は第
1図の発生器28または30の代表的なものであ
る。装置全体において、RAMは交互に読出しと
書込みが行なわれる(すなわち、一方のRAMが
書込まれる間は他方は読出される)から、書込
み/読出し制御信号は例えば第1図のプロセツサ
22の発生器の一方に対して反転されなければな
らない。
発生器28(または30)は、アドレス・バス
204を介してRAM24(第1図)のアドレス
入力に結合された入力を有する10ビツト・アドレ
ス・カウンタ202からなる。アドレス・バス2
04はまたはアドレス・ラツチ206およびアド
レス比較器208の一方の入力に結合されてい
る。比較器208の他方の入力はラツチ206の
出力に結合されている。カウンタ202のクロツ
ク信号は1/2線周波数(H/2)制御スイツチ2
10によつてそのクロツク入力CLに供給される。
スイツチ210は交番線期間中にタイミング・ユ
ニツト16によつて供給される4scおよび8scの
クロツク信号を端子CLに供給する。スイツチ2
10の制御は装置の読出し/書込み信号R/Wか
らなる。信号R/Wが高レベルのとき、RAM2
4は書込みモードにされてスイツチ210は4sc
クロツク信号をアドレス・カウンタ202に供給
し、逆に信号R/Wが低レベルのときはRAM2
4は読出しモードにされて、スイツチ210は
8scのクロツク信号をカウンタ202に供給す
る。
204を介してRAM24(第1図)のアドレス
入力に結合された入力を有する10ビツト・アドレ
ス・カウンタ202からなる。アドレス・バス2
04はまたはアドレス・ラツチ206およびアド
レス比較器208の一方の入力に結合されてい
る。比較器208の他方の入力はラツチ206の
出力に結合されている。カウンタ202のクロツ
ク信号は1/2線周波数(H/2)制御スイツチ2
10によつてそのクロツク入力CLに供給される。
スイツチ210は交番線期間中にタイミング・ユ
ニツト16によつて供給される4scおよび8scの
クロツク信号を端子CLに供給する。スイツチ2
10の制御は装置の読出し/書込み信号R/Wか
らなる。信号R/Wが高レベルのとき、RAM2
4は書込みモードにされてスイツチ210は4sc
クロツク信号をアドレス・カウンタ202に供給
し、逆に信号R/Wが低レベルのときはRAM2
4は読出しモードにされて、スイツチ210は
8scのクロツク信号をカウンタ202に供給す
る。
アドレス・カウンタ202は、オア・ゲート2
12を経てアドレス比較器208の出力および変
移検出器214の出力に結合されたリセツト入力
Rを有している。検出器214の入力はスイツチ
210に供給されたR/W制御信号を受信するよ
うに結合されている。検出器214は信号R/W
の各変化時にオア・ゲート212を経てカウンタ
202にリセツト・パルスを供給する。信号R/
Wは信号S1の水平同期成分(HS)から取出さ
れた1/2線周波数矩形波であるので、カウンタ2
02はビデオ入力信号S1の各線の開始時にリセ
ツトされる。
12を経てアドレス比較器208の出力および変
移検出器214の出力に結合されたリセツト入力
Rを有している。検出器214の入力はスイツチ
210に供給されたR/W制御信号を受信するよ
うに結合されている。検出器214は信号R/W
の各変化時にオア・ゲート212を経てカウンタ
202にリセツト・パルスを供給する。信号R/
Wは信号S1の水平同期成分(HS)から取出さ
れた1/2線周波数矩形波であるので、カウンタ2
02はビデオ入力信号S1の各線の開始時にリセ
ツトされる。
RAM24に対するそのときのアドレスが直前
のメモリ書込み動作期間中に予め蓄積された最高
アドレスであるときは、ラツチ206および比較
器208の機能は、読出し動作中にアドレス・カ
ウンタ202をリセツトするための線の終了指示
信号を供給することである。従つて、カウンタ2
02をその開始アドレス(例えば0)にリセツト
するための2個の手段が設けられている。検出器
214はカウンタ202をビデオ入力信号S1の
各線の開始時にリセツトする。比較器208は、
蓄積された最高アドレスが読出され、それによつ
て第2の読出し動作を開始したRAM24の第1
の読出し動作の終了時にカウンタ202をリセツ
トする。最後に、第2の読出し動作中、カウンタ
が蓄積された値に到達するか、あるいは次の書込
み動作の開始をマークするR/W信号の変化の発
生時のいずれかの時期にカウンタ202はリセツ
トされる。この動作を促進するために、比較器2
08およびラツチ206のタイミングは、インバ
ータ216によつて反転された後ラツチ206の
クロツク入力CLおよび比較器208の付勢入力
ENAに供給されるR/W信号によつて制御され
る。ラツチ206はそのクロツク入力におけるそ
の負方向の変化に応答し、比較器208はその付
勢入力における低レベル信号(論理値0)によつ
て付勢される。従つて、書込み動作の終了時に、
反転されたR/W信号の負方向変化はラツチ20
6にカウンタ202によつて発生された最高アド
レスを蓄積させ、また比較器208を付勢して現
在アドレスと先行アドレスとを比較して、2つの
アドレスが等しいときカウンタ202をリセツト
する。これによつて第1読出しサイクルの終了と
第2読出しサイクルの開始を決定する。
のメモリ書込み動作期間中に予め蓄積された最高
アドレスであるときは、ラツチ206および比較
器208の機能は、読出し動作中にアドレス・カ
ウンタ202をリセツトするための線の終了指示
信号を供給することである。従つて、カウンタ2
02をその開始アドレス(例えば0)にリセツト
するための2個の手段が設けられている。検出器
214はカウンタ202をビデオ入力信号S1の
各線の開始時にリセツトする。比較器208は、
蓄積された最高アドレスが読出され、それによつ
て第2の読出し動作を開始したRAM24の第1
の読出し動作の終了時にカウンタ202をリセツ
トする。最後に、第2の読出し動作中、カウンタ
が蓄積された値に到達するか、あるいは次の書込
み動作の開始をマークするR/W信号の変化の発
生時のいずれかの時期にカウンタ202はリセツ
トされる。この動作を促進するために、比較器2
08およびラツチ206のタイミングは、インバ
ータ216によつて反転された後ラツチ206の
クロツク入力CLおよび比較器208の付勢入力
ENAに供給されるR/W信号によつて制御され
る。ラツチ206はそのクロツク入力におけるそ
の負方向の変化に応答し、比較器208はその付
勢入力における低レベル信号(論理値0)によつ
て付勢される。従つて、書込み動作の終了時に、
反転されたR/W信号の負方向変化はラツチ20
6にカウンタ202によつて発生された最高アド
レスを蓄積させ、また比較器208を付勢して現
在アドレスと先行アドレスとを比較して、2つの
アドレスが等しいときカウンタ202をリセツト
する。これによつて第1読出しサイクルの終了と
第2読出しサイクルの開始を決定する。
第3図は、サンプリング4scの周波数で行なわ
れ、ビデオ信号S1は、NTSC標準方式の線当り
910個のサンプルではなく線当り904個のサンプル
が存在するような比sc/Hの非標準状態と仮定
したときのアドレス発生器28(または30)の
動作の特別な例を示す。波形A,Bはそれぞれ
8scと4scの読出しおよび書込みクロツクの波形
を示す。波形Cは、ビデオ入力信号S1の1/2線
周波数の対称矩形波である読出し/書込み信号で
ある。この波形が低レベルのときは、プロセツサ
20は信号S2をRAM24に4scの周波数で書
込み、プロセツサ22は表示装置または表示ユニ
ツト18に表示させるために8scの周波数で
RAM26からデータを読出す。
れ、ビデオ信号S1は、NTSC標準方式の線当り
910個のサンプルではなく線当り904個のサンプル
が存在するような比sc/Hの非標準状態と仮定
したときのアドレス発生器28(または30)の
動作の特別な例を示す。波形A,Bはそれぞれ
8scと4scの読出しおよび書込みクロツクの波形
を示す。波形Cは、ビデオ入力信号S1の1/2線
周波数の対称矩形波である読出し/書込み信号で
ある。この波形が低レベルのときは、プロセツサ
20は信号S2をRAM24に4scの周波数で書
込み、プロセツサ22は表示装置または表示ユニ
ツト18に表示させるために8scの周波数で
RAM26からデータを読出す。
開始アドレスが0であると仮定すると、メモリ
書込み動作中に書込まれた最後のサンプル(904
番)のアドレスは903である。波形Dは発生器2
8によつてRAM24に供給されたアドレス・デ
ータを示す。波形Cの書込み−読出しの変化が生
じたとき、カウンタ202の出力は仮定された条
件に対するアドレスである。このアドレス(904
番のピクセルのアドレス)は波形Fに示すように
ラツチ206に蓄積される。読出し動作期間中
に、現在のアドレス(波形D)が先に蓄積された
アドレス(波形F)に等しくなり、よれによつて
カウンタ202をリセツトすると、比較器208
の出力は波形Eによつて示すように高レベルにな
る。これによつて書込み動作中に蓄積された最後
のピクセルの終了時に第2の読出し動作を正確に
開始させ、メモリ・サイクル中に表示される第2
の線がメモリ・サイクルの最初の線と正確に整列
される。表示されるビデオ信号の開始点は線当り
のピクセル数の変化に対して線一線基準で適合す
るので、この順次走査表示装置は、前に述べたよ
うな好ましくない可視的アーテイフアクトが現わ
れることなく標準あるいは非標準信号と共に使用
することができる。
書込み動作中に書込まれた最後のサンプル(904
番)のアドレスは903である。波形Dは発生器2
8によつてRAM24に供給されたアドレス・デ
ータを示す。波形Cの書込み−読出しの変化が生
じたとき、カウンタ202の出力は仮定された条
件に対するアドレスである。このアドレス(904
番のピクセルのアドレス)は波形Fに示すように
ラツチ206に蓄積される。読出し動作期間中
に、現在のアドレス(波形D)が先に蓄積された
アドレス(波形F)に等しくなり、よれによつて
カウンタ202をリセツトすると、比較器208
の出力は波形Eによつて示すように高レベルにな
る。これによつて書込み動作中に蓄積された最後
のピクセルの終了時に第2の読出し動作を正確に
開始させ、メモリ・サイクル中に表示される第2
の線がメモリ・サイクルの最初の線と正確に整列
される。表示されるビデオ信号の開始点は線当り
のピクセル数の変化に対して線一線基準で適合す
るので、この順次走査表示装置は、前に述べたよ
うな好ましくない可視的アーテイフアクトが現わ
れることなく標準あるいは非標準信号と共に使用
することができる。
第1図はこの発明を実施した順次走査テレビジ
ヨン受像機をブロツク形式で示す図、第2図は第
1図の受像機で使用するのに適したアドレス発生
器の一例を詳細に示したブロツク図、第3図は第
2図のアドレス発生器の動作を説明するためのタ
イミング図である。 24……メモリ手段、28……アドレス発生手
段、206……アドレス・ラツチ回路、208…
…アドレス比較器、212……オア・ゲート。
ヨン受像機をブロツク形式で示す図、第2図は第
1図の受像機で使用するのに適したアドレス発生
器の一例を詳細に示したブロツク図、第3図は第
2図のアドレス発生器の動作を説明するためのタ
イミング図である。 24……メモリ手段、28……アドレス発生手
段、206……アドレス・ラツチ回路、208…
…アドレス比較器、212……オア・ゲート。
Claims (1)
- 【特許請求の範囲】 1 第1の線期間中に供給されるビデオ入力信号
を蓄積し、後続する線期間中に蓄積された信号を
N回再生して上記ビデオ入力信号の線周波数のN
倍の線周波数をもつた処理されたビデオ出力信号
を供給するためのアドレス可能メモリ手段を有
し、 上記メモリ手段はアドレス発生手段に結合
されていてそれから読出しおよび書込みアドレス
が供給され、 上記アドレス発生手段は、メモリ書込み動作中
に書込まれた最後のメモリアドレスを蓄積し、蓄
積されたアドレスに従つて1回のメモリ読出し動
作の終了と次のメモリ読出し動作の開始とを制御
するための手段を含んでいる、 順次走査ビデオ・プロセツサ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US625780 | 1984-06-28 | ||
US06/625,780 US4573080A (en) | 1984-06-28 | 1984-06-28 | Progressive scan television receiver with adaptive memory addressing |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6118279A JPS6118279A (ja) | 1986-01-27 |
JPH0535959B2 true JPH0535959B2 (ja) | 1993-05-27 |
Family
ID=24507559
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60141424A Granted JPS6118279A (ja) | 1984-06-28 | 1985-06-27 | 順次走査ビデオ・プロセツサ |
Country Status (11)
Country | Link |
---|---|
US (1) | US4573080A (ja) |
EP (1) | EP0167343B2 (ja) |
JP (1) | JPS6118279A (ja) |
KR (1) | KR930002203B1 (ja) |
AT (1) | ATE36793T1 (ja) |
AU (1) | AU573851B2 (ja) |
CA (1) | CA1214866A (ja) |
DE (1) | DE3564648D1 (ja) |
ES (1) | ES8704062A1 (ja) |
HK (1) | HK88293A (ja) |
SG (1) | SG45791G (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6064386A (ja) * | 1983-09-20 | 1985-04-12 | 株式会社東芝 | 画像表示装置 |
JPS60263193A (ja) * | 1984-06-12 | 1985-12-26 | 株式会社東芝 | 画像表示装置 |
US4658293A (en) * | 1984-08-08 | 1987-04-14 | Sanyo Electric Co., Ltd. | Scanning conversion method and scan converter unit employing the conversion method |
US4819188A (en) * | 1984-11-22 | 1989-04-04 | Kabushiki Kaisha Toshiba | Image processing apparatus |
US4665437A (en) * | 1985-02-04 | 1987-05-12 | Rca Corporation | Adaptive field or frame store processor |
JPH0659092B2 (ja) * | 1985-04-15 | 1994-08-03 | ソニー株式会社 | フレ−ムシンクロナイザ− |
US4680632A (en) * | 1985-07-31 | 1987-07-14 | Rca Corporation | Television display system with flicker reduction processor having burst locked clock and skew correction |
US4630098A (en) * | 1985-07-31 | 1986-12-16 | Rca Corporation | Progressive scan display system with correction for non-standard signals |
US4698674A (en) * | 1986-03-06 | 1987-10-06 | Vsp, Inc. | Interlace/non-interlace data converter |
EP0246339B1 (de) * | 1986-05-17 | 1990-08-16 | Deutsche ITT Industries GmbH | Digitales Schaltungssystem für (Farb)fernsehempfänger mit Kathodenstrahlbildröhren |
US4716460A (en) * | 1986-10-08 | 1987-12-29 | Sperry Corporation | Display refresh memory apparatus utilizing one half frame updating |
JPS6454978A (en) * | 1987-08-26 | 1989-03-02 | Toshiba Corp | Solid-state image pickup element |
EP0411633B1 (en) * | 1989-08-02 | 1995-08-16 | Fujitsu Limited | Scan converter control circuit having memories and address generator for generating zigzag address signal supplied to the memories |
GB9012326D0 (en) * | 1990-06-01 | 1990-07-18 | Thomson Consumer Electronics | Wide screen television |
GB2260053B (en) * | 1991-09-27 | 1995-03-08 | Sony Broadcast & Communication | Image signal processing |
JP3154190B2 (ja) * | 1992-04-10 | 2001-04-09 | ソニー株式会社 | 汎用走査周期変換装置 |
KR0126330Y1 (ko) * | 1993-10-23 | 1998-12-15 | 김광호 | 텔레비젼 수상기의 더블스캔 제어회로 |
US6166772A (en) | 1997-04-01 | 2000-12-26 | Compaq Computer Corporation | Method and apparatus for display of interlaced images on non-interlaced display |
GB2338618A (en) * | 1998-06-16 | 1999-12-22 | Gec Marconi Avionics Holdings | Interlace to non-interlace conversion |
US20040061530A1 (en) * | 2002-08-12 | 2004-04-01 | Satoru Tanigawa | Clock conversion apparatus, clock conversion method, video display apparatus, and memory address setting method |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55147881A (en) * | 1979-05-07 | 1980-11-18 | Matsushita Electric Ind Co Ltd | Television receiver |
JPS58218275A (ja) * | 1982-06-11 | 1983-12-19 | Matsushita Electric Ind Co Ltd | テレビジヨン受像機 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6043707B2 (ja) * | 1978-03-08 | 1985-09-30 | 株式会社東京放送 | 位相変換装置 |
DE2938349C2 (de) * | 1979-09-21 | 1983-05-26 | Aeg-Telefunken Ag, 1000 Berlin Und 6000 Frankfurt | Schaltungsanordnung zur kompatiblen Auflösungserhöhung bei Fernsehsystemen |
AU554100B2 (en) * | 1980-02-18 | 1986-08-07 | Sony Corporation | Television receiver including a circuit for doubling line scanning frequency |
JPS57106285A (en) * | 1980-12-22 | 1982-07-02 | Sony Corp | Time base collector |
JPS57111177A (en) * | 1980-12-26 | 1982-07-10 | Sony Corp | Television picture receiver |
JPS57111176A (en) * | 1980-12-26 | 1982-07-10 | Sony Corp | Television picture receiver |
FR2508262B1 (fr) * | 1981-06-19 | 1986-05-09 | Radiotechnique | Systeme de numerisation et de traitement asynchrone de signaux videofrequence et recepteur de signaux de television equipe d'un tel systeme |
US4400719A (en) * | 1981-09-08 | 1983-08-23 | Rca Corporation | Television display system with reduced line-scan artifacts |
US4415931A (en) * | 1982-03-18 | 1983-11-15 | Rca Corporation | Television display with doubled horizontal lines |
-
1984
- 1984-06-28 US US06/625,780 patent/US4573080A/en not_active Expired - Lifetime
-
1985
- 1985-06-19 CA CA000484558A patent/CA1214866A/en not_active Expired
- 1985-06-21 AU AU43925/85A patent/AU573851B2/en not_active Ceased
- 1985-06-21 ES ES544428A patent/ES8704062A1/es not_active Expired
- 1985-06-25 DE DE8585304525T patent/DE3564648D1/de not_active Expired
- 1985-06-25 EP EP85304525A patent/EP0167343B2/en not_active Expired - Lifetime
- 1985-06-25 AT AT85304525T patent/ATE36793T1/de not_active IP Right Cessation
- 1985-06-26 KR KR1019850004535A patent/KR930002203B1/ko not_active IP Right Cessation
- 1985-06-27 JP JP60141424A patent/JPS6118279A/ja active Granted
-
1991
- 1991-06-15 SG SG457/91A patent/SG45791G/en unknown
-
1993
- 1993-08-26 HK HK882/93A patent/HK88293A/xx not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55147881A (en) * | 1979-05-07 | 1980-11-18 | Matsushita Electric Ind Co Ltd | Television receiver |
JPS58218275A (ja) * | 1982-06-11 | 1983-12-19 | Matsushita Electric Ind Co Ltd | テレビジヨン受像機 |
Also Published As
Publication number | Publication date |
---|---|
HK88293A (en) | 1993-09-03 |
DE3564648D1 (en) | 1988-09-29 |
ES8704062A1 (es) | 1987-03-01 |
EP0167343A1 (en) | 1986-01-08 |
KR930002203B1 (ko) | 1993-03-27 |
EP0167343B2 (en) | 1991-09-18 |
ES544428A0 (es) | 1987-03-01 |
CA1214866A (en) | 1986-12-02 |
SG45791G (en) | 1992-01-17 |
AU4392585A (en) | 1986-01-02 |
ATE36793T1 (de) | 1988-09-15 |
EP0167343B1 (en) | 1988-08-24 |
KR860000763A (ko) | 1986-01-30 |
JPS6118279A (ja) | 1986-01-27 |
AU573851B2 (en) | 1988-06-23 |
US4573080A (en) | 1986-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0535959B2 (ja) | ||
US4249198A (en) | Phase locking system for television signals | |
JPS5923517B2 (ja) | テレビジヨン信号同期装置 | |
KR950007898B1 (ko) | 텔레비젼 디스플레이 장치 | |
JPS6231288A (ja) | 逐次走査表示装置 | |
JP3048383B2 (ja) | 自走システムクロックでアナログビデオ信号を処理するデジタル回路装置 | |
JP2611756B2 (ja) | 順次走査型テレビジヨン装置 | |
JPH0686228A (ja) | タイムベースコレクタ | |
JP3839206B2 (ja) | 映像表示装置 | |
US4395737A (en) | Video disc slow down processor with reverse color detector/corrector | |
JPH0453365A (ja) | フィールド判定補正装置 | |
JP2548017B2 (ja) | 倍速変換装置 | |
KR930004339B1 (ko) | 시간축 보정장치 | |
KR950013829B1 (ko) | 영상기록 재생기기의 시간축 보정장치 | |
JPS5949756B2 (ja) | ビデオ信号同期方式 | |
JP2533114B2 (ja) | 画像再生装置 | |
JPS60180290A (ja) | テレビジヨン受像機 | |
JP2958929B2 (ja) | 時間軸補正方法および装置 | |
JP2692128B2 (ja) | 画像処理回路 | |
JP3019310B2 (ja) | 自動周波数制御回路 | |
JP2596042B2 (ja) | 固体撮像装置 | |
JPS63272191A (ja) | 時間軸変動補正回路 | |
JP2711392B2 (ja) | テレビジョン信号の時間軸圧縮装置 | |
CA1040298A (en) | Oscillator circuit for generating reference signals | |
JPH04344782A (ja) | テレビジョン信号の走査速度変換装置 |