JP2596042B2 - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JP2596042B2 JP2596042B2 JP63039989A JP3998988A JP2596042B2 JP 2596042 B2 JP2596042 B2 JP 2596042B2 JP 63039989 A JP63039989 A JP 63039989A JP 3998988 A JP3998988 A JP 3998988A JP 2596042 B2 JP2596042 B2 JP 2596042B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- standard
- pixels
- supplied
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 36
- 238000006243 chemical reaction Methods 0.000 claims description 19
- 230000015654 memory Effects 0.000 description 18
- 238000010586 diagram Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Color Television Image Signal Generators (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、水平方向の画素数が、標準の水平方向の画
素数よりも少なくされたCCD撮像素子を用いて構成され
る固体撮像装置に関する。
素数よりも少なくされたCCD撮像素子を用いて構成され
る固体撮像装置に関する。
本発明は、水平方向の画素数が、標準の水平方向の画
素数の1/nの画素数とされたCCD撮像素子より、標準の１
フレーム期間に複数回撮像信号を得て、その走査線変換
を標準の１水平期間の1/nの期間の信号を単位として行
ない、複数個の画像を同時表示し得る撮像信号を得るよ
うにしたことにより、安価に構成でき、また、複数回得
られる撮像信号を標準モニターで画像再生できると共に
標準VTRで記録でき、さらに、一定時間差の複数個の画
像を同時に観察できるようにしたものである。
素数の1/nの画素数とされたCCD撮像素子より、標準の１
フレーム期間に複数回撮像信号を得て、その走査線変換
を標準の１水平期間の1/nの期間の信号を単位として行
ない、複数個の画像を同時表示し得る撮像信号を得るよ
うにしたことにより、安価に構成でき、また、複数回得
られる撮像信号を標準モニターで画像再生できると共に
標準VTRで記録でき、さらに、一定時間差の複数個の画
像を同時に観察できるようにしたものである。
高品位テレビジョンは、例えば1125本/60フィール
ド，インターレース比2:1,アスペクト比9:16の表示がな
されるものであり、例えばNTSC方式のテレビジョン（52
5本/60フィールド，インターレース比2:1,アスペクト比
3:4）に比べて約４倍の情報量を持っている。
ド，インターレース比2:1,アスペクト比9:16の表示がな
されるものであり、例えばNTSC方式のテレビジョン（52
5本/60フィールド，インターレース比2:1,アスペクト比
3:4）に比べて約４倍の情報量を持っている。
このように高品位テレビジョンのアスペクト比は、9:
16であるので、高品位ビデオシステムにおける固体撮像
装置に使用されるCCD撮像素子の画素数は、このアスペ
クト比に対応したものとされている。例えば、垂直方向
に1035の画素数を有すると共に、水平方向に1920の画素
数を有するようになされている。
16であるので、高品位ビデオシステムにおける固体撮像
装置に使用されるCCD撮像素子の画素数は、このアスペ
クト比に対応したものとされている。例えば、垂直方向
に1035の画素数を有すると共に、水平方向に1920の画素
数を有するようになされている。
このように、高品位ビデオシステムにおけるCCD撮像
素子の画素数は非常に多くなるので、高価となる問題が
あった。
素子の画素数は非常に多くなるので、高価となる問題が
あった。
また、産業用途では、アスペクト比が9:16である必要
はなく、例えば1:1のアスペクト比が望まれる場合が多
い。
はなく、例えば1:1のアスペクト比が望まれる場合が多
い。
なお、アスペクト比が、例えば1:1となるようにCCD撮
像素子を構成する場合であっても、モニター，ビデオテ
ープレコーダ（VTR）等の周辺機器として、高品位ビデ
オシステムの標準機種を利用できることが望ましい。
像素子を構成する場合であっても、モニター，ビデオテ
ープレコーダ（VTR）等の周辺機器として、高品位ビデ
オシステムの標準機種を利用できることが望ましい。
本発明は、このような点を考慮し、安価に構成でき、
また、標準モニター、標準VTRを使用でき、さらに、一
定時間差の複数個の画像を同時に観察できるようにする
ことを目的とするものである。
また、標準モニター、標準VTRを使用でき、さらに、一
定時間差の複数個の画像を同時に観察できるようにする
ことを目的とするものである。
本発明は、標準の水平方向の画素数をNHとしたとき、
水平方向にNH/nの画素数を有する撮像部と、この撮像部
からの電荷が転送されNH/nの画素数に対応する段数を持
つ水平出力レジスタ部とを有するCCD撮像素子（１）
と、標準の１フレーム期間にCCD撮像素子（１）で複数
回得られる撮像信号の走査線変換を、標準の１水平期間
の1/nの期間の信号を単位として行なう走査線変換回路
（９）とを備えてなるものであり、走査線変換回路
（９）より複数回得られる撮像信号による複数個の画像
を同時表示し得る撮像信号を得るようにしたものであ
る。
水平方向にNH/nの画素数を有する撮像部と、この撮像部
からの電荷が転送されNH/nの画素数に対応する段数を持
つ水平出力レジスタ部とを有するCCD撮像素子（１）
と、標準の１フレーム期間にCCD撮像素子（１）で複数
回得られる撮像信号の走査線変換を、標準の１水平期間
の1/nの期間の信号を単位として行なう走査線変換回路
（９）とを備えてなるものであり、走査線変換回路
（９）より複数回得られる撮像信号による複数個の画像
を同時表示し得る撮像信号を得るようにしたものであ
る。
上述構成においては、CCD撮像素子（１）の画素数が
標準の画素数より少なくなるので、安価に構成し得る。
また、標準の水平方向の画素数の1/nの画像数とされたC
CD撮像素子（１）より、標準の１フレーム期間に複数回
撮像信号を得て、その走査線変換を標準の１水平期間の
1/nの期間の信号を単位として行ない、複数個の画像を
同時表示し得る撮像信号を得るようにしたので、複数回
得られる撮像信号を標準モニターで画像再生し得ると共
に標準VTRで記録し得る。さらに、複数個の画像を同時
表示し得る撮像信号を得るようにしたので、一定時間差
の複数個の画像を同時に観察し得る。
標準の画素数より少なくなるので、安価に構成し得る。
また、標準の水平方向の画素数の1/nの画像数とされたC
CD撮像素子（１）より、標準の１フレーム期間に複数回
撮像信号を得て、その走査線変換を標準の１水平期間の
1/nの期間の信号を単位として行ない、複数個の画像を
同時表示し得る撮像信号を得るようにしたので、複数回
得られる撮像信号を標準モニターで画像再生し得ると共
に標準VTRで記録し得る。さらに、複数個の画像を同時
表示し得る撮像信号を得るようにしたので、一定時間差
の複数個の画像を同時に観察し得る。
以下、第１図を参照しながら本発明の一実施例につい
て説明する。本例は、例えばインターライントランスフ
ァー方式のCCD撮像素子を用いて構成した例である。
て説明する。本例は、例えばインターライントランスフ
ァー方式のCCD撮像素子を用いて構成した例である。
同図において、（１）はインターライントランスファ
ー方式のCCD撮像素子である。このCCD撮像素子（１）
は、高品位ビデオシステムにおける固体撮像装置に使用
される標準のCCD撮像素子（垂直方向の画素数がNV、例
えば1035,水平方向の画素数がNH,例えば1920）に対し
て、水平方向の画素数が1/2とされ、アスペクト比9:8に
対応する構成とされる。即ち、垂直方向にNVの画素数を
有すると共に、水平方向にNH/2の画素数を有する1/2サ
イズのものとされる。
ー方式のCCD撮像素子である。このCCD撮像素子（１）
は、高品位ビデオシステムにおける固体撮像装置に使用
される標準のCCD撮像素子（垂直方向の画素数がNV、例
えば1035,水平方向の画素数がNH,例えば1920）に対し
て、水平方向の画素数が1/2とされ、アスペクト比9:8に
対応する構成とされる。即ち、垂直方向にNVの画素数を
有すると共に、水平方向にNH/2の画素数を有する1/2サ
イズのものとされる。
また、（２）はタイミング発生回路であり、このタイ
ミング発生回路（２）には、端子（３）及び（４）よ
り、夫々高品位テレビジョンにおける水平同期信号HD及
び垂直同期信号VDが供給される。そして、このタイミン
グ発生回路（２）よりCCD撮像素子（１）の垂直シフト
レジスタ（図示せず）には、1/2水平周期の４相の垂直
転送クロックφV1〜φV4が供給され、受光部（図示せ
ず）に蓄積された信号電荷の垂直シフトレジスタへの転
送、及びこのように垂直シフトレジスタに転送された信
号電荷の水平シフトレジスタ（５）への転送が行なわれ
る。この場合、垂直転送クロックφV1〜φV4は1/2水平
周期であるので、奇数フィールドの最初及び中間で、夫
々受光部に蓄積されている奇数フィールドライン及び偶
数フィールドラインの信号電荷が垂直シフトレジスタに
転送されたのち、垂直シフトレジスタによって水平シフ
トレジスタ（５）に、1/2水平周期毎に１ライン分ずつ
転送される。同様に、偶数フィールドの最初及び中間
で、夫々受光部に蓄積されている奇数フィールドライン
及び偶数フィールドラインの信号電荷が垂直シフトレジ
スタに転送されたのち、垂直シフトレジスタによって水
平シフトレジスタ（５）に、1/2水平周期毎に１ライン
分ずつ転送される。
ミング発生回路（２）には、端子（３）及び（４）よ
り、夫々高品位テレビジョンにおける水平同期信号HD及
び垂直同期信号VDが供給される。そして、このタイミン
グ発生回路（２）よりCCD撮像素子（１）の垂直シフト
レジスタ（図示せず）には、1/2水平周期の４相の垂直
転送クロックφV1〜φV4が供給され、受光部（図示せ
ず）に蓄積された信号電荷の垂直シフトレジスタへの転
送、及びこのように垂直シフトレジスタに転送された信
号電荷の水平シフトレジスタ（５）への転送が行なわれ
る。この場合、垂直転送クロックφV1〜φV4は1/2水平
周期であるので、奇数フィールドの最初及び中間で、夫
々受光部に蓄積されている奇数フィールドライン及び偶
数フィールドラインの信号電荷が垂直シフトレジスタに
転送されたのち、垂直シフトレジスタによって水平シフ
トレジスタ（５）に、1/2水平周期毎に１ライン分ずつ
転送される。同様に、偶数フィールドの最初及び中間
で、夫々受光部に蓄積されている奇数フィールドライン
及び偶数フィールドラインの信号電荷が垂直シフトレジ
スタに転送されたのち、垂直シフトレジスタによって水
平シフトレジスタ（５）に、1/2水平周期毎に１ライン
分ずつ転送される。
また、タイミング発生回路（２）より、CCD撮像素子
（１）の水平シフトレジスタ（５）には、１画素周期の
２相の水平転送クロックφH1,φH2が供給される。この
水平転送クロックφH1,φH2の周波数は、水平方向の画
素数がNHである標準のCCD撮像素子に供給される水平転
送クロックと同じ周波数とされる。即ち、NHの画素数を
１水平期間に読み出し得る周波数とされる。そして、信
号電荷は電荷検出部（６）を介して順次取り出される。
この場合、CCD撮像素子（１）の水平方向の画素数は標
準の1/2とされているので、水平シフトレジスタ（５）
に、1/2水平周期毎に転送される１ライン分の信号電荷
は全て取り出される。
（１）の水平シフトレジスタ（５）には、１画素周期の
２相の水平転送クロックφH1,φH2が供給される。この
水平転送クロックφH1,φH2の周波数は、水平方向の画
素数がNHである標準のCCD撮像素子に供給される水平転
送クロックと同じ周波数とされる。即ち、NHの画素数を
１水平期間に読み出し得る周波数とされる。そして、信
号電荷は電荷検出部（６）を介して順次取り出される。
この場合、CCD撮像素子（１）の水平方向の画素数は標
準の1/2とされているので、水平シフトレジスタ（５）
に、1/2水平周期毎に転送される１ライン分の信号電荷
は全て取り出される。
このCCD撮像素子（１）の電荷検出部（６）の出力
は、サンプルホールド回路（７）に供給される。このサ
ンプルホールド回路（７）には、タイミング発生回路
（２）より電荷検出部（６）の出力の信号レベル期間に
対応してサンプリングパルスPSが供給され、このサンプ
ルホールド回路（７）からは、本来の奇数フィールドの
期間に、奇数フィールドラインの信号（フィールド１の
信号）及び偶数フィールドラインの信号（フィールド２
の信号）が連続した１フレーム（フレームＡ）の撮像信
号が得られると共に、同様に本来の偶数フィールドの期
間に、奇数フィールドラインの信号（フィールド１の信
号）及び偶数フィールドラインの信号（フィールド２の
信号）が連続した１フレーム（フレームＢ）の撮像信号
が得られる。
は、サンプルホールド回路（７）に供給される。このサ
ンプルホールド回路（７）には、タイミング発生回路
（２）より電荷検出部（６）の出力の信号レベル期間に
対応してサンプリングパルスPSが供給され、このサンプ
ルホールド回路（７）からは、本来の奇数フィールドの
期間に、奇数フィールドラインの信号（フィールド１の
信号）及び偶数フィールドラインの信号（フィールド２
の信号）が連続した１フレーム（フレームＡ）の撮像信
号が得られると共に、同様に本来の偶数フィールドの期
間に、奇数フィールドラインの信号（フィールド１の信
号）及び偶数フィールドラインの信号（フィールド２の
信号）が連続した１フレーム（フレームＢ）の撮像信号
が得られる。
例えば、CCD撮像素子（１）の水平ラインを９ライン
とし、第１ライン〜第５ラインが奇数フィールドライ
ン、第６ライン〜第９ラインが偶数フィールドラインと
すると、本来の奇数フィールドの期間には、第４図Ａに
示すように、フィールド１の信号としてA1〜A5、フィー
ルド２の信号としてA6〜A9のライン信号が連続したフレ
ームＡの撮像信号が得られると共に、同様に本来の偶数
フィールドの期間には、同図Ｂに示すように、フィール
ド１の信号としてB1〜B5、フィールド２の信号としてB6
〜B9のライン信号が連続したフレームＢの撮像信号が得
られる。したがって、サンプルホールド回路（７）から
は、第３図Ｃに示すような撮像信号が得られる。ここ
で、同図Ａ及びＤは、夫々垂直同期信号VD及び水平同期
信号HDを示している。なお、第４図Ｃ及びＤは、夫々フ
レームＡ及びＢの撮像信号による表示画像を示してお
り、実線部はフィールド１の走査線、破線部はフィール
ド２の走査線を示している。
とし、第１ライン〜第５ラインが奇数フィールドライ
ン、第６ライン〜第９ラインが偶数フィールドラインと
すると、本来の奇数フィールドの期間には、第４図Ａに
示すように、フィールド１の信号としてA1〜A5、フィー
ルド２の信号としてA6〜A9のライン信号が連続したフレ
ームＡの撮像信号が得られると共に、同様に本来の偶数
フィールドの期間には、同図Ｂに示すように、フィール
ド１の信号としてB1〜B5、フィールド２の信号としてB6
〜B9のライン信号が連続したフレームＢの撮像信号が得
られる。したがって、サンプルホールド回路（７）から
は、第３図Ｃに示すような撮像信号が得られる。ここ
で、同図Ａ及びＤは、夫々垂直同期信号VD及び水平同期
信号HDを示している。なお、第４図Ｃ及びＤは、夫々フ
レームＡ及びＢの撮像信号による表示画像を示してお
り、実線部はフィールド１の走査線、破線部はフィール
ド２の走査線を示している。
また、サンプルホールド回路（７）からの撮像信号SO
はクランプ回路（８）に供給される。このクランプ回路
（８）には、タイミング発生回路（２）より、撮像信号
SOのオプティカルブラックレベル（図示せず）の期間に
対応したクランプパルスPCLが供給され、撮像信号SOの
オプティカルブラックレベルが一定レベルとなるように
クランプされる。
はクランプ回路（８）に供給される。このクランプ回路
（８）には、タイミング発生回路（２）より、撮像信号
SOのオプティカルブラックレベル（図示せず）の期間に
対応したクランプパルスPCLが供給され、撮像信号SOの
オプティカルブラックレベルが一定レベルとなるように
クランプされる。
また、このクランプ回路（８）でクランプされた撮像
信号SOは、走査線変換回路（９）を構成するメモリ（1
0）に供給される。また、（11）は走査線変換回路
（９）を構成する読み出し／書き込み制御回路であり、
この制御回路（11）には、タイミング発生回路（２）よ
りクロックCLKが供給されると共に同期信号VD,HDが供給
され、この制御回路（11）によりメモリ（10）が制御さ
れる。そして、メモリ（10）には、撮像信号SOのフレー
ムＡ及びフレームＢの撮像信号が順次供給されて書き込
まれると共に、このメモリ（10）より、1/2水平期間の
単位で、即ちライン信号単位でフレームＡ及びＢの信号
が交互に順次読み出される。第２図は、この走査線変換
回路（９）の具体構成図を示すものである。同図におい
て、入力端子（21）より供給される撮像信号SOは、A/D
変換器（22）でデジタル信号に変換されたのち、切換ス
イッチ（23）のａ側及びｂ側を介してメモリ（24A）及
び（24B）に供給される。また、端子（25）より供給さ
れるクロックCLKは書き込みクロック発生回路（26）に
供給され、この書き込みクロック発生回路（26）からの
書き込みクロックWCLKはA/D変換器（22）及び書き込み
アドレス発生回路（27）に供給される。また、端子（2
8）より供給される垂直同期信号VDはＴフリップフロッ
プ（29）に供給され、このＴフリップフロップ（29）か
らは、第３図Ｂに示すように、奇数フィールドで低レベ
ル“0"となり、偶数フィールドで高レベル“1"となる１
フレーム周期のパルス信号PFが出力される。このパルス
信号PFは切換スイッチ（23）に切換制御信号として供給
され、この切換スイッチ（23）は、奇数フィールドには
ａ側に、偶数フィールドにはｂ側に、夫々接続されるよ
うになされる。これと同時に、パルス信号PFは書き込み
アドレス発生回路（27）に制御信号として供給され、こ
の書き込みアドレス発生回路（27）からの書き込みアド
レス信号は、奇数フィールドにはメモリ（24A）に、偶
数フィールドにはメモリ（24B）に、夫々供給されるよ
うになされる。
信号SOは、走査線変換回路（９）を構成するメモリ（1
0）に供給される。また、（11）は走査線変換回路
（９）を構成する読み出し／書き込み制御回路であり、
この制御回路（11）には、タイミング発生回路（２）よ
りクロックCLKが供給されると共に同期信号VD,HDが供給
され、この制御回路（11）によりメモリ（10）が制御さ
れる。そして、メモリ（10）には、撮像信号SOのフレー
ムＡ及びフレームＢの撮像信号が順次供給されて書き込
まれると共に、このメモリ（10）より、1/2水平期間の
単位で、即ちライン信号単位でフレームＡ及びＢの信号
が交互に順次読み出される。第２図は、この走査線変換
回路（９）の具体構成図を示すものである。同図におい
て、入力端子（21）より供給される撮像信号SOは、A/D
変換器（22）でデジタル信号に変換されたのち、切換ス
イッチ（23）のａ側及びｂ側を介してメモリ（24A）及
び（24B）に供給される。また、端子（25）より供給さ
れるクロックCLKは書き込みクロック発生回路（26）に
供給され、この書き込みクロック発生回路（26）からの
書き込みクロックWCLKはA/D変換器（22）及び書き込み
アドレス発生回路（27）に供給される。また、端子（2
8）より供給される垂直同期信号VDはＴフリップフロッ
プ（29）に供給され、このＴフリップフロップ（29）か
らは、第３図Ｂに示すように、奇数フィールドで低レベ
ル“0"となり、偶数フィールドで高レベル“1"となる１
フレーム周期のパルス信号PFが出力される。このパルス
信号PFは切換スイッチ（23）に切換制御信号として供給
され、この切換スイッチ（23）は、奇数フィールドには
ａ側に、偶数フィールドにはｂ側に、夫々接続されるよ
うになされる。これと同時に、パルス信号PFは書き込み
アドレス発生回路（27）に制御信号として供給され、こ
の書き込みアドレス発生回路（27）からの書き込みアド
レス信号は、奇数フィールドにはメモリ（24A）に、偶
数フィールドにはメモリ（24B）に、夫々供給されるよ
うになされる。
このように、奇数フィールドには、切換スイッチ（2
3）がａ側に接続されてメモリ（24A）に撮像信号SOが供
給されると共に、このメモリ（24A）に書き込みアドレ
ス信号が供給されるので、メモリ（24A）にはフレーム
Ａの撮像信号が書き込まれる。一方、偶数フィールドに
は、切換スイッチ（23）がｂ側に接続されてメモリ（24
B）に撮像信号SOが供給されると共に、このメモリ（24
B）に書き込みアドレス信号が供給されるので、メモリ
（24B）にはフレームＢの撮像信号が書き込まれる。
3）がａ側に接続されてメモリ（24A）に撮像信号SOが供
給されると共に、このメモリ（24A）に書き込みアドレ
ス信号が供給されるので、メモリ（24A）にはフレーム
Ａの撮像信号が書き込まれる。一方、偶数フィールドに
は、切換スイッチ（23）がｂ側に接続されてメモリ（24
B）に撮像信号SOが供給されると共に、このメモリ（24
B）に書き込みアドレス信号が供給されるので、メモリ
（24B）にはフレームＢの撮像信号が書き込まれる。
また、端子（25）より供給されるクロックCLKは読み
出しクロック発生回路（30）に供給され、この読み出し
クロック発生回路（30）からの読み出しクロックRCLKは
D/A変換器（31）及び読み出しアドレス発生回路（32）
に供給される。また、端子（33）より供給される水平同
期信号HDは、位相比較器（341）、ローパスフィルタ（3
42）及び電圧制御発振器（343）を有してなるPLL回路
（34）に供給され、このPLL回路（34）からは、第３図
Ｅに示すように、各水平期間の前半では低レベル“0"と
なり、後半では高レベル“1"となる１水平周期でデュー
ティ50％のパルス信号PHが出力される。このパルス信号
PHは切換スイッチ（35）に切換制御信号として供給さ
れ、この切換スイッチ（35）は各水平期間の前半にはａ
側に、後半にはｂ側に、夫々接続されるようになされ
る。これと同時に、パルス信号PHは読み出しアドレス発
生回路（32）に制御信号として供給され、この読み出し
アドレス発生回路（32）からの読み出しアドレス信号
は、各水平期間の前半にはメモリ（24A）に、後半には
メモリ（24B）に、夫々供給されるようになされる。
出しクロック発生回路（30）に供給され、この読み出し
クロック発生回路（30）からの読み出しクロックRCLKは
D/A変換器（31）及び読み出しアドレス発生回路（32）
に供給される。また、端子（33）より供給される水平同
期信号HDは、位相比較器（341）、ローパスフィルタ（3
42）及び電圧制御発振器（343）を有してなるPLL回路
（34）に供給され、このPLL回路（34）からは、第３図
Ｅに示すように、各水平期間の前半では低レベル“0"と
なり、後半では高レベル“1"となる１水平周期でデュー
ティ50％のパルス信号PHが出力される。このパルス信号
PHは切換スイッチ（35）に切換制御信号として供給さ
れ、この切換スイッチ（35）は各水平期間の前半にはａ
側に、後半にはｂ側に、夫々接続されるようになされ
る。これと同時に、パルス信号PHは読み出しアドレス発
生回路（32）に制御信号として供給され、この読み出し
アドレス発生回路（32）からの読み出しアドレス信号
は、各水平期間の前半にはメモリ（24A）に、後半には
メモリ（24B）に、夫々供給されるようになされる。
このように、各水平期間の前半には、メモリ（24A）
に読み出しアドレス信号が供給されるので、このメモリ
（24A）より1/2水平期間分、つまり１ライン分の信号が
読み出されて切換スイッチ（35）のａ側に供給されると
共に、その後半には、メモリ（24B）に読み出しアドレ
ス信号が供給されるので、このメモリ（24B）より1/2水
平期間分、つまり１ライン分の信号が読み出されて切換
スイッチ（35）のｂ側に供給される。そして、切換スイ
ッチ（35）は、各水平期間の前半はａ側には接続され、
その後半はｂ側に接続されるので、この切換スイッチ
（35）からは、1/2水平期間の単位で、即ちライン信号
単位でフレームＡ及びＢの信号が交互に順次得られる。
そして、この切換スイッチ（35）の出力はD/A変換器（3
1）に供給されてアナログ信号とされ、このD/A変換器
（31）より導出される出力端子（36）には走査線変換さ
れた撮像信号SO′が得られる。
に読み出しアドレス信号が供給されるので、このメモリ
（24A）より1/2水平期間分、つまり１ライン分の信号が
読み出されて切換スイッチ（35）のａ側に供給されると
共に、その後半には、メモリ（24B）に読み出しアドレ
ス信号が供給されるので、このメモリ（24B）より1/2水
平期間分、つまり１ライン分の信号が読み出されて切換
スイッチ（35）のｂ側に供給される。そして、切換スイ
ッチ（35）は、各水平期間の前半はａ側には接続され、
その後半はｂ側に接続されるので、この切換スイッチ
（35）からは、1/2水平期間の単位で、即ちライン信号
単位でフレームＡ及びＢの信号が交互に順次得られる。
そして、この切換スイッチ（35）の出力はD/A変換器（3
1）に供給されてアナログ信号とされ、このD/A変換器
（31）より導出される出力端子（36）には走査線変換さ
れた撮像信号SO′が得られる。
例えば、入力端子（21）に供給される撮像信号SOが、
第３図Ｃに示すようであるとすると、走査線変換された
撮像信号SO′は、同図Ｆに示すようになり、その奇数フ
ィールド、偶数フィールドの信号は、各水平期間の前半
にフレームＡの撮像信号が、その後半にフレームＢの撮
像信号が配されて合成されたものとなる。
第３図Ｃに示すようであるとすると、走査線変換された
撮像信号SO′は、同図Ｆに示すようになり、その奇数フ
ィールド、偶数フィールドの信号は、各水平期間の前半
にフレームＡの撮像信号が、その後半にフレームＢの撮
像信号が配されて合成されたものとなる。
また、第１図に戻って、走査線変換回路（９）より出
力される撮像信号SO′はプロセス回路（12）に供給され
て、ガンマ補正，ブランキング信号混合，クリップ，輪
郭補正，同期信号付加等の処理がなされ、このプロセス
回路（12）より導出される出力端子（13）には映像信号
SVが得られる。
力される撮像信号SO′はプロセス回路（12）に供給され
て、ガンマ補正，ブランキング信号混合，クリップ，輪
郭補正，同期信号付加等の処理がなされ、このプロセス
回路（12）より導出される出力端子（13）には映像信号
SVが得られる。
本例はこのように構成されているので、出力端子（1
3）に得られる映像信号SVが、高品位ビデオシステムの
標準のモニターに供給されるときには、モニターの画面
上に、フレームＡ及びＢの撮像信号による画像IA及びIB
が同時に表示される。第４図Ｅは、撮像信号SO′が第３
図Ｆに示すようであるときのモニターの表示画像を示し
たものであり、フレームＡ及びＢの撮像信号による画像
IA及びIBが、画面の左右に同時に表示される。この第４
図Ｅにおいて、実線部は奇数フィールドの走査線、破線
部は偶数フィールドの走査線を示している。
3）に得られる映像信号SVが、高品位ビデオシステムの
標準のモニターに供給されるときには、モニターの画面
上に、フレームＡ及びＢの撮像信号による画像IA及びIB
が同時に表示される。第４図Ｅは、撮像信号SO′が第３
図Ｆに示すようであるときのモニターの表示画像を示し
たものであり、フレームＡ及びＢの撮像信号による画像
IA及びIBが、画面の左右に同時に表示される。この第４
図Ｅにおいて、実線部は奇数フィールドの走査線、破線
部は偶数フィールドの走査線を示している。
このように本例によれば、CCD撮像素子（１）は水平
方向の画素数が標準の1/2とされた1/2サイズのものであ
り、画素数が少ないので、全体として安価に構成するこ
とができる。また、このCCD撮像素子（１）より標準の
１フレーム期間にフレームＡ及びＢの撮像信号を得ると
共に、走査線変換回路（９）によって1/2水平期間単位
で走査線変換し、フレームＡ及びＢの撮像信号による画
像を同時表示できる撮像信号SO′を得るようにしている
ので、高品位ビデオシステムにおける標準モニターで画
像を再生できると共に、これを標準VTRで記録すること
ができる。さらに、フレームＡ及びＢの撮像信号による
1/2垂直期間差の画像IA及びIBを同時に観察できるの
で、動作解析に利用して好適なものとなる。
方向の画素数が標準の1/2とされた1/2サイズのものであ
り、画素数が少ないので、全体として安価に構成するこ
とができる。また、このCCD撮像素子（１）より標準の
１フレーム期間にフレームＡ及びＢの撮像信号を得ると
共に、走査線変換回路（９）によって1/2水平期間単位
で走査線変換し、フレームＡ及びＢの撮像信号による画
像を同時表示できる撮像信号SO′を得るようにしている
ので、高品位ビデオシステムにおける標準モニターで画
像を再生できると共に、これを標準VTRで記録すること
ができる。さらに、フレームＡ及びＢの撮像信号による
1/2垂直期間差の画像IA及びIBを同時に観察できるの
で、動作解析に利用して好適なものとなる。
なお、上述実施例において、CCD撮像素子（１）は水
平方向の画素数が標準の1/2とされた1/2サイズのもの
で、このCCD撮像素子（１）より標準の１フレーム期間
でフレームＡ及びＢの撮像信号を得、このフレームＡ及
びＢの撮像信号による画像が同時表示されるように走査
線変換回路（９）で走査線変換するものであるが、同様
にして、1/NサイズのCCD撮像素子を用いるものも構成す
ることができる。
平方向の画素数が標準の1/2とされた1/2サイズのもの
で、このCCD撮像素子（１）より標準の１フレーム期間
でフレームＡ及びＢの撮像信号を得、このフレームＡ及
びＢの撮像信号による画像が同時表示されるように走査
線変換回路（９）で走査線変換するものであるが、同様
にして、1/NサイズのCCD撮像素子を用いるものも構成す
ることができる。
例えば1/4サイズのCCD撮像素子、即ち水平方向及び垂
直方向の画素数が標準の1/2とされたCCD撮像素子を用い
るものにおいては、標準の１フレーム期間に、第５図Ｂ
に示すようにフレームＡ〜Ｄの撮像信号SOを得ると共
に、走査線変換回路では、この撮像信号SOが1/2水平期
間の信号単位で、即ちライン信号単位で走査線変換され
ることで同図Ｄに示すような走査線変換された撮像信号
SO′を得るようになされる。なお、同図Ａ及びＢは、夫
々垂直同期信号VD及び水平同期信号HDを示している。
直方向の画素数が標準の1/2とされたCCD撮像素子を用い
るものにおいては、標準の１フレーム期間に、第５図Ｂ
に示すようにフレームＡ〜Ｄの撮像信号SOを得ると共
に、走査線変換回路では、この撮像信号SOが1/2水平期
間の信号単位で、即ちライン信号単位で走査線変換され
ることで同図Ｄに示すような走査線変換された撮像信号
SO′を得るようになされる。なお、同図Ａ及びＢは、夫
々垂直同期信号VD及び水平同期信号HDを示している。
この、撮像信号SO′より形成された映像信号が高品位
ビデオシステムにおける標準のモニターに供給されると
きには、第６図Ａ〜Ｄに示すようなフレームＡ〜Ｄの撮
像信号による画像IA〜IDが、同図Ｅに示すようにモニタ
ーの画面上に同時に表示されることとなる。
ビデオシステムにおける標準のモニターに供給されると
きには、第６図Ａ〜Ｄに示すようなフレームＡ〜Ｄの撮
像信号による画像IA〜IDが、同図Ｅに示すようにモニタ
ーの画面上に同時に表示されることとなる。
なお、上述実施例は高品位ビデオシステムを例にとっ
て説明したが、通常のビデオシステムに対しても同様に
適用することができる。
て説明したが、通常のビデオシステムに対しても同様に
適用することができる。
以上述べた本発明によれば、CCD撮像素子の画素数が
標準の画素数より少なくなるので、全体として安価に構
成することができる。また、標準の水平方向の1/nの画
素数とされたCCD撮像素子より標準の１フレーム期間に
複数回撮像信号を得て、その走査線変換を標準の１水平
期間の1/nの期間の信号を単位として行ない、複数個の
画像を同時表示しうる撮像信号を得るようにしたので、
このように複数回得られる撮像信号を標準モニターで画
像再生できると共に、標準VTRで記録することもでき
る。さらに複数個の画像を同時表示し得る撮像信号を得
るようにしたので、一定時間差の複数個の画像を同時に
観察できる利点があり、例えば動作解析に利用すること
もできる。
標準の画素数より少なくなるので、全体として安価に構
成することができる。また、標準の水平方向の1/nの画
素数とされたCCD撮像素子より標準の１フレーム期間に
複数回撮像信号を得て、その走査線変換を標準の１水平
期間の1/nの期間の信号を単位として行ない、複数個の
画像を同時表示しうる撮像信号を得るようにしたので、
このように複数回得られる撮像信号を標準モニターで画
像再生できると共に、標準VTRで記録することもでき
る。さらに複数個の画像を同時表示し得る撮像信号を得
るようにしたので、一定時間差の複数個の画像を同時に
観察できる利点があり、例えば動作解析に利用すること
もできる。
第１図は本発明の一実施例を示す構成図、第２図は走査
線変換回路の具体構成図、第３図及び第４図は一実施例
の説明のための図、第５図及び第６図は本発明の他の実
施例の説明のための図である。 （１）はCCD撮像素子、（２）はタイミング発生回路、
（９）は走査線変換回路である。
線変換回路の具体構成図、第３図及び第４図は一実施例
の説明のための図、第５図及び第６図は本発明の他の実
施例の説明のための図である。 （１）はCCD撮像素子、（２）はタイミング発生回路、
（９）は走査線変換回路である。
Claims (1)
- 【請求項１】標準の水平方向の画素数をNHとしたとき、
水平方向にNH/nの画素数を有する撮像部と、この撮像部
からの電荷が転送されNH/nの画素数に対応する段数を持
つ水平出力レジスタ部とを有するCCD撮像素子と、 標準の１フレーム期間に上記CCD撮像素子で複数回得ら
れる撮像信号の走査線変換を、標準の１水平期間の1/n
の期間の信号を単位として行なう走査線変換回路とを備
えてなり、 上記走査線変換回路より上記複数回得られる撮像信号に
よる複数個の画像を同時表示し得る撮像信号を得ること
を特徴とする固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63039989A JP2596042B2 (ja) | 1988-02-23 | 1988-02-23 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63039989A JP2596042B2 (ja) | 1988-02-23 | 1988-02-23 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01215186A JPH01215186A (ja) | 1989-08-29 |
| JP2596042B2 true JP2596042B2 (ja) | 1997-04-02 |
Family
ID=12568347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63039989A Expired - Fee Related JP2596042B2 (ja) | 1988-02-23 | 1988-02-23 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2596042B2 (ja) |
-
1988
- 1988-02-23 JP JP63039989A patent/JP2596042B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01215186A (ja) | 1989-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5663761A (en) | Solid-state image pick-up apparatus with two channels | |
| JP3740235B2 (ja) | 撮像装置及び撮像記録再生装置 | |
| JP2002010129A (ja) | Ｖｔｒ一体型撮像装置 | |
| JP2650186B2 (ja) | 静止画映像信号処理装置 | |
| JPS63205778A (ja) | ビデオ信号デイジタル化回路 | |
| JPH089269A (ja) | 高感度テレビカメラ装置 | |
| US5119191A (en) | Flicker processor for cinema video assist | |
| JPH09307832A (ja) | 画面比変換装置及び方法 | |
| US4901148A (en) | Data processing device | |
| JP2004522364A (ja) | 映像監視システムの映像出力方法 | |
| JP2596042B2 (ja) | 固体撮像装置 | |
| JP2000023033A (ja) | 分割マルチ画面表示装置 | |
| JP2718409B2 (ja) | ビデオ記録装置 | |
| JP2990169B1 (ja) | スキャンコンバータ | |
| JP2607550B2 (ja) | 固体撮像装置 | |
| JP2550567B2 (ja) | 高速撮像装置 | |
| KR100192949B1 (ko) | 투사형 화상표시시스템의 순차주사변환장치 | |
| JP3180624B2 (ja) | テレビジョンカメラ装置 | |
| JPS6150474A (ja) | 走査変換装置 | |
| JPS61114682A (ja) | 画像処理回路 | |
| JP2001057654A (ja) | 高感度撮像装置 | |
| JP3078024B2 (ja) | 映像信号記録再生処理装置 | |
| JP2602189B2 (ja) | 画像表示方法 | |
| JP2548017B2 (ja) | 倍速変換装置 | |
| JP3152641B2 (ja) | 再生画面の表示方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |