JPH01215186A

JPH01215186A - 固体撮像装置

Info

Publication number: JPH01215186A
Application number: JP63039989A
Authority: JP
Inventors: Fumio Nagumo; 名雲　文男
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1988-02-23
Filing date: 1988-02-23
Publication date: 1989-08-29
Anticipated expiration: 2012-04-02
Also published as: JP2596042B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、水平方向の画素数が、標準の水平方向の画素
数よりも少なくされたＣＣＤ撮像素子を用いて構成され
る固体撮像装置に関する。

〔発明の概要〕

本発明は、水平方向の画素数が、標準の水平方向の画素
数のｌ／ｎの画素数とされたＣＣＤ撮像素子より、標準
の１フレーム期間に複数回撮像信号を得て、その走査線
変換を標準の１水平期間の１／ｎの期間の信号を単位と
して行ない、複数個の画像を同時表示し得る撮像信号を
得るようにしたことにより、安価に構成でき、また、複
数回得られる撮像信号を標準モニターで画像再生できる
と共に標準Ｖ’ｌ″Ｒで記録でき、さらに、一定時間差
の複数個の画像を同時に観察できるようにしたものであ
る。

〔従来の技術〕

面品位テレビジョンは、例えば１１２５本／６０フィー
ルド、インターレース比２：１．アスペクト比９：１６
の表示がなされるものであり、例えばＮＴＳＣ方式のテ
レビジョン（５２５本／６０フィールド、インターレー
ス比２：１．アスペクト比３：４）に比べて約４倍の情
報社を持っている。

ごのように茜品位テレビジョンのアスペクト比は、９：
１６であるので、高品位ビデオシステムにおける固体撮
像装置に使用されるＣＣＤ撮像素子の画素数は、このア
スペクト比に対応したものとされている。例えば、垂直
方向に１０３５の画素数を有すると共に、水平方向に１
９２０の画素数を有するようになされている。

〔発明が解決しようとする課題〕

このように、高品位ビデオシステムにおけるＣＣＤ撮像
素子の画素数は非常に多くなるので、高価となる問題が
あった。

また、産業用途では、アスペクト比が９：１６である必
要はなく、例えばｌ：１のアスペクト比が望まれる場合
が多い。

なお、アスペクト比が、例えばｌ：ｌとなるようにＣＣ
０４＠＠素子を構成する場合であっても、モニター、ビ
デオテープレコーダ（Ｖ　’ｌ’　）（）等の周辺機器
として、高品位ビデオシステムの標準機撞を利用できる
ことが望ましい。

本発明は、このような点を考慮し、安ＩＩＮ＋に構成で
き、また、標準モニター、標準Ｖ　Ｔ　Ｒを使用でき、
さらに、一定時間差の複数個の画像を同時に観察できる
ようにすることを目的とするものである。

〔課題を解決するための手段〕

本発明は、標準の水平方向の画素数をＮＨとしたとき、
水平方向にＮ　Ｈ／　ｎの画素数を有する撮像部と、こ
の撮像部からの電荷が転送されＮ　Ｈ／　ｎの画素数に
対応する段数を持つ水平出力レジスフ部とを有するｃｃ
ｕｆｌｌｌ象素子（１）色素子準の１フレーム期間にＣ
ＣＤ撮像素子（１）で複数回前られる撮像信号の走査線
変換を、標準の１水平期間のｌ／ｎの期間の信号を単位
として行なう走査線変換回路（９）とを備えてなるもの
であり、走査線変換回路（９）より複数回前られる撮像
信号による複数個の画像客同時表示し得る撮像信号を得
るようにしたものである。

１作用」上述構成においζは、ＣＣＤ撮像素子（１）の画素数が
標準の画素数より少なくなるので、安価に構成し得る。

また、標準の水平方向の画素数の１／ｎの画像数とされ
たＣＣＤ撮像素子（１）より、標準の１フレーム期間に
複数回撮像信号を得て、その走査線変換を標準の１水平
期間のｌ／ｎの期間の信号を単位として行ない、複数個
の画像を同時表示し得る描像信号を得るようにしたので
、複数回前られる撮像信号を標準モニターで画像再生し
得ると共に標準Ｖ　’ｌ’　Ｒで記録し得る。さらに、
複数個の画像を同時表示し得る撮像信号をｉ＃るように
したので、一定時間差の複数個の画像を同時に観察し得
る。

〔実施例〕

以下、第１図を参照しながら本発明の一実施例について
説明する。本例は、例えばインターライントランスファ
一方式のＣＣＤ撮像素子を用いて構成した例である。

゛　同図において、（Ｌ）はインターライントランスフ
ァ一方式のｃｃＤｔ！＆＠！素子である。このＣＣＤ撮
像素子＋１１は、高品位ビデオシステムにおける固体撮
像装置に使用される標準のＣＣＤ撮像素子（ｇｌ直方向
の画素数がＮ　Ｖ　％例えば１０３５．水平方向の画素
数がＮＨ＋例えば１９２０）に対して、水平方向の画素
数が１／２とされ、アスペクト比９：８に対応する構成
とされる。即ち、垂直方向にＮνの内素数を有すると共
に、水平方向にＮＨ／２の画素数を有する１／２サイズ
のものとされる。

また、（２）はタイミング発生回路であり、このタイミ
ング発生回路（２）には、端子（３）及び（４）より、
夫々高品位テレビジョンにおける水平同期信号ＨＤ及び
垂直同期信号ＶＤが供給される。そして、このタイミン
グ発生回路（２）よりＣＣＤ撮像素子（１）の垂直シフ
トレジスタ（図示せず）には、　１／２水平周期の４相
の垂直転送りロックφｖ１〜φｖ４が供給され、受光部
（図示せず）に蓄積された信号電荷の垂直シフトレジス
タへの転送、及びこのように垂直シフトレジスタに転送
された信号電荷の水平シフトレジスタ（５）への転送が
行なわれる。この場合、垂直転送りロックφｖ１〜ψｖ
４は１／２水平周期であるので、奇数フィールドの最初
及び中間で、夫々受光部に蓄積されている奇数フィール
ドライン及び偶数フィールドラインの信号電荷が垂直シ
フトレジスタに転送されたのち、垂直シフトレジスタに
よって水平シフトレジスタ（５）に、１／２水平周期毎
に１ライン分ずつ転送される。

同様に、偶数フィールドの最初及び中間で、夫々受光部
に蓄積されている奇数フィールドライン及び偶数フィー
ルドラインの信号電荷が垂直シフトレジスタに転送され
たのち、垂直シフトレジスタによって水平シフトレジス
タ（５）に、　ｌ／２水平周期毎に１ライン分ずつ転送
される。

また、タイミング発生回路（２）より、ＣＣＤ撮像素子
（１１の水平シフトレジスタ（５）には、１画素周期の
２相の水平転送りロックφＨ１＋　φＨ２が供給される
。この水平転送りロックφＨ１＋　φＨ２の周波数は、
水平方向の画素数がＮＨである標準のＣＣＬ）撮像素子
に供給される水平転送りロックと同じ周波数とされる。

即ち、ＮＨの画素数を１水平期間に読み出し得る周波数
とされる。そして、信号電荷は電荷検出部（６；を介し
て順次取り出される。この場合、ｃｃＤＪＭ＠！素子＋
１）の水平方向の画素数は標準の１／２とされているの
で、水平シフトレジスタ（５）に、　ｌ／２水平周期毎
に転送される１９４７分の信号電荷は全て取り出される
。

このＣＣＤ撮像素子（１）の電荷検出部（６）の出力は
、サンプルホールド回路（７）に供給される。このサン
プルホールド回路（７）には、タイミング発生回路（２
）より電荷検出部（６）の出力の信号レベル期間に対応
してサンプリングパルスＰｓが供給され、このサンプル
ホールド回路（７）からは、本来の奇数フ、イールドの
期間に、奇数フィールドラインの信号（フィールドＩの
信号）及び偶数フィールドラインの信号（フィールド２
の信号）が連続した１フレーム（フレームＡ）の撮像信
号が得られると共に、同様に本来の偶数フィールドの期
間に、奇数フィールドラインの信号（フィールｌ”　１
の信号）及び偶数フィールドラインの信号（フィールド
２の信号）が連続した１フレーム（フレームＢ）の撮像
信号が得られる。

例えば、ＣＣＤ撮像素子（１）の水平ラインを９ライン
とし、第１ライン〜第５ラインが奇数フィールドライン
、第６ライン〜第９ラインが偶数フィールドラインとす
ると、本来の奇数フィールドの期間には、第４図Ａに示
すように、フィールドｌの信号としてＡｌ−Ａ３、フィ
ールド２の信号としてＡ６〜Ａ９のライン信号が連続し
たフレームＡの撮像信号が得られると共に、同様に本来
の偶数フィールドの期間には、同図Ｂにｍすように、フ
ィールドｌの信号としてＢ１−８５、フィールド２の信
号としてＢ６〜Ｂ９のライン信号が連続したフレームＢ
の撮像信号が得られる。したがって、サンプルホールド
回路（７）からは、第３図Ｃに示すような撮像信号が得
られる。ここで、同図Ａ及びＤは、夫々垂直同期信号Ｖ
Ｄ及び水平同期信号ＨＤを示している。なお、第４図Ｃ
及びＤは、夫々フレームＡ及びＢの撮像信号による表示
画像を示しており、実線部はフィールド１の走査線、破
線部はフィールド２の走査線を示している。

また、サンプルホールド回路（７）からの撮像信号Ｓｏ
はクランプ回路（８）に供給される。このクランプ回路
（８）には、タイミング発生回路（２）より、描像信号
Ｓｏのオプティカルブラックレベル（図承せず）の期間
に対応したクランプパルスＰＣＬが供給され、撮像信号
ＳＯのオプティカルブラックレベルが一定レベルとなる
ようにクランプされる。

また、このクランプ回路（８）でクランプされた撮像信
号Ｓｏは、走査線変換回路（９）を構成するメモリ　（
ｌＯ）に供給される。また、（１１）は、走査線変換回
路（９）を構成する読み出し／Ｗき込み制御回路であり
、この制御回路（１１）には、タイミング発生回路（２
）よりクロックＣＬＫが供給されると共に同期信号ＶＤ
、Ｈ１）が供給され、この制御回路（１１）によりメモ
リ　（ｌＯ）が制御される。そして、メモリ　（１０）
には、＃Ｍ像信号ＳＯのフレームＡ及びフレームＢの撮
像信号が順次供給されて書き込まれると共に、このメモ
リ　（１０）より、　１／２水平期間の単位で、即ちラ
イン信号単位でフレームＡ及びＢの信号が父互に順次読
み出される。第２図は、この走査線変換回路（９）の具
体構成図を示すものである。同図において、入力端子（
２１）より供給される撮像信号Ｓｏは、Ａ／Ｌｌ変換器
（２２）でデジタル信号に変換されたのち、切換スイッ
チ（２３）のａ側及びｂ側を介してメモリ　（２４Ａ）
及び（２４Ｂ　）に供給される。また、一端子（２５）
より供給されるクロックＣｊＫは書き込みクロック発生
回路（２６）に供給され、この書き込みクロック発生回
路（２６）からの暑き込みクロックＷＣＬＫはＡ／Ｄ変
換器（２２）及び書き込みアドレス発生回路（２７）に
供給される。また、端子（２８）より供給される垂直同
期信号Ｖｌ）は′■゛フリフプフ［１ノブ（２９）に供
給され、このＴフリップフロップ（２９）からは、第３
図Ｂに示すように、奇数フィールドで低レベル“０”と
なり、偶数フィールドで高し・＼ル″１′となる１フレ
ーム周期のパルス信号ｐＦが出力される。このパルス信
号ＰＦは切換スイッチ（２３）に切換制御信号として供
給され、この切換スイッチ（２３）は、奇数フィールド
にはａ側に、偶数フィールドにはｂ側に、夫々接続され
るようになされる。これと同時に、パルス信号ｐ　ｒｅ
は書き込みアドレス発生回路（２７）に制御信号として
供給され、この書き込みアドレス発生回路（２７）から
の書き込みアドレス信号は、奇数フィールドにはメモリ
　（２４Ａ）に、偶数フィールドにはメモリ　（２４Ｂ
）に、夫々供給されるようになされる。

このように、奇数フィールドには、切換スイッチ（２３
）がａ側に接続されてメモリ（２４Ａ）に撮像信号Ｓｏ
が供給されると共に、このメモリ　（２４＾）に書き込
みアドレス信号が供給されるので、メモリ　（２４Ａ）
にはフレームＡの撮像信号が書き込まれる。一方、偶数
フィールドには、切換スイッチ（２３）がｂ側に接続さ
れてメモリ　（２４Ｂ）に撮像信号Ｓｏが供給されると
共に、このメモリ　（２４Ｂ　）に書き込みアドレス信
号が供給されるので、メモリ　（２４Ｂ）にはフレーム
Ｂの撮像信号が書き込まれる。

また、端子（２５）より供給されるクロックＣＬＫは読
み出しクロック発生回路（３０）に供給され、この読み
出しクロック発生回路（３０）からの読み出しクロック
ＲＣＬＫは０／八変換器（３１）及び読み出しアドレス
発生回路（３２）に供給される。

また、端子（３３）より供給される水平同期信号ＨＬ）
は、位相比較器（３４１）　、ローパスフィルタ（３４
２）及び電圧制御発振器（３４３）を有してなるＰＬＬ
回路（３４）に供給され、このＰＬＬ回路（３４）から
は、第３図Ｅに示すように、各水平期間の前半では低レ
ベル“Ｏ″となり、後半では高レベル“ｌ”となる１水
平周期でデユーティ５０％ノパルス信号ＰＨが出力され
る。このパルス信号ＰＭは切換スイッチ（３５）に切換
制御信号として供給され、この切換スイッチ（３５）は
各水平期間の前半にはａ　１１！Ｉに、後半にはｂ側に
、夫々接続されるようになされる。これと同時に、パル
ス信号ＰＭは読み出しアドレス発生回路（３２）に制御
信号として供給され、この読み出しアドレス発生回路（
３２）からの読み出しアドレス信号は、各水平期間の前
半にはメモリ　（２４Ａ）に、後半にはメモリ　（２４
Ｂ）に、夫々供給されるようになされる。

このように、各水平期間の前半には、メモリ（２４Ａ）
’に読み出しアドレス信号が供給されるので、このメモ
リ　（２４Ａ　）より　１／２水平期間分、つまり１９
４２分の信号が読み出されて切換スイッチ（３５）のａ
側に供給されると共に、その後半には、メモリ　（２４
Ｂ）に読み出しアドレス信号が供給されるので、このメ
モリ　（２４Ｂ　）より　１／２水平期間分、つまり１
９４２分の信号が読み出されて切換スイッチ（３５）の
ｂ側に供給される。そして、切換スイッチ（３５）は、
各水平期間の前半はａ側には接続され、その後半はｂ側
に接続されるので、この切換スイッチ（３５）からは、
　１／２水平期間の単位で、即ちライン信号単位でフレ
ームＡ及びＢの信号が交互に順次群られる。そして、こ
の切換スイッチ（３５）の出力は０／＾変換器（３１）
に供給されてアナログ信号とされ、このＤ／＾変換器（
３１）より導出される出方端子（３６）には走査線変換
された撮像信号Ｓｏ’が得られる。

例えば、入力端子（２１）に供給される撮像信号Ｓｏが
、第３図Ｃに示すようであるとすると、走査線変換され
た撮像信号Ｓｏ’は、同図ドに示すようになり、その奇
数フィールド、偶数フィールドの信号は、各水平期間の
前半にフレームＡの撮像信号が、その後半にフレームＢ
の撮像信号が配されて合成されたものとなる。

また、第１図に戻って、走査線変換回路（９）より出力
される撮像信号Ｓｏ’はプロセス回路（１２）に供給さ
れて、ガンマ補正、ブランキング信号混合。

クリップ、輪郭補正、同期信号付加等の処理がなされ、
このプロセス回路（１２）より導出される出力端子（１
３）には映像信号Ｓｖが得られる。

本例はこのように構成されているので、出力端子（１３
）に得られる映像信号Ｓｖが、高品位ビデオシステムの
標準のモニターに供給されるときには、モニターの画面
上に、フレームＡ及びＢの撮＠！信号による画像ＩＡ及
び１Ｂが同時に表示される。第４図Ｅは、撮像信号Ｓｏ
’が第３図Ｆに示すようであるときのモニターの表示画
像を示したものであり、フレームＡ及びＢの撮像信号に
よる画像■Δ及びＩＢが、画面の左右に同時に表示され
る。この第４図Ｅにおいて、実線部は奇数フィールドの
走査線、破線部は偶数フィールドの走査線を示している
。

このように本例によれば、ＣＣＤ撮像素子（１）は水平
方向の画素数が標準の１／２とされた１／２サイズのも
のであり、画素数が少ないので、全体として安価に構成
することができる。また、このｃ　ＣＤ　ｔＪａ像素子
＋１）より標準の１フレーム期間にフレームＡ及びＢの
撮像信号を得ると共に、走査線変換回ｖＰｒ（９１によ
って１／２水平期間単位で走査線変換し、フレームＡ及
びＢの撮像信号による画像を同時表示できる撮像信号Ｓ
ｏ’を得るようにしているので、高品位ビデオシステム
における標準モニターで画像を再生できると共に、これ
を標準ＶＴＲで記録することができる。さらに、フレー
ムＡ及びＢの撮像信号による１／２垂直期間差の画（Ｉ
！１＾及び１Ｂを同時に観察できるので、動作解析に利
用して好適なものとなる。

なお、上述実施例において、ＣＣＬ）撮像素子（１）は
水平方向の画素数が標準の１／２とされた１／２サイズ
のもので、このＣＣＤｊ１ｇＣ０９１ｇ像上子標準の１
フレーム期間でフレームＡ及びＢの撮像信号を得、この
フレームＡ及びＢの撮像信号による画像が同時表示され
るように走査線変換回路（９）で走査線変換するもので
あるが、同様にして、１／ＮサイズのＣＣＤ撮像素子を
用いるものも構成することができる。

例えば１／４サイズのＣＣＤ撮像素子、即ち水平方向及
び垂直方向の画素数が標準の１／２とされたＣＣＤ撮像
素子を用いるものにおいては、標準の１フレーム期間に
、ＳＳ図Ｂに示すようにフレームＡ−Ｄの撮像信号Ｓｏ
を得ると共に、走査線変換回路では、この撮像信号Ｓｏ
が１／２水平期間の信号単位で、即ちライン信号単位で
走査線変換されることで同図りに示すような走査線変換
された撮像信号Ｓｏ′を得るようになされる。なお、同
図Ａ及びＢは、夫々垂直同期信号ＶＤ及び水平同期信号
ＨＤを示している。

この、撮像信号Ｓｏ’より形成された映像信号が高品位
ビデオシステムにおける標準のモニターに供給されると
きには、第６図Ａ−Ｄに示すようなフレームＡ−１）の
撮像信号による画像ＩＡ”ｉ。

が、同図Ｅに示すようにモニターの画面上に同時に表示
されることとなる。

なお、上述実施例は高品位ビデオシステムを例にとって
説明したが、通常のビデオシステムに対しても同様に通
用することができる。

〔発明の効果〕

以上述べた本発明によれば、ＣＣＩＪＩＪｄ像４子の画
素数が標準の画素数より少なくなるので、全体として安
価に構成することができる。また、標準の水平方向の１
／ｎの画素数とされたＣＣＬ）撮像素子より標準の１フ
レーム期間に複数回偶像信号を得て、その走査線変換を
標準の１水平期間の１／ｎの期間の信号を単位として行
ない、複数（ＩＮの画像を同時表示しうる撮像信号を得
るようにしたので、このように複数回得られる撮像信号
を標準モニターで画像再生できると共に、標準Ｖ　′ｒ
Ｒで記録することもできる。さらに複数個のｉｌ！ｌｌ
像を同時表示し得る撮像信号を得るようにしたので、一
定時間差の複数個の画像を同時に観察できる利点があり
、例えば動作解析に利用することもできる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す構成図、第２図は走査
線変換回路の具体構成図、第３図及び第４図は一実施例
の説明のための図、第５図及び第６図は本発明の他の実
施例の説明のための図である。１１はＣＣＤ撮像素子、（２）はタイミング発生回路、
（９）は走査線変換回路である。

Claims

【特許請求の範囲】標準の水平方向の画素数をＮ＿Ｈとしたとき、水平方向
にＮ＿Ｈ／ｎの画素数を有する撮像部と、この撮像部か
らの電荷が転送されＮ＿Ｈ／ｎの画素数に対応する段数
を持つ水平出力レジスタ部とを有するＣＣＤ撮像素子と
、標準の１フレーム期間に上記ＣＣＤ撮像素子で複数回得
られる撮像信号の走査線変換を、標準の１水平期間の１
／ｎの期間の信号を単位として行なう走査線変換回路と
を備えてなり、上記走査線変換回路より上記複数回得られる撮像信号に
よる複数個の画像を同時表示し得る撮像信号を得ること
を特徴とする固体撮像装置。