JPS6064386A

JPS6064386A - 画像表示装置

Info

Publication number: JPS6064386A
Application number: JP58174795A
Authority: JP
Inventors: 均佐藤
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1983-09-20
Filing date: 1983-09-20
Publication date: 1985-04-12
Also published as: EP0140128B1; DE3486099T2; US4769640A; EP0140128A3; DE3486099D1; EP0140128A2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の技術分野］本発明は断層撮影装置、例えばＸｔｌＡＣＴ装置。

核磁気共鳴（ＮＭＲ）ＣＴ装置等の画像表示装置に関す
るものである。

［発明の技術的背景とその問題点］ＸＩＩＣＴ装置、核磁気共鳴ＣＴ装置等に具備される画
像表示装置において、５１２２マトリツクスのシネ表示
（動画表示）を行う場合、従来方法によれば、一枚当り
５１２２マトリツクス画像の２０枚〜３０枚分に相当す
る容量を有する画像メモリを必要とし、しかも２０枚〜
３０枚分の画像を高速に切り換え表示しなければならず
、シネ表示が非常に困難であった。

「発明の目的」本発明は前記事情に鑑みてなされたもので、表示手段に
おける複数画像の切り換え表示を高速に行い得るととも
にシネ表示を容易に行い得るところの画像表示装置を提
供することを目的とする。

［発明の概要コ前記目的を達成するための本発明の概要は、画像データ
を格納するフレームメモリと該フレームメモリから読み
出される画像データをデータ変換するデータ変換メモリ
と、該データ変換メモリから転送される画像データを格
納するディスプレイメモリと、該ディスプレイメモリか
ら読み出される画像データを表示する表示手段とを具備
する画像表示装置において、前記ディスプレイメモリか
ら画像データを読み出す際に、前記表示手段の表示に必
要な同期信号に同期したアドレス信号を基に、前記フレ
ームメモリの一部所望の画像データをデータ変換メモリ
を介して前記ディスプレイメモリに転送させるメモリ制
御手段とを具備するものである。

［発明の実施例１以下、本発明の実施例について図面を参照しながら説明
する。

第１図は本発明に係る画像表示装置の構成を示す概略ブ
ロック図である。同図１０は、ライト信号ＣＷを基に図
示しない中央演算処理装Ｍ　（ＣＰＵ）から転送される
画像データＣＤを記憶するフレームメモリであり、その
出力Ｆｄは、マルチプレクサ（ＭＵＸ）１６を介して、
後段に配置されるデータ変換メモリ７に人力される。こ
のデータ変換メモリ７は、前記フレームメモリ１０のｎ
ビット（ｎｂｉｔ）の出力Ｆｄをｎ１ビツトの出力Ｃｄ
に変換するものであり、２×０１ビツトの容量を有する
。又、このデータ変換メモリ７は図示しない中央演算処
理装置（ＣＰＵ）から書き込み（ライト）可能となって
おり、図示しないＣＰＵにより、Ｆｄをｎ１ビツトの出
力Ｃｄに変換する各種テーブルを使うことができる。し
かして、このデータ変換メモリ７の出力Ｃｄは後段に配
置され、かつ、マトリックスサイズＸ、Ｙにおいて前記
フレームメモリ１０と同一空間上に位置するディスプレ
イメモリ１１に入力される。ディスプレイメモリ１１の
出力Ｄｄは、後段に配置されるＤ／Ａ〈ディジタル・ア
ナログ〉変換手段６を介し、図示しない表示手段（ＣＲ
Ｔディスプレイ）の画像表示に供される。

次に、前記フレームメモリ１０及びディスプレイメモリ
１１等の動作制御を行なうメモリ制御手段１５の構成を
説明する。タイミングジエネレー３− タ３は基本クロックＣＩ　ＫＡを入力し、図示しない表
示手段の画像表示に供される水平同期信号１」Ｄ、垂直
同期信号ＶＤ、水平方向ブランキング信号１−ＩＢ　Ｌ
　Ｋ　、垂直方向ブランキング信号ＶＢＬＫ及び後段に
配置されるＦＭアドレス生成カウンタ（ＦＭ　ＡＤＲＣ
ＮＴ）２．ＤＭアドレス生成カウンタ（ＤＭ　ＡＤＲＣ
ＮＴ）５に入力される信号ＣＬ　Ｋ　Ｂを発生するもの
である。また、タイミングジェネレータ４は基本クロッ
クＣＬＫＡ及びフレームメモリ１０における特定サイズ
（後述する部分転送サイズ）を設定する信号ｆ　（×。

■）を例えば図示しないＣＰＵを介して入力し、前記水
平同期信号ＨＤ及び前記垂直同期信号ＶＤに同期した信
号Ｆ（ｘ）、Ｆ（ｙ）を発生するものである。しかして
、このタイミングジェネレータ４の出力である信号Ｆ（
Ｘ）、Ｆ（Ｖ）は、後段に配置され、かつ２人力を有す
る論理積回路９を介し、部分転送アドレス信号Ｆ　（ｘ
　、　ｙ　）として、ＦＭアドレス生成カウンタ２及び
後段に配置され、かつ３人力を有する論理積回路８の一
方の４− 入力端に入力される。

ここで、前記ＦＭアドレス生成カウンタ２は、例えばシ
ンクロナスロードカウンタであり、前記タイミングジェ
ネレータ３の出力である信号ＣＬＫＢ、前記論理積回路
９の出力である部分転送アドレス信号Ｆ　（Ｘ　、　Ｖ
　）及び外部より入力されるフレームメモリスタートア
ドレス信号Ｓ　（ｘ　、　ｙ　）を入力し、後段に配置
されるマルチプレクサ（ＭＵＸ）１の一方の入力端に入
力される信号ｆ（ｘａ。

ｙａ）を発生されるものである。該マルチプレクサ１は
、前記ＦＭアドレス生成カウンタ２の出力信号ｆ　（ｘ
ａ、　ｙａ）及びＣＰＵアドレスバスがら転送されるア
ドレス信号ＣＡのいずれかを選択し、アドレス信号Ｆ　
（Ｘａ、　Ｖａ）として、フレームメモリ１０に対して
出力するものである。

また、前記論理積回路８は、論理積回路９の出力である
部分転送アドレス信号Ｆ　（ｘ　、　ｖ　）及びそれぞ
れ外部より入力される部分転送スタート信号ＴＲＦＧＯ
，書き込み信号ＷＥを入力し、ディスプレイメモリ１１
に対し、ライト信号ＤＷＥを出力する。

負論理積回路１２は、タイミングジェネレータ３から出
力される水平方向ブラン４：ング信号１−Ｉ　Ｂ　Ｌ　
Ｋ及び垂直方向ブランキング信号ＶＢＬＫを入力し、０
Ｍアドレス生成カウンタ５に対し、カウントイネーブル
信号ＨＵ　Ｂ　Ｌ　Ｋを出力する。

この０Ｍアドレス生成カウンタ５は、前記負論理積回路
１２から出力されるカウントイネーブル信号）−ＩＵＢ
ＬＫを入力し前記タイミングジェネレータ１から出力さ
れる信号ＣＬ　Ｋ　Ｂを入力し、ディスプレイメモリ１
１に入力されるアドレス信号Ｄ（ｙ、ａ、　ｙａ）を発
生させるものである。

このにうに構成される装置の作用について説明する。

先ず、フレームメモリ１ｏへの画像データ書き込みにつ
いて説明する。フレームメモリ１ｏに画像データが書き
込まれる場合、マルチプレクサ１は、ＣＰＵアドレスバ
スがら転送されるアドレス信号ＣＡを有効とし、このア
ドレス信＠ＯＡをフレームメモリ１０に転送する。そこ
で、フレームメモリ１０は、このアドレス信号ＣＡ及び
ライト信＠（例えばＣＰＵから出力される）ｃｗにより
、ＣＰＵから転送される画像データをメモリ内に書き込
むのである。

尚、前記タイミングジェネレータ４に入力されるｆ（ｘ
、ｙ）は、前処理として、例えば、トラックボール又は
ジョイステック等により予め設定された領域（部分転送
サイズ）であり、例えば図示しないＣＰＵを介して入力
される。

次に、フレームメモリのアドレス信号Ｆ（ｘａ。

ｙａ）について説明する。このアドレス信号Ｆ（ｘａ。

ｙａ）は、マルチプレクサ１がＦＭアドレス生成カウン
タ２の出力ｆ　（ｘａ、　ｙａ）を有効とする場合の出
力信号である。すなわち、タイミングジェネレータ４の
出力Ｆ（ｘ）、Ｆ（ｙ）の論理積Ｆ（×。

■）をロード信号とし、外部より入力されるスタートア
ドレス信号Ｓ　（ｘ　、　ｙ　）をロード入力信号とす
るＦＭアドレス生成カウンタ２の出力ｆ（ｘａ。

Ｖａ）によって、フレームメモリ１ｏの内容が読み出さ
れるのである。このようにしてフレームメモ７− リ１０から読み出されたｎｏビットの画像データＦｄは
、マルチプレクサ１６を介し、データ変換手段７により
　０１ビツトの画像データＣｄに変換された後、ディス
プレイメモリ１１に入力される。

尚、データ変換メモリ７のテーブルは、前もって図示し
ないＣＰＵよりマルチプレクサ１３を介して入力される
ＣＰＵアドレスＣＡをアドレス入力として有効とした際
に、データＣＤ（例えばＣＰＵより出力される）及びラ
イト信号ＣＷにより、ＣＰＵから転送される各種テーブ
ルを書き込むのである。

ディスプレイメモリ１１へのデータ書き込みは、論理積
回路８の出力ＤＥＷがイネーブル状態のとき行われる。

またディスプレイメモリ１１の書き込み・読み出しアド
レスは、タイミングジェネレータ３の出力ＣＬＫＢ、及
びそれぞれ水平、垂直方向のブランキング信号であると
ころのＨＢＬＫ。

ＶＢＬＫの負論理積ＨＶＢＬＫ　（負論理積回路１２の
出力）を入力とする０Ｍアドレス生成カウンタ５の出力
Ｑ　（ｘａ、　ｙａ）によって指定される。こ８− のＤ　（ｘａ、　ｙａ）は、例えば＜０．０）よりスタ
ートし、（１，０）（２，Ｏ）・・・（Ｘ、０）（０゜
１）（１，１）（２，１）（３，１）・・・（０，Ｙ）
（１，Ｙ）（２，Ｙ）・・・（Ｘ、Ｙ）（０，０）（１
，０）・・・の順で出力され、それぞれ図示しない表示
手段の水平、垂直同期信号であるところのトＩＤ、ＶＤ
に同期した信号である。しかして、Ｄ（ｘａ、　ｙａ）
によりディスプレイ１１から読み出された信号Ｄｄは、
Ｄ／Ａ変換手段６を介し、ビデオ信号として図示しない
表示手段の画像表示に供されることになる。

このように、メモリ制御手段１５がフレームメモリ１０
及びディスプレイメモリ１１の動作を制御することによ
って、フレームメモリ１０の特定部分の画像データのみ
をディスプレイメモリ１１に転送（部分転送）すること
が可能となる。以下、本装置における部分転送について
説明する。

例えば、フレームメモリ１０の斜線で示す部分のみを転
送する場合、スタートアドレス（ｆｘ、　ｆｙ）をＳ　
（ｘ　、　ｖ　）としてＦＭアドレス生成カウンタ２に
入力し、また、部分転送マトリックスサイズｘ、ｙをＦ
　（Ｘ　、　Ｖ　）としてジェネレータ４に入力する。

ｆ（ｘ、ｙ）が入力されたジェネレータ４は、ＨＤ、Ｖ
Ｄに同期した部分転送用アドレス信号Ｆ（ｘ）、Ｆ（ｙ
）（第３図）を出力する。

そして、ＤＭアドレス生成カウンタ５にＣＩ−Ｋ　Ｂが
入力されると、ディスプレイメモリ１１のアドレスＤ　
（ｘａ、　ｙａ）が増加し、アドレス（ｄｘ、　ｄｙ）
を示したとぎ、Ｆ　（Ｘ　、　Ｖ　）がＦＭアドレス生
成カウンタ２をカウントイネーブルにする。また、シン
クロナスロードカウンタであるＦＭアドレス生成カウン
タ２は、フレームメモリ１０のスタートアドレスＳ　（
ｘ　、　ｙ　）をｆ’ｘ、　ｆｙとしてロードすると同
時にカウントイネーブルになるので、Ｆ（ｘａ、　ｙａ
）は、ディスプレイメモリ１１のアドレスの増加と同期
し、アドレスインクリメントモードとなる。このとき、
論理積回路９の論理積条件が成立しく外部より入力され
る部分転送モードにする信号ＴＲＦＧＯは、このとき「
高」のレベルとなる）、ＤＷＥがイネーブルになる。よ
ってディスプレイメモリ１１はライトモードになる。

ここで、第２図から第５図を参照し、部分転送の際の動
作タイミングについて３１明する。第２図においてＦ（
ｘ）、Ｆ（Ｖ）は、タイミングジェネレータ４に設定さ
れた部分転送用フレームメモリスタートアドレス　ｆ（
ｘ、ｙ）から１−ＩＤ、ＶＤに同期した部分転送Ｘアド
レスＦ（Ｘ）、ＹアドレスＦ　（ｙ　）である。尚、Ｆ
　（ｘ　、　ｙ　）は、Ｆ（ｘ）、Ｆ（Ｖ）を論理積回
路９で論理積をとった出力信号であり、Ｆ　（ｙ　）の
■・１４期間が垂直方向の部分転送時間（アドレス）に
なる。また、それぞれタイミングジェネレータ３の出力
であるＶ　Ｂ　Ｌ　Ｋとｌ−Ｉ　Ｂ　ｌ−Ｋとの論理積
は、１−１Ｕ　Ｂ　Ｌ　Ｋとなる。

さらに、部分転送マトリックスをｘ、■とした場合、水
平方向転送時間アドレスは、第３図、第４図に示すよう
にＸｔ　ｓｅｃどなり、このＸｔｓｅｃの期間における
フレームメモリの部分転送アドレスｆ（ｘａ、ｙａ）は
、（ｆｘ、　ｆＶ）　（ｆｘ＋　１．　ｆｙ）　・・・
（ｆｙ、＋χ−２．ｆｖ）　Ｃｆｘ＋χ−１，ｆｙ）　
と、ＦＭ１１− アドレス生成カウンタ２によりインクリメントされ、（
ｆＸ、ｆｙ＋１＞で終了し、ラスタＮｏ　（ナンバ）ｄ
ｙが増加するにつれて、１アドレスづつ増加することに
なる。また、このとぎ、ディスプレイメモリアドレス０
　（ｘａ、　ｖａ）は、図示しない表示手段の水平方向
表示時間＞（ｔ　ｓｅｃの期間に、（０，（ＩＶ）　（
１、ｄｙ）・・・（ｄｘ−１、ｄｙ）　（ｄｘ、　ｄｙ
）（ｄｘ＋　１　、ｄｙ）　・　（ｄｘ＋Ｚ−２，ｄｙ
）　（ｄｘ＋χ−１、ｄｙ）　（ｄｘ＋χ、　ｄｙ）・
・・のように変化し、図示しない表示手段におけるｘ、
■マトリックスサイズでの表示に供される。尚、第５図
は第２図に示した垂直方向部分転送アドレス（時間）■
・ト１のエリア以外の動作タイミングを示し、Ｆ（ｙ）
＝０となるために、Ｆ（ｘ）、Ｆ（ｙ）の論理積Ｆ（Ｘ
　、　Ｖ　）は「０」となる。

そこで、Ｆ（ｘ）、Ｆ（ｙ）の論理積であるＦ（Ｘ　、
　Ｖ　）がＦ（ｘ、ｙ）＝Ｈのエリア内（すなわち、部
分転送エリア）にあるとき論理積回路８の論理積条件が
成立し、ｌ）　Ｗ　Ｅをイネーブルとし、フレームメモ
リアドレス（ｆｘ、　ｆｙ）の画像データ＝１２− は、データ変換メモリ７を介してディスプレイメモリ１
１のアドレス（ｄｘ、　ｄｙ＞へ書き込まれることにな
る。すなわち、ＯＷＥがイネーブルの期間のフレームメ
モリ１０の画像データは、すべてディスプレイメモリ１
１に転送されるのである。

このようにフレームメモリ１０の部分転送用スタートア
ドレスＳ　（ｘ　、　ｖ　）を垂直同期信号ＶＤに同期
させ、１フレーム（１画面）毎に変化させることにより
、フレームメモリ１０に格納（記憶）された複数枚の画
像が順次図示しない表示手段に表示手段のスピード（Ｖ
Ｄの周期）で表示されることになる。

特にＸ１ｉＩＣＴ装置等におけるスキャノ像は、動く部
分（例えば心臓）と動かぬ部分（例えば骨等のバックグ
ラウンド）があり、この動く部分のみをフレームメモリ
１０から読み出すようにすれば（すなわち部分転送）、
フレームメモリ１０の使用容量を少なくすることができ
るとともに、図示しない表示手段における表示画像の切
り換えが高速に行い得ることになり、よってシネ表示が
容勤に行い得る。

尚、本発明は前記実施例によって限定されるものではな
く、本発明の要旨の範囲内で適宜に変形実施が可能であ
るのはいうまでもない。以下、前記実施例の変形例につ
いて説明する。

前記実施例（第２図〜第５図に示したタイミングチャー
ト）は、１フレーム（ＶＤ−ＶＤ間）の間に、フレーム
メモリ１０からディスプレイメモリ１１への画像データ
の転送を終了させたが、インタレースモード時のように
走査線の飛び越しが発生しても、部分転送が可能である
。例えば、第６図のタイミングチャートに示すように、
偶数フィールドと奇数フィールドとの２回で１フレ一ム
分を転送すればよい。尚、飛び越し走査が行われるので
、ＦＭアドレス生成カウンタ２及びＤＭアドレス生成カ
ウンタ５のそれぞれの垂直方向の増加は、前記実施例の
場合とは異なる（水平方向の増加は等しい）。

また、第３図に示したタイミングチャートにおいて、偶
数フィールドと奇数フィールドとをビクセル単位ごとに
交互に転送し、偶数フィールドにおいてはＦ　（ｘａ、
　ｙａ）が偶数アドレス情報のみを転送し、奇数フィー
ルドにおいては、Ｆ　（ｘａ、　ｙａ）が奇数アドレス
情報のみを転送するようにしてもよい。この場合のブロ
ック構成を第７図に示す。

第７図に示すように、タイミングジェネレータ３の出力
ＦＳＥＬと、ＷＥ、ＴＲＦＧＯ及ヒＦ（Ｘ　、　Ｖ　）
との論理積をそれぞれ論理積回路１３゜１４で得ること
により、ディスプレイメモリ１１の偶数メモリ部（ＥＭ
ＥＭ）１１ａと、奇数メモリ部（ＯＭＥＭ）１　ｌｂと
を切り換え動作させる。

１なわち、論理積回路１３の出力（ＯＤＷＥ＞で奇数フ
ィールドを、また、論理積回路１４の出力（ＦＤＷＥ”
）で偶数フィールドをそれぞれイネーブルとする。尚、
このときＦＭアドレス生成カウンタ２もＦ　Ｓ　Ｅ　Ｌ
によって偶数アドレスと、奇数アドレスとが切り換えら
れることになる。このように構成しても、飛び越し走査
における部分転送が可能となる。

さらに、本装置における部分転送は、シネ表示１５− のみならず、例えば、フレームメモリ１１の任意のスタ
ートアドレスＳ　（ｘ　、　Ｖ　）より任意のサイズＸ
、Ｖ　（ただし、Ｘ≧Ｘ、Ｙ≧ｙ）で、ディスプレイメ
モリ１１の任意のスタート位置ｄｘ、　ｄｙよリサイズ
×、ｙで画像データを部分転送すれば、フレームメモリ
１０に格納されている異種画像を同期に表示することも
可能である。

［発明の効果］以上説明したように、本発明によればフレームメモリの
スタートアドレスを表示手段の垂直同期信号に同期させ
、フレームメモリに格納された複数画像の必要部分のみ
を画像データを行いながら（例えばウィンド処理）部分
転送することにより、表示手段における複数画像の切り
換え表示を高速に行い得るとともに、シネ表示を容易に
行ない得るところの画像表示装置を提供することができ
る。

【図面の簡単な説明】

第１図は本発明に係る画像表示装置の構成を示す概略ブ
ロック図、第２図から第５図は第１図に示す装置の動作
タイミングを説明するためのタイ１６− ミングチヤート、第６図は第１図に示す装置の変形例を
説明するためのタイミングチャート、第７図は第１図に
示す装置の変形例を示す概略ブロック図である。７・・・・・・データ変換メモリ、１０・・・・・・フレームメモリ、１１・・・・・・ディスプレイメモリ、１５・・・・・
・メモリ制御手段。

Claims

【特許請求の範囲】

画像データを格納するフレームメモリと該フレームメモ
リから読み出される画像データをデータ変換するデータ
変換メモリと、該データ変換メモリから転送される画像
データを格納するディスプレイメモリと、該ディスプレ
イメモリから読み出される画像データを表示する表示手
段とを具備する画像表示装置において、前記ディスプレ
イメモリから画像データを読み出す際に、前記表示手段
の表示に必要な同期信号に同期したアドレス信号を基に
、前記フレームメモリの一部所望の画像データをデータ
変換メモリを介して前記ディスプレイメモリに転送させ
るメモリ制御手段とを具備することを特徴どする画像表
示装置。