DE3486099T2 - Bildanzeigegeraet. - Google Patents

Description

• Die Erfindung betrifft ein Bildverarbeitungssystem, das in tomographischer Ausrüstung, wie z. B. computertomographischer Röntgenausrüstung bzw. Ausrüstung für berechnete Schichtaufnahmen, und in einem Magnetresonanz-Abbildungssystem oder MRI-System benutzt wird.
• Ein Bildverarbeitungssystem wird in einer herkömmlichen computertomographischen Röntgenausrüstung oder in einem herkömmlichen Magnetresonanz-Abbildungssystem angeordnet, um Ausgangs-Bildinformationen anzuzeigen. In einem solchen Bildverarbeitungssystem wird zusätzlich zu einer Standbildanzeige eine Kineanzeige (Bewegungsanzeige) zum Anzeigen der Bewegung eines Magen- oder eines Herzens durchgeführt. Die Kineanzeige eines Bildes z. B. in einer 5122- (512 · 512) Matrix entspricht einer sequentiellen Anzeige von 20 bis 30 Standbildern pro Sekunde. Für eine Kineanzeige in einem herkömmlichen Bildverarbeitungssystem werden Bildinformationen, die 20 bis 30 Standbildern der 5122-Matrix entsprechen, in einem Speicher gespeichert, und die 20 bis 30 Standbilder, von denen Daten im Speicher gespeichert werden, werden bei hoher Geschwindigkeit geschaltet und angezeigt, wenn eine Reihe von als im wesentlichen ein Einrahmen-Standbild zu erkennenden Bildern (da die Bilder sequentiell angezeigt werden, während jedes Bild eine vorbestimmte Zeitdauer lang angezeigt wird) an eine Bildeinheit gegeben wird. Um eine Kineanzeige durchzuführen, muß deshalb ein Speicher von sehr hoher Kapazität benutzt werden. Außerdem ist es sehr schwierig, die Kineanzeige im herkömmlichen Bildanzeigegerät durchzuführen, da die im Speicher gespeicherten Bilder sequentiell ausgelesen, geschaltet und angezeigt werden.
• Wenn Fensterverarbeitung für die Bildinformationen durchgeführt wird (Abstufung wird in einem spezifischen Bereich der Originalabstufungsdaten bereitgestellt), ist ferner ein Speicher von einer größeren Kapazität als der oben beschriebenen erforderlich, und der Speicherschaltungszugriff wird komplizierter. Bildinformationen-Lese/Schreibzugriff in bezug auf den Speicher und die Fensterverarbeitung werden von einer gemeinsamen zentralen Verarbeitungseinheit bzw. Zentraleinheit (CPU) ausgeführt. Deshalb wird die Anzeigebildschaltung stark verschlechtert.
• Das zum Stand der Technik gehörende Dokument US-A-4 219 876 beschreibt ein Tomographiesystem mit einem Rahmen- bzw. Vollbildspeicher, einer Verarbeitungseinrichtung, einer Anzeigeeinrichtung, einer Adressensignal-Generierungseinrichtung und einer Übertragungseinrichtung. Dieses Dokument zeigt jedoch keinen Anzeigespeicher und beschreibt daher nicht die Teilübertragung von Originaldaten aus dem Rahmenspeicher in einen Anzeigespeicher zum Ermöglichen einer Kineanzeige auf einer Anzeigeeinrichtung.
• Ferner beschreibt das zum Stand der Technik gehörende Dokument EP-A-0 017 553 ein tomographisches Gerät, das einen Rahmenspeicher zum Speichern von Daten benutzt. Diese Daten werden durch einen Puffer und einen D/A-Wandler an die Anzeigeeinrichtung übertragen. Auch umfaßt dieses bekannte Gerät keinen Anzeigespeicher und beschreibt daher nicht die Teilübertragung von Originaldaten aus dem Rahmenspeicher in einen Anzeigespeicher zum Ermöglichen einer Kineanzeige.
• Das zum Stand der Technik gehörende Dokument DE-A-28 11 699 beschreibt ein Ultraschalldiagnosegerät, das einen Anzeigespeicher umfaßt, der zwischen einem Multiplexer und einem Prozessor verbunden ist. Dieses Gerät beinhaltet jedoch keinen Rahmenspeicher. Ähnlich beschreibt auch das zum Stand der Technik gehörende Dokument US-A-4 232 376 ein Rasteranzeige-Auffrischungssystem, das einen Anzeigespeicher umfaßt. Jedoch benutzt auch dieses System keinen Rahmenspeicher. Anders gesagt, beschreiben auch die zum Stand der Technik gehörenden Dokumente DE-A-28 11 699 und US-A-4 232 376 keine Teilübertragung von Originaldaten aus einem Rahmenspeicher in einen Anzeigespeicher zum Ermöglichen einer Kineanzeige.
• Keines der oben erwähnten, zum Stand der Technik gehörenden Dokumente beschreibt ein Teilübertragungs-Adressensignal oder schlägt wenigstens eines vor, das Daten beinhaltet, die die Größe und Position eines Teilübertragungsbereichs, die optional eingestellt werden können, angeben, und die Anwendung einer Startadresse zu einem Rahmenspeicher, so daß die im Rahmenspeicher gespeicherten Bilddaten sequentiell an einen Anzeigespeicher synchron mit einem Synchronisierungssignal übertragen werden. Natürlich schlagen die Dokumente DE-A-28 11 699 und US-A-4 232 376 auch keine Idee vor, wie ein Anzeigespeicher mit einem Rahmenspeicher, wie aus den Dokumenten DE-A-28 11 699 oder EP-A-0 017 553 bekannt, verbunden werden kann, um eine Kine-Typ-Anzeige durch Schalten einer Vielzahl von Standbildern durchzuführen.
• Eine Aufgabe der vorliegenden Erfindung ist die Bereitstellung eines einfachen Bildverarbeitungssystems, in dem eine Vielzahl von Bildern einfach geschaltet und auf einer Anzeigeeinrichtung angezeigt werden kann, die Größe eines Rahmenspeichers verringert ist und die Kineanzeigeschaltung beschleunigt ist.
• Zur Lösung dieser Aufgabe sieht die vorliegende Erfindung ein Bildverarbeitungssystem nach Anspruch 1 vor.
• Anders gesagt, das Bildverarbeitungssystem der vorliegenden Erfindung umfaßt besonders eine Adressensignal- Generierungseinrichtung in der Form einer Speichersteuerung: Diese Steuerung generiert ein Schreibadressensignal des Anzeigespeichers synchron mit dem Synchronisierungssignal, so daß nur Teildaten im Rahmenspeicher an den Anzeigespeicher zu übertragen sind. Anders gesagt, Rahmensynchronisierung wird zwischen dem Adressensignal des Rahmenspeichers und dem des Anzeigespeichers hergestellt. Diese Synchronisierung wird von der Speichersteuerung auf einfache Weise ausgeführt. Daher ist das Bildverarbeitungssystem nicht nur durch synchrones Auslesen eines Teils eines Bildes, der auf einer Kathodenstrahlröhre (CRT) anzeigt werden soll, um nur diesen interessanten Teil eines Bildes auf dem CRT-Schirm abzubilden, gekennzeichnet. Genauer gesagt, befindet sich ein kennzeichnendes Merkmal des Bildverarbeitungssystems gemäß der vorliegenden Erfindung besonders in der Speichersteuerung: Diese Speichersteuerung stellt Rahmensynchronisation zwischen Adressensignalen, die an den Rahmenspeicher zu liefern sind, und Adressensignalen, die an den Anzeigespeicher zu liefern sind, her. Aufgrund einer solchen Rahmensynchronisierung zwischen dem Rahmenspeicher und dem Anzeigespeicher sind nur Teildaten im Rahmenspeicher an den Anzeigespeicher zu übertragen, so daß die Größe des Rahmenspeichers verringert werden kann und die Schaltung des Anzeigebildes beschleunigt wird.
• Um zu wiederholen: Im Bildverarbeitungssystem gemäß der vorliegenden Erfindung werden ein Rahmenspeicher zum Speichern von Originaldaten vor der Bilddatenverarbeitung und ein Anzeigespeicher zum Speichern von Anzeigebilddaten verwendet, und eine Bilddatenübertragung vom Rahmenspeicher zum Anzeigespeicher wird durch eine Speichersteuerungseinheit nach dem DMA- (direct memory access) bzw. direktem Speicherzugriffsschema durchgeführt. Darüber hinaus wird diese Datenübertragung auch durch einen Datenwandlungsspeicher, der unter der Steuerung der CPU programmierbar ist, durchgeführt, wodurch eine Datenwandlung als Bildverarbeitung (z. B. Fensterverarbeitung) durchgeführt wird. Wenn die Daten von der Fenstersteuerungseinheit übertragen werden, wird mindestens ein gewünschter Teil der Bilddaten vom Rahmenspeicher gemäß einem Adressensignal, das mit einem Synchronsignal synchronisiert ist, das zum Auslesen der Bilddaten aus dem Anzeigespeicher und zum Anzeigen der Bilddaten auf dem Anzeigegerät verwendet wird, durch den Datenwandlungsspeicher an den Anzeigespeicher übertragen. Deshalb wird gemäß diesem Bildverarbeitungssystem die DMA-Übertragung der Bilddaten vom Rahmenspeicher zum Anzeigespeicher so durchgeführt, daß ein Teil der Daten vom Rahmenspeicher synchron mit der Leseabtastung der Bilddaten aus dem Anzeigespeicher übertragen wird.
• Gemäß dem Bildverarbeitungssystem der vorliegenden Erfindung wird ein gewünschter Abschnitt der Vielzahl von im Rahmenspeicher gespeicherten Bildern bildverarbeitet und teilweise synchron mit dem Synchronsignal des Anzeigegerätes auf eine solche Weise übertragen, daß eine Startadresse des Rahmenspeichers dem Rahmensynchronsignal (normalerweise einem vertikalen Synchronsignal) des Anzeigegerätes entspricht. Selbst wenn das Bildverarbeitungssystem einen einfachen Aufbau hat, wird deshalb wird der Schaltvorgang der Vielzahl von Bildern bei hoher Geschwindigkeit durchgeführt, so daß eine Kineanzeige durchgeführt werden kann.
• Zusammengefaßt stellt die vorliegende Erfindung ein einfaches Bildverarbeitungssystem bereit, in dem eine Vielzahl von Bildern auf einfache Weise geschaltet und auf einer Anzeigeeinrichtung angezeigt werden kann.
• Die vorliegende Erfindung kann anhand der folgenden ausführlichen Beschreibung in Verbindung mit den beiliegenden Zeichnungen besser verstanden werden; es zeigen:
• Fig. 1 ein Blockdiagramm, das eine schematische Anordnung eines Bildverarbeitungssystems nach einem ersten Ausführungsbeispiel der vorliegenden Erfindung zeigt;
• Fig. 2 bis 5 jeweils Zeitablaufdiagramme von Signalen zum Erklären des Betriebs des in Fig. 1 gezeigten Systems;
• Fig. 6 ein Zeitablaufdiagramm von Signalen zum Erklären des Betriebs eines Bildverarbeitungssystems nach einem zweiten Ausführungsbeispiel der vorliegenden Erfindung; und
• Fig. 7 ein Blockdiagramm, das eine schematische Anordnung eines Bildverarbeitungssystems nach einem dritten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
• Bezug nehmend auf Fig. 1, speichert ein Rahmenspeicher 10 Bilddaten CD, die von einem externen Speicher als Reaktion auf ein Schreibsignal CW, das von einer CPU (central processing unit) bzw. Zentraleinheit (nicht gezeigt) unter der Steuerung der CPU geliefert wird, übertragen werden. Aus dem Rahmenspeicher 10 ausgelesene Ausgangsdaten Fd werden durch einen Multiplexer (MUX) 16 an einen Datenwandlungsspeicher 7 geliefert. Der Datenwandlungsspeicher 7 hat eine Kapazität von 2 · n1 Bit. Der Datenwandlungsspeicher 7 wandelt die aus dem Rahmenspeicher 10 ausgelesenen n-Bit-Daten Fd in n1-Bit- Daten Cd um. Die CPU kann auf den Datenwandlungsspeicher 7 zugreifen. Verschiedene Typen von Tabellen werden unter der Steuerung der CPU selektiv in den Datenwandlungsspeicher 7 geschrieben. Diese verschiedenen Tabellentypen werden zur Umwandlung der Daten Fd in die n1-Bit-Daten Cd benutzt. Der Ausgang Cd vom Datenwandlungsspeicher 7 befindet sich bei denselben x- und y-Adressen wie die der im Rahmenspeicher 10 gespeicherten Daten. Die Daten Cd werden an einen Anzeigespeicher 11 geliefert, der mit dem Ausgang des Datenwandlungsspeichers 7 verbunden ist. Ein Ausgang Dd vom Anzeigespeicher 11 wird durch einen D/A- (Digital-/Analog-) Wandler 6 an eine Anzeigeeinheit (nicht gezeigt), wie etwa eine Kathodenstrahlröhre, geliefert.
• Die Anordnung einer Speichersteuerung 15 zum Steuern des Betriebs des Rahmenspeichers 10 und des Anzeigespeichers 11 wird nunmehr beschrieben.
• Ein Taktgenerator 3 in der Speichersteuerung 15 generiert als Reaktion auf einen extern gelieferten Bezugstakt CLKA ein Horizontal-Synchronsignal HD, ein Vertikal- Synchronsignal VD, ein Horizontal-Austastsignal HBLK, ein Vertikal-Austastsignal VBLK und ein Signal CLKB, die zur Bildanzeige an der Anzeigeeinheit (nicht gezeigt) verwendet werden. Das Signal CLKB wird an einen FM- (Frame Memory bzw. Rahmenspeicher-) Adressenzähler (FM ADR CNT) 2 und einen DM (Display Memory bzw. Anzeigespeicher-) Adressenzähler (DM ADR CNT) 5 geliefert, die mit dem Ausgang des Taktgenerators 3 verbunden sind. Ein Taktgenerator 4 empfängt auch den Bezugstakt CLKA und ein Signal f (x,y) zum Einstellen der vorbestimmten Größe (Teilübertragungsgröße, die später ausführlich zu beschreiben ist) des Rahmenspeichers 10 durch die CPU, nachdem sie vom Bediener betätigt wurde. Der Taktgenerator 4 generiert die Signale F(x) und F(y), die jeweils mit dem Horizontal-Synchronsignal HD und dem Vertikal-Synchronsignal VD synchronisiert werden. Die Signale F(x) und F(y) vom Taktgenerator 4 werden als Teilübertragungs-Adressensignal F(x,y) an den FM- Adressenzähler 2 durch ein 2-Eingang-AND-Gate bzw. 2- Eingang-UND-Gatter 9 geliefert. Das Teilübertragungs- Adressensignal F(x,y) wird auch an ein 3-Eingang-AND-Gate bzw. 3-Eingang-UND-Gatter 8 geliefert.
• Der FM-Adressenzähler 2 umfaßt einen programmierbaren synchronen Zähler (z. B. einen SN74163, der bei Texas Instruments Inc. erhältlich ist). Der FM-Adressenzähler 2 erhält das Signal CLKB von Taktgenerator 3, das Teilübertragungs-Adressensignal F(x,y) vom AND-Gate 9 und ein extern geliefertes Rahmenspeicher-Startadressensignal S(x,y) und generiert ein Signal f(xa,ya). Das Signal f(xa,ya) wird an einen Eingangsanschluß eines Multiplexers (MUX) 1 geliefert, der mit dem FM-Adressenzähler 2 verbunden ist. Der Multiplexer 1 wählt eines der Ausgangssignale f(xa,ya) vom FM-Adressenzähler 2 und ein Adressensignal CA, das vom CPU-Adressenbus übertragen wird, und generiert das gewählte Signal als ein Adressensignal F(xa,ya) an den Rahmenspeicher 10.
• Das AND-Gate 8 erhält das Teilübertragungs-Adressensignal F(x,y) vom AND-Gate 9 und ein Teilübertragungs-Startsignal TRFGO und ein Schreibsignal WE, die extern geliefert werden. Das AND-Gate 8 generiert ein Schreibsignal DWE, das an den Anzeigespeicher 11 geliefert wird.
• Ein AND-Gate 12, das zwei Invertierungseingangsanschlüsse hat, erhält das Horizontal-Austastsignal HBLK und das Vertikal-Austastsignal VBLK, die vom Taktgenerator 3 geliefert 'werden. Das AND-Gate 12 liefert ein Zählaktivierungssignal HVBLK an den DM-Adressenzähler 5. Der DM-Adressenzähler 5 erhält auch das Signal CLKB vom Taktgenerator 3 und generiert ein Adressensignal D(xa,ya), das an den Anzeigespeicher 11 zu liefern ist.
• Die Speichersteuerung 15, die die oben beschriebene Anordnung hat, wird wie folgt betrieben.
• Zuerst wird die Bilddatenschreibsteuerung für den Rahmenspeicher 10 beschrieben.
• Wenn Bilddaten in den Rahmenspeicher 10 geschrieben werden, wird der Multiplexer 1 als Reaktion auf das Adressensignal CA, das vom CPU-Adressenbus übertragen wird, aktiviert. Das Adressensignal CA wird vom Multiplexer 1 zum Rahmenspeicher 10 übertragen. Der Rahmenspeicher 10 speichert Bilddaten, die von der CPU als Reaktion auf das Adressensignal CA und das Schreibsignal CW übertragen werden.
• Das an den Taktgenerator 4 gelieferte Signal f(x,y) umfaßt Adressendaten, die die Position und Größe des voreingestellten Teilübertragungsbereichs darstellen, der durch Voreditieren bzw. Vorbearbeiten erhalten wird, indem ein Bediener einen Joystick bzw. Steuerhebel bewegt, um eine Markierung auf dem Anzeigeschirm so zu verschieben, daß x- und y-Koordinaten angegeben werden. Das Signal f(x,y) wird durch die CPU oder ähnliches an den Taktgenerator 4 geliefert.
• Das Adressensignal F(xa,ya) für den Rahmenspeicher wird beschrieben.
• Das Adressensignal F(xa,ya) ist ein Ausgang vom Multiplexer 1, wenn der Multiplexer 1 den Ausgang f(xa,ya) vom FM- Adressenzähler 2 wählt. Das AND- bzw. UND-Signal F(x,y) der Ausgänge F(x) und F(y) vom Taktgenerator 4 wird als Ladeanweisungssignal benutzt. Das extern gelieferte Startadressensignal S(x,y) wird als Ladeeingang (der voreingestellte Wert) verwendet. Der FM-Adressenzähler 2 wird auf den Ladeeingangswert als Reaktion auf das Ladeanweisungssignal voreingestellt. Unter diesen Annahmen wird der Inhalt des Rahmenspeichers 10 als Reaktion auf den Ausgang f(xa,ya) vom FM-Adressenzähler 2 ausgelesen. Die aus dem Rahmenspeicher 10 ausgelesenen n0-Bit-Bilddaten Fd werden vom Multiplexer 16 gewählt und vom Datenwandlungsspeicher 7 zu n1-Bit-Bilddaten Cd umgewandelt. Wie früher beschrieben, speichert der Datenwandlungsspeicher 7 verschiedene Typen von Wandlungstabellen, die von der CPU geliefert werden. Diese Wandlungstabellen werden in den Datenwandlungsspeicher 7 geschrieben als Reaktion auf die Daten CD und das Schreibsignal CW, die von der CPU geliefert werden, wenn der Datenwandlungsspeicher 7 als Reaktion auf den Adresseneingang als die CPU-Adresse CA, die durch den Multiplexer 16 geliefert wird, aktiviert wird.
• Daten werden in den Anzeigespeicher 11 geschrieben, wenn der Ausgang DWE vom AND-Gate 8 aktiviert wird. Auf die Schreib/Leseadresse des Anzeigespeichers 11 wird vom Ausgang D(xa,ya) vom DM-Adressenzähler 5 zugegriffen, der den Ausgang CLKB vom Taktgenerator 3 und den AND-Ausgang HVBLK (Ausgang von AND-Gate 12) der Horizontal- und Vertikal- Austastsignale HBLK und VBLK erhält.. Der Ausgang D(xa,ya) beginnt bei (0,0) und wird in einer Reihenfolge von (1,0), (2,0),... (X,0), (0,1), (1,1), (2,1), (3,1),... (1,Y), (2,Y),... (X,Y), (0,0), (1,0).... sequentiell geändert. Der Ausgang D(xa,ya) wird mit den Horizontal- und Vertikalsignalen HD und VD des Bildverarbeitungssystems synchronisiert. Das als Reaktion auf das Signal D(xa,ya) aus dem Anzeigespeicher 11 ausgelesene Signal Dd wird als Videosignal durch den D/A-Wandler 6 an die Anzeigeeinheit geliefert. Die Bilddaten werden so auf der Anzeigeeinheit angezeigt.
• Auf diese Weise werden der Rahmenspeicher 10 und der Anzeigespeicher 11 durch die Speichersteuerung 15 so gesteuert, daß nur der festgelegte Abschnitt von Bilddaten vom Rahmenspeicher 10 zum Anzeigespeicher 11 übertragen wird (Teilübertragung).
• Die Teilübertragung gemäß dem Bildverarbeitungssystem des Ausführungsbeispiels wird beschrieben.
• Wenn nur Bilddaten, die durch den schraffierten Abschnitt im Rahmenspeicher 10 dargestellt sind, übertragen werden, wird eine Startadresse (fx,fy) als das Signal S(x,y) an den FM- Adressenzähler 2 geliefert. Die Teilmatrixgröße x,y wird als das Signal f(x,y) an den Taktgenerator 4 geliefert. Der Taktgenerator 4 erhält das Signal f(x,y) und generiert die Teilübertragungs-Adressensignale F(x), F(y), die jeweils mit den Horizontal- und Vertikal-Synchronsignalen HD und VD synchronisiert werden, wie in Fig. 3 gezeigt ist. Wenn der Taktimpuls CLKB vom DM-Adressenzähler 5 empfangen wird, wird eine Adresse D(xa,ya) des Anzeigespeichers 11 inkrementiert bzw. erhöht. Wenn die Zählung eine Adresse (dx,dy) erreicht, wird der FM-Adressenzähler 2 als Reaktion auf das Signal F(x,y) aktiviert. Der FM-Adressenzähler 2 wird als der programmierbare synchrone Zähler gleichzeitig voreingestellt und aktiviert, wenn er als die Signale fx und fy die Startadresse S(x,y) vom Rahmenspeicher 10 erhält. Das Signal F(xa,ya) wird mit dem Aufwärtszählen der Adresse des Anzeigespeichers 11 synchronisiert. Deshalb wird der FM- Adressenzähler 2 in den Adresseninkrementierungs- bzw. -erhöhungsmodus versetzt. Wenn das AND-Gate 9 aktiviert wird (in diesem Fall geht das extern gelieferte Signal TRFGO für den Teilübertragungsmodus auf "H" (High- bzw. Hochpegel)), wird das Signal DWE aktiviert. In diesem Zustand wird der Anzeigespeicher 11 in den Schreibmodus versetzt.
• Die Betriebstaktung bzw. der zeitliche Ablauf des Betriebs für die Teilübertragung wird unter Bezugnahme auf die Fig. 2 bis 5 beschrieben.
• Bezug nehmend auf Fig. 2, umfassen die Signale F(x) bzw. F(y) die Teilübertragungs-X-Adresse F(x) und die Teilübertragungs-Y-Adresse F(y), die vom Taktgenerator 4 synchron mit den Horizontal- und Vertikal-Synchronsignalen HD und VD in Übereinstimmung mit der Rahmenstartadresse f(x,y), die für die gewünschte Teilübertragung gewählt wird, generiert werden. Das Signal F(x,y), das der AND-Ausgang der Signale F(x) und F(y) ist, wird vom AND-Gate 9 generiert. Die y·H-Periode des Signals F(y) wird eine Teilübertragungszeit (entsprechend der Teilübertragungsadresse). Der NAND-Ausgang HVBLK der Signale VBLK und HBLK vom Taktgenerator 3 wird vom AND-Gate 12 generiert.
• Wen die Teilübertragungsmatrix durch x- und y-Adressen angegeben wird, wird eine Horizontalübertragungszeitadresse als Xt sec gegeben, wie in den Fig. 3 und 4 gezeigt ist. Die Teilübertragungsadresse f(xa,ya) des Rahmenspeichers 10 während der Periode von Xt sec wird vom FM-Adressenzähler 2 in einer Ordnung von (fx,fy), (fx+1,fy),. . . (fx+x-2,fy), (fx+x-1,fy) bis (fx,fy+1) erhöht. Diese Teilübertragungsadresse f(xa,ya) wird entlang der vertikalen Richtung (y- Richtung) jedesmal, wenn eine Zeilennummer, d. h. eine Rasternummer dy, erhöht wird, um eine Adresse erhöht. In diesem Fall wird die Anzeigespeicheradresse D(xa,ya) während der Horizontal-Anzeigezeit Xt sec der Anzeigeeinheit in einer Ordnung von (0,.dy), (1,dy),..., (dx-1,dy), (dx,dy), (dx+1,dy),..., (dx+x-1,dy), (dx+x,dy),... aktualisiert. Die Anzeigespeicheradressendaten D(xa,ay) werden zum Anzeigen der Matrixgröße x,y auf der Anzeigeeinheit verwendet. Es sollte beachtet werden, daß die Taktungen der jeweiligen Signale, ausschließlich des Bereiches der Teilübertragungsadresse der vertikalen Richtung (entsprechend der Zeit) y·H von Fig. 2, in Fig. 5 verdeutlicht sind. In diesem Fall wird das Produkt F(x,y) logisch "0", da F(y) = 0 festgesetzt wird.
• Wenn das Produkt F(x,y) der Signale F(x) und F(y) innerhalb des Bereichs (d. h. Teilübertragungsbereiches) von F(x,y) = H fällt, und der AND-Ausgang DWE vom AND-Gate 8 aktiviert ist, werden die Bilddaten an der Rahmenspeicheradresse (fx,fy) an der Adresse (dx,dy) des Anzeigespeichers 11 durch den Datenwandlungsspeicher 7 geschrieben. Anders gesagt, die Bilddaten werden vom Rahmenspeicher 10 an den Anzeigespeicher 11 übertragen, während das Signal DWE gerade aktiviert wird.
• Auf diese Weise wird die Teilübertragungsadresse S(x,y) vom Rahmenspeicher 10 für jeden Rahmen (ein Bild) synchron mit dem Vertikal-Synchronsignal VD aktualisiert, so daß die Vielzahl der im Rahmenspeicher 10 gespeicherten Bilder sequentiell auf der Anzeigeeinheit (nicht gezeigt) mit der Rate (VD-Periode) der Anzeigeeinheit angezeigt werden.
• Ein abgetastetes Bild in der Röntgen-CT-Ausrüstung hat einen beweglichen Teil (z. B. Herz) und einen unbeweglichen Teil (z. B. den Hintergrund, wie z. B. einen Knochen). Wenn die Bilddaten, die nur den in Bewegung befindlichen Teil darstellen, aus dem Rahmenspeicher 10 ausgelesen werden, kann die Kapazität des Betriebsteils des Rahmenspeichers 10 verkleinert werden, und die Kineanzeigeschaltung des Anzeigebilds auf der Anzeigeeinheit kann auf einfache Weise mit einer höheren Geschwindigkeit durchgeführt werden.
• Im obigen Ausführungsbeispiel (entsprechend den Zeitablaufdiagrammen in den Fig. 2 bis 5) wird die Bilddatenübertragung vom Rahmenspeicher 10 zum Anzeigespeicher 11 während einer Einrahmenperiode (zwischen zwei angrenzenden Vertikal-Sychron-VD-Perioden) abgeschlossen. Wenn jedoch selbst jede andere Abtastzeile im Zeilensprung-Abtastmodus abgetastet wird, kann die Teilübertragung durchgeführt werden.
• Wie in der Fig. 6 gezeigt ist, können Einrahmen-Bilddaten nach einem zweiten Ausführungsbeispiel durch einen Satz von Bilddaten vom geradzahligen und ungeradzahligen Halbbild übertragen werden. Da eine Abtastung mit Zeilensprung durchgeführt wird, entspricht der vertikale Adressenerhöhungsvorgang der FM- und DM-Adressenzähler 2 und 5 nicht dem des ersten Ausführungsbeispiels, obwohl der horizontale Adressenerhöhungsvorgang des zweiten Ausführungsbeispiels derselbe ist wie der des ersten Ausführungsbeispiels.
• Auf das Zeitablaufdiagramm in Fig. 3 Bezug nehmend, können die Bilddaten des ungeradzahligen und geradzahligen Halbbilds abwechselnd in Einheiten von Pixeln bzw. Bildpunkten übertragen werden. In der Periode des geradzahligen Halbbilds werden nur die Adressendaten des geradzahligen Halbbilds durch das Signal F(xa,ya) übertragen. Die Adressendaten des ungeradzahligen Halbbilds werden während der Periode des geradzahligen Halbbilds durch das Signal F(xa,ya) übertragen.
• Das Bildverarbeitungssystem gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung, das dieses Übertragungsverfahren benutzt, ist in Fig. 7 verdeutlicht.
• Auf die Fig. 7 Bezug nehmend, werden die logischen Produkte eines Ausgangs FSEL vom Taktgenerator 3 und der Signale WE, TRFGO und F(x,y) aus den AND-Gates 13 und 14 generiert. Ein Speicher für geradzahliges Halbbild (EMEM) 11a und ein Speicher für ungeradzahliges Halbbild (OMEM) 11b eines Anzeigespeichers 11 werden so geschaltet, daß das ungeradzahlige Halbbild als Reaktion-auf einen Ausgang ODWE aus dem AND-Gate 13 aktiviert wird und das geradzahlige Halbbild als Reaktion auf eine Ausgang EDWE aus dem AND-Gate 14 aktiviert wird. In diesem Fall wird auch ein FM- Adressenzähler 2 für die geradzahligen und ungeradzahligen Adressen als Reaktion auf das Signal FSEL geschaltet. Gemäß der oben beschriebenen Anordnung kann eine Teilübertragung der Bilddaten in Abtastung mit Zeilensprung durchgeführt werden. In diesem Fall werden die Bilddaten des geradzahligen und des ungeradzahligen Halbbilds abwechselnd an die Anzeigespeicher 11a und 11b in Einheiten von Bildpunkten übertragen. Deshalb können die Zugriffsraten der Anzeigespeicher 11a und 11b verringert werden, so daß langsame Speicher als die Anzeigespeicher 11a bzw. 11b benutzt werden können.
• Die Teilbilddatenübertragung im Bildverarbeitungssystem gemäß der vorliegenden Erfindung wird so durchgeführt, daß zusätzlich zur Kineanzeige unterschiedliche Typen von im Rahmenspeicher 10 gespeicherten Bildern gleichzeitig angezeigt werden können, indem die Bilddaten einer beliebigen Größe x,y (X ≥ x und Y ≥ y) von einer beliebigen Startadresse S(x,y) des Rahmenspeichers 10 an die Startposition dx,dy des Anzeigespeichers 11 teilweise übertragen werden.
• Zwei identische langsame Speicher können zum Bilden des Anzeigespeichers verwendet werden. In diesem Fall werden diese beiden Speicher abwechselnd verwendet, so daß Daten in den einen Speicher geschrieben werden, während Daten aus dem anderen Speicher gelesen werden.

Claims (8)

1. Bildverarbeitungssystem mit:

- einem Bildspeicher (10) zur Speicherung von Originalbilddaten;

- einer Verarbeitungseinrichtung (7) zur Verarbeitung der Originalbilddaten in einem vorgegebenen Format zur Anzeige als ein visuelles Bild, das den Originalbilddaten entspricht;

- einer Anzeigeeinrichtung zur Anzeige des visuellen Bildes als Reaktion auf ein Synchronisiersignal;

- einer Adressensignalgenerierungseinrichtung (15) zur Generierung eines Leseadressensignals;

- einer Übertragungseinrichtung (16) und

- einem Anzeigespeicher (11) zur vorübergehenden Speicherung des von der Verarbeitungseinrichtung (7) gelieferten verarbeiteten Bildes und zur Anzeige des visuellen Bildes entsprechend den aus dem Anzeigespeicher (11) als Reaktion auf das Synchronisiersignal ausgelesenen verarbeiteten Bilddaten, dadurch gekennzeichnet daß:

- die Adressensignalgenerierungseinrichtung (15) ein Schreibadressensignal des Anzeigespeichers (11) synchron mit dem Synchronisiersignal generiert und das Leseadressensignal synchron mit dem Synchronisiersignal und als Reaktion auf ein eine Position und Größe eines Teils des auf der Anzeigeeinrichtung angezeigten Bildes repräsentierendes Signal generiert, wobei das Leseadressensignal als Reaktion auf jedes Auftreten des Synchronisiersignals zum Auslesen des Teils der im Bildspeicher (10) gespeicherten Originalbilddaten geändert wird und wobei der Teil der Originalbilddaten entsprechend der Größe des Teils des auf der Anzeigeeinrichtung angezeigten Bildes ausgelesen werden; und

- die Übertragungseinrichtung (16) das Auslesen der Originalbilddaten aus dem Bildspeicher (10) als Reaktion auf das Leseadressensignal und das Schreiben der von der Verarbeitungseinrichtung (7) erzeugten Bilddaten synchronisiert, wobei die ausgelesenen Originaldaten verarbeitet und vorübergehend in der Anzeigeeinrichtung (11) gespeichert werden, um das vorgegeben formatierte Bild an einer Stelle auszugeben, die dem Leseadressensignal des Bildspeichers (10) entspricht.

2. Bildverarbeitungssystem gemäß Anspruch 1, dadurch gekennzeichnet, daß die Verarbeitungseinrichtung (7) eine Datenwandlungstabelle enthält, die durch eine externe Schaltung programmierbar ist.

3. Bildverarbeitungssystem gemäß Anspruch 1, dadurch gekennzeichnet, daß die Verarbeitungseinrichtung (7) einen Speicher zum Abspeichern eines Wertes der verarbeiteten Bilddaten in einer einem Wert der Originalbilddaten entsprechenden Adresse enthält.

4. Bildverarbeitungssystem gemäß Anspruch 1, dadurch gekennzeichnet, daß es weiterhin eine Einrichtung zum externen Einstellen eines Bildbereichs entsprechend dem von der Adressensignalgenerierungseinrichtung (15) generierten Leseadressensignal enthält.

5. Bildverarbeitungssystem gemäß Anspruch 1, dadurch gekennzeichnet, daß die Anzeigeeinrichtung ein Bild gemäß einer Abtastung ohne Zeilensprung anzeigt.

6. Bildverarbeitungssystem gemäß Anspruch 1, dadurch gekennzeichnet, daß die Anzeigeeinrichtung ein Bild mit Zeilensprungabtastung anzeigt.

7. Bildverarbeitungssystem gemäß Anspruch 6, dadurch gekennzeichnet, daß der Anzeigespeicher (11) einen Speicherplatz (11a) für geradzahliges Halbbild und einen Speicherplatz (11b) für ungeradzahliges Halbbild enthält.

8. Bildverarbeitungssystem gemäß Anspruch 7, dadurch gekennzeichnet, daß die Adressensignalgenerierungseinrichtung (15) eine Adresse für geradzahliges Halbbild während der Anzeigedauer für geradzahliges Halbbild und eine Adresse für ungeradzahliges Halbbild während der Anzeigedauer für ungeradzahliges Halbbild enthält.