DE2659189B2 - Anzeigeeinrichtung - Google Patents

Anzeigeeinrichtung

Info

Publication number
DE2659189B2
DE2659189B2 DE2659189A DE2659189A DE2659189B2 DE 2659189 B2 DE2659189 B2 DE 2659189B2 DE 2659189 A DE2659189 A DE 2659189A DE 2659189 A DE2659189 A DE 2659189A DE 2659189 B2 DE2659189 B2 DE 2659189B2
Authority
DE
Germany
Prior art keywords
display
data
memory
control unit
access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE2659189A
Other languages
English (en)
Other versions
DE2659189A1 (de
Inventor
Nagaharu Hitachi Hamada (Japan)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2659189A1 publication Critical patent/DE2659189A1/de
Publication of DE2659189B2 publication Critical patent/DE2659189B2/de
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/04—Addressing variable-length words or parts of words
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Computer Hardware Design (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)
  • Image Generation (AREA)
  • Document Processing Apparatus (AREA)
  • Memory System (AREA)

Description

daß der Zugriff zur Speichereinheit (40) durch die Daten-Steuereinheit (10) und der Zugriff durch die Zeit-Steuereinheit (14) in einer Zeitfolge gleich der halben Zeichen-Anzeige-Periode alternierend erfolgen.
3. Anzeigeeinrichtung nach Anspruch 1,
dadurch gekennzeichnet,
daß die Daten-Steuereinheit (10) einerseits aufweist: einen Mikroprozessor (30), ein Adressen-Ansteuerglied bzw. -Treiber (32), einen Mikroprogramm-Speicher (34) und ein Eingabe/Ausgabe-Glied (36) und
andererseits mit dem Auffrischspeicher (12) über einen Adressenbus (26), einen Datenbus (28) und einen Steuersignalbus (29) gekoppelt ist, daß der Auffrischspeicher (12) außerdem ein Lese/Schreib-Register (42) hat und den Datenaustausch eines Bytes zu einer Zeit für den Zugriff durch die Daten-Steuereinheit (10) ausführt und an die Anzeige mehrere Bytes zu einer Zeit über den Zugriff durch die Zeit-Steuereinheit (14) abgibt, daß die Zeit-Steuereinheit (14) für den Betrieb der Daten-Steuereinheit (10), des Auffrischspeichers (12) und der Video-Steuereinheit (16) erforderliche Zeitfolgesignale erzeugt,
daß die Video-Steuereinheit (16) erforderliche Zeitfolgesignale erzeugt,
daß die Video-Steuereinheit (16) auf die Anzeige-Daten (13) vom Auffrischspeicher (12) und eine Rasterzahl (14') von der Zeit-Steuereinheit (14) anspricht, um ein auf dem Raster anzuzeigendes Videosignal zu erzeugen, und daß das Sichtgerät (18) auf das Videosignal (17) anspricht, um das sichtbare Bild auf dem Elektronenstrahlröhren-Schirm anzuzeigen.
4. Anzeigeeinrichtung nach Anspruch 3, dadurch gekennzeichnet,
daß das Adressen-Steuerglied (38) einen Adressen-Multiplexer zum Auswählen des Adressenbusses (26) und der Anzeige-Adresse (20) und ein Lese/Schreib-Steuerglied (53) zum Steuern des Lesens/Schreibens der Speichereinheit (40) hat,
daß das Lese/Schreib-Register (42) ein Anzeige-Register (56) zum Zwischenspeichern der Anzeige-Daten, ein Schreib-Register (57) zum Zwischenspeichern der Schreib-Daten, ein ODER-Glied (58) zur ODER-Verknüpfung der Lese-Daten und ein Lese-Register (59) zum Zwischenspeichern der Lese-Daten hat, und
daß die Speichereinheit (40) den byte-organisierten Spcicherbiock mit einem Unterbyte-Speicher (54), der ein unteres Byte der Anzeige-Daten bildet, und einem Oberbyte-Speicher (55), der ein oberes Byte der Anzeige-Daten bildet, hat
Die Erfindung betrifft eine Anzeigeeinrichtung der im Oberbegriff des Patentanspruches 1 bezeichneten Art für Digital-Rechner (-Computer), deren Datenstruktur vorzugsweise durch ein Mikroprogramm steuerbar ist.
Eine Datenanzeigeeinrichtung besteht allgemein aus einer Daten-Steuereinheit zum Steuern des Datenaustausches mit einer äußeren Datenquelle, wie z. B. dem Digital-Rechner oder dem Tastenfeld, einem Auffrischoder Erneuerungsspeicher, der ein Feld von Anzeigedaten aufrechterhält, einer Zeit-Sv.;u°reinheit, die den Eingabe/Ausgabe-Takt bzw. -Zeitfolge sowie den Anzeige-Takt bzw. -Zeitfolge steuert, einer Video-Steuereinheit, die ein Videosignal zur Anzeige aufgrund der Anzeige-Daten und des Anzeige-Taktes erzeugt, und einem Sichtgerät zur Anzeige des Videosignals als sichtbares Bild (vgl. z. B. »A high-resolution raster scan display« von Jean Claude Roy, Hewlett-Packard Journal, Band 26, Nr. 10, Seiten 11 -15).
Die Steuerfunktion der Daten-Steuereinheit und der Video-Steuereinheit beeinflußt die Funktion der gesamten Anzeigeeinrichtung. Mit dem neuerlichen Fortschritt in der Datenverarbeitung und dem Aufbau der Anzeige wird die Steuerfunktion dieser Einheiten immer wichtiger, wobei der Hardware-Aufwand der Steuereinheiten anwächst. Um diese Schwierigkeit zu überwinden, wurde bereits angeregt, die Flexibilität der Verarbeitung zu erhöhen und den Hardware-Aufwand zu verringern, und zwar durch eine Mikroprogramm-Steuerung, die eine jüngst entwickelte Zentraleinheit auf einem Chip (CPU, Mikroprozessor) verwendet (vgl. z. B.: »Micro-processors in CRT terminal applications: Hardware/Software« von Michael T. Gray, Computer, Oktober 1975, Seiten 53-59).
Die Datenstruktur für herkömmliche Anzeigeeinrichtungen mit Mikroprogramm-Steuerung ist so aufgebaut, daß die Daten-Steuereinheit, die Auffrischspeichereinheit und die Zeit-Steuereinheit an einen gemeinsamen Adressenbus und einen gemeinsamen Datenbus ange-
schlossen sind, und daß die Daten-Steuereinheit gewöhnlich hauptsächlich aus einem Mikroprozessor und einem Mikroprogramm-Speicher besteht Der Auffrischspeicher speichert gewöhnlich ein Datenfeld, und der Datenaustausch mit einer äußeren Datenquelle wird durch den Mikroprozessor und den Mikroprogramm-Speicher gesteuert.
Zur Anzeige werden die Daten in einer ausgewählten Adresse synchron mit einer Lese- oder Abtastfrequenz des Sichtgerätes gelesen, gesteuert durch die Zeit-Steuereinheit Um einen wirkungsvollen Einsatz des Mikroprozessors zu erleichtern, ist gewöhnlich ein Zeilen- oder Leitungspuffer vorgesehen, so daß eine Zeile von Anzeige-Daten vom Auffrischspeicher zum Zeilenpuffer in Betrieb mit direktem Speicherzugriff (DMA-Betrieb) während des Zeilentransports übertragen wird, und die Eingabe/Ausgabe-Steuerung für den Auffrischspeicher erfolgt während die Datenzeile des Zeilenpuffers angezeigt wird.
Wenn bei der oben beschriebenen Anzeigeeinrichtung der Mikroprozessor byte-orientiert ist (z. B. 8-Bit-Byte), muß ein Datenformat zur Anzeige ebenfalls wegen des gemeinsamen Datenbus byte-orientiert sein. Demgemäß weist die Anzeige und die Beschränkung des gesamten Bereiches nur wenig Möglichkeit auf, und die Vielseitigkeit der Funktion ist gering. Während weiterhin die Daten vom Auffrischspeicher zum Zeilenpuffer bei DMA-Betrieb übertragen werden, kann der Mikroprozessor nicht den Auffrischspeicher ansteuern, was zu einem niedrigen Wirkungsgrad bei der Datenverarbeitung führt Weiterhin ist zusätzliche Hardware für das Zeilenpuffer und einen DMA-Takt-Generator erforderlich.
Es ist daher Aufgabe der Erfindung, eine Anzeigeeinrichtung anzugeben, bei der ein Zugriff eines Mikropro- J5 zessors zu einem Auffrischspeicher in jedem Zeitpunkt möglich ist; die Anzeige-Daten sollen dabei durch zwei Bytes selbst dann lesbar sein, wenn der Mikroprozessor byte-orientiert ist; schließlich soll dabei der Hardware-Aufwand gering sein.
Die Lösung dieser Aufgabe besteht in den im kennzeichnenden Teil des Patentanspruchs 1 genannten Maßnahmen.
Die Erfindung zeichnet sich vorteilhaft dadurch aus, daß der Auffrischspeicher in mehrere Byte-Blöcke aufgeteilt ist, so daß ein Zugriff des Mikroprozessors zu den Blöcken byteweise möglich ist, während die Anzeige-Daten mehrere Blöcke in einem Wort umfassen, so daß ein wortweiser Zugriff zu den Anzeige-Daten erfolgt.
Weiterhin zeichnet sich die Erfindung vorteilhaft dadurch aus, daß der Zugriff durch den Mikroprozessor und der Zugriff zur Anzeige zeitgeteilt mit einem Takt gleich einer Hälfte einer Zeichen-Anzeige erfolgt, um die Wartezeit für die Zugriffe zu vermeiden.
Die Erfindung sieht also eine Anzeigeeinrichtung vor, bei der ein Auffrischspeicher in mehrere Byte-Blöcke geteilt ist, so daß ein Zugriff des Mikroprozessors zu den Blöcken byteweise möglich ist, während Anzeigedaten mehrere Blöcke in einem Wort umfassen, so daß ein wortweiser Zugriff zu den Anzeige-Daten möglich ist. Der Zugriff durch den Mikroprozessor und der Zugriff für die Anzeige sind zeitgeteilt mit einem Takt einer Hälfte einer Zeichenanzeige, um die Wartezeit für die Zugriffe zu vermeiden.
Nachfolgend wird die Erfindung anhand der Zeichnung näher erläutert. Rs zeigt
F i g. 1 ein Blockschältbild eines Anzeige-Datenendgeräts oder -Terminals, bei dem die Erfindung angewendet wird,
F i g. 2 ein Blockschaltbild eines Ausführungsbeispie-s eines Auffrischspeichers, bei dem die Erfindung angewendet wird, und
Fig.3 Signale zur Erläuterung des Betriebs der erfindungsgemäßen Anzeigeeinrichtung.
Die F i g. 1 zeigt den Gesamtaufbau eines Anzeige-Datenendgeräts, bei dem die Erfindung angewendet wird. Diese umfaßt eine Daten-Steuereinheit 10, einen Auffrischspeicher 12, eine Zeit-Steuereinheit 14, eine Video-Steuereinheit 16 und ein Sichtgerät 18.
Die Daten-Steuereinheit 10 hat einen Mikroprozessor 30, ein Adressen-Ansteuerglied 32, einen Mikroprogramm-Speicher 34 und ein Eingabe/Ausgabe-Glied 36, und sie ist mit dem Auffrischspeicher 12 über einen Adressenbus 26, einen Datenbus 28 und einen Steuersignalbus 29 gekoppelt Der Mikroprozessor 30 steuert den Mikroprogramm-Speicher 34 über das Adressen Ansteuerglied 32 und den Adressenbus 26 an und liest dessen Inhalt über den Pv-'tenbus 28, um die durch das Programm bestimmte Operar on auszuführen. Insbesondere steuert er den Austausch der Anzeige-Daten zwischen einer äußeren Datenquelle und dem Auffrischspeicher 12 über das Eingabe/Ausgabe-Glied 36 öd; r ändert die Daten-Anordnung im Auffrischspeicher 12 abhängig von einem Steuerbefehl von der äußeren Datenquelle.
Der Auffrischspeicher 12 hat ein Adressen-Steuerglied 38, eine Speichereinheit 40 und i'm Schreib/Lese-Register 42. Er wird durch die Daten-Steuereinheit 10 sowie die Zeit-Steuereinheit 14 angesteuert, so daß die in der Speichereinheit 40 gespeicherten Anzeige-Daten nacheinander mit fester Periode gelesen werden. Die Zeit-Steuereinheit 14 erzeugt alle für die Operationen der Daten-Steuereinheit 10, des Auffrischspeichers 12 und der Video-Steuereinheit 16 erforderlichen Taktoder Zeitsignale. Die Video-Steuereinheit spricht auf Anzeige-Daten 13 vom Auffrischspeicher 12 ind eine Rasterzahl 14' von der Zeit-Steuereinheit 14 an, um ein auf diesem Raster anzuzeigendes Videosignal 17 zu erzeugen. Das Sichtgerät 18 spricht auf das Videosignal 17 an, um auf einem Elektronenstrahlröhren-Schirm ein sichtbares Bild anzuzeigen.
Die F i g. 2 zeigt ein Blockschaltbild des Autfrischspeichers 12. In Fig.2 hat das Adressen-Steuerglied 38 einen Adressen-Multiplexer 52, der den Adressenbus 26 und die Anzeige-Adresse 20 wählt, sowie ein Lese/ Schreib-Steuerglied 53 zum Steuern des Lese/Schreibvorganges der Speichereinheit 40.
Das Lese/Schreib-Register 42 hat ein Anzeige-Register 56 zum Zwischenspeichern der Anzeige-Daten, ein Schreib-Register 57 zum Zwischenspeichern der Sch-tib-Daten, ein ODER-Glied 58 für ODER-Betrieb der Lese-Daten und ein Lese-Register 59 zum Zwischenspeicher 1 der Lese-Daten. Die Speichereinheit 40 hat byteorientierte Blöcke aus einem unteren Byte-Speicher 54, der ein unteres Byte der Anzeige-Daten bildet, und aus einem oberen Byte-Speicher 55, deä· ein oberes Byte der Anzeige-Daten bildet. Der eine Eingangsanschluß A des Adressen-Multiplexers 52 ist mit dem Adressenbus 26 verbunden und der andere Eingangsanschluß B mit der Anzeige-Adresse 20. An einen Auswahlanschluß 5 hiervon wird von der Zeit-Steuereinheit 14 ein Adressen-Auswahlsignal 21 abgegeben. Das Aciressen-Auswahlsignal 21 tritt vorzugsweise in einem Takt gleich einer Hälfte der Periode einer Zeichen-Anzeige auf, so daß der Zugriff vom
Adressenbus 26 während der ersten Hälfte der einen Zeichen-Anzeigeperiode ermöglicht ist, während der Zugriff von der Anzeige-Adresse 20 während der zweiten Hälfte der Periode möglich ist.
Der Takt der einen Zeichen-Anzeige ist genauer ausgedrückt so gewählt (vgl. F i g. 3), daß er vollständig synchron zu einem Betriebszyklus des Mikroprozessors 30 ist, und die Anzeige-Adresse 20 und der Adressenbus 26 sind so vom Auswahl-Anschluß 5des Adressen-Multiplexers 52 gesteuert, daß Ausgangssignale Ό\ und Th mit einem halben Zeichen-Takt zeitgeteilt sind. Die Ausgangssignale des Adressen-Multiplexers 52 sindjn zwei Gruppen geteilt, nämlich die Anschlüsse Ό\ und O2.
Die oberen oder höherwertigen beiden Bits des Adressenbusses 26 oder der Anzeige-Adresse 20 treten 1ί am Anschluß O\ auf, während die unteren oder niederwertigen beiden Bits am Anschluß O2 auftreten. Die oberen beiden Bits bestimmen den Zugriff-Betrieb der Speichereinheit 40. Zum Beispiel bedeuten (0.0) keinen Zugriff, (0,1) Zugriff lediglich zum unteren Byte, (1,0) Zugriff lediglich zum oberen Byte und (1,1) Zugriff zum oberen und unteren Byte. Der Zwei-Bit-Ausgarig O\ ist mit einem Anschluß I2 des Lese/Schreib-Steuergliedes 53 verbunden, um den Zugriff-Betrieb auf die oben erläuterte Weise zu bestimmen. Das Schreibsignal » von der Daten-Steuereinheit 10 wird an einen Eingangsanschluß /, des Lese/Schreib-Steuergliedes 53 abgegeben, und ein Schreib-Einschalt-Taktsignal von der Zeit-Steuereinheit 14 liegt am anderen Eingangsanschluß /j. Das Schrejb/Lese-Steuerglied 53 hat drei in Ausgangsanschlüsse O1, O2 und O5. die mit einem Chip-Wählanschluß (CSL) des unteren Byte-Speichers 54, einem Lese/Schreib-Anschluß des unteren Byte-Speichers 54 und des oberen Byte-Speichers 55 um einen Chip-Wählanschluß (CSU) des oberen Byte-Spei- ü chers 55 jeweils verbunden sind. Auf diese Weise arbeitet das Lese/Schreib-Steuerglied 53 so, daß es abhängig von den Bedingungen der Eingangsanschlüsse l\. I2 und I, ein Chip-Wähl-Signal und ein Lese/Schreib-Signal an einen gewählten Speicherblock abgibt.
Ein Eingangsanschluß D des Schreib-Registers 57 ist mit dem Datenbus 28 verbunden, während ein Ausgangsanschluß Q hiervon gemeinsam an Eingangsanschlüsse IL und IU des unteren Byte-Speichers 54 bzw. des oberen Byte-Speichers 55 angeschlossen ist.
Der Speicher-Zugriff vom Mikroprozessor 30 geschieht auf die folgende Weise. Während des Schreibens von der Daten-Steuereinheit 10 wird dar Schreib-Signal von der Daten-Steuereinheit 10 betätigt, so daß der Inhalt des Datenbusses 28 in das Schreib-Register 57 gelesen wird. Wenn dann der Adrenssenbus 26 durch den Adressen-Multiplexer 52 gewählt wird, werden die Daten bei der gewählten Adresse des Speichers geschrieben, gesteuert durch den Schreib-Freigabe-Takt Der eine Eingangsanschluß I1 des ODER-Gliedes 58 ist an einen Ausgang OL des unteren Byte-Speichers 54 angeschlossen, während der andere Eingangsanschluß h mit einem Ausgang OU des oberen Byte-Speichers 55 verbunden ist. Ein Ausgangsanschluß O des ODER-Gliedes 58 ist mit dem Eingangsanschluß D des Lese-Registers 59 verbunden, das abhängig von einem Lese-Verriegel-Taktsignal verriegelt wird, das an einen Trigger- oder Ansteueranschluß Γ hiervon von der Zeit-Steuereinheit 14 abgegeben wird.
Während des Lesens durch die Daten-Steuereinheit 10 ist das Schreäbsigna! von dieser abgeschaltet so daß das Adressen-Steuerglied 38 eine Lese-Adresse an einen gewählten Speicherblock abgibt, wenn der Adressen-Multiplexer 52 den Adressenbus 26 wählt. Auf diese Weise werden die Daten bei der gewählten Speicheradresse gelesen und zeitweise im Lese-Register 59 durch den Lese-Verriegel-Takt gespeichert. Danach werden sie abhängig von einem Lese-Befehlssignal von der Daten-Steuereinheit 10 in den Mikroprozessor 30 über den Datenbus 28 gelesen.
Der Ausgangsanschluß ÖL des unteren Byte-Speichers 54 und der Ausgangsanschluß OU des oberen Byte-Speichers 55 sind mit den Eingangsanschlüssen D\ bzw. D2 des Anzeigeregisters 56 verbunden, an dessen Trigger- oder Ansteuer-Anschluß 7~ein Anzeige-Verriegel-Taktsignal von der Zeit-Steuereinheit 14 abgegeben wird. Der Speicher-Zugriff zur Anzeige erfolgt auf die folgend Weise. Wenn die Anzeige-Adresse 20 durch den Adressen-Multiplexer 52 des Adressen-Steuergliedes 38 gewählt wird, werden der untere Byte-Speicher 54 und der obere Byte-Speicher 55 gleichzeitig angesteuert, und Hip hp'inpn Rvtp« wcrHpn p|pirh7pitip im An7pipp-
Register 56 durch das Anzeige-Verriegel-Taktsignal zwischengespeichert. Die im Anzeige-Register 56 zwischengespeicherten Anzeige-Daten werden in ein Videosignal 17 durch die Video-Steuereinheit 16 zur Anzeige durch das Sichtgerät 18 umgewandelt.
Die Fig. 3 ist ein Zeitdiagramm zur Erläuterung des Betriebs. Die Anzeige-Adresse 20 wird nacheinander erneuert (η, η + 1, ...). synchron mit dem Takt gleich einer "'eichen-Anzeige-Periode. Der Adressenbus 26, durch den der Mikroprozessor 30 den Auffrischspeicher 12 ansteuert, wird nacheinander mit m. m + I, .. erneuert oder aufgefrischt, wenn der Takt der einen Zeichen-Anzeige vollständig synchron zum Betriebszyklus des Mikroprozessors 30 gewählt ist, wie dies in Fi g. 3 dargestellt ist.
Wenn in diesem Zustand der Auswahl-Anschluß 525 des Adressen-Multiplexers 38 in der in F i g. 3 gezeigten Weise gesteuert ist. treten die Inhalte der Anzeige-Adresse 20 und des Adressenbusses 26 alternativ an dessen Ausgang auf (52 Ό\ oder 52 O2). so daß die Speichereinheit 40 angesteuert ist mit einer Zeitteilung bei einem halben Zeichen-Anzeige-Takt sowohl von der Anzeige-Adresse 20 als auch vom Mikroprozessor 30. Insbesondere wird die Speichereinheit 40 wortweise für η der Anzeige-Adresse 20 angesteuert, um die Lese-Daten im Anzeige-Register 56 beim Anzeige-Verriegel-Takt synchron zum einen Zeichen-Anzeige-Takt zu verriegeln, so daß die Anzeige-Daten 13 mit η, π + 1. ... bei dem einen Zeichen-Anzeige-Takt erneuert oder aufgefrischt werden.
Wenn weiterhin z. B. der Mikroprozessor 30 liest, werden die gelesenen Daten des oberen Byte or1 r des unteren Byte in das Lese-Register 59 beim Lese-Verriegel-Takt eines halben Zeichens außerhalb des Taktes mit den Anzeige-Daten 13 verriegelt, so daß das
Ausgangssignal des Lese-Registers 59 mit m, m + 1
bei dem Takt einer Hälfte außerhalb der Phase mit dem Anzeige-Takt erneuert wird, wie dies in Fig.3 dargestellt ist.
Wie oben anhand eines bevorzugten Ausführungsbeispiels der Erfindung erläutert wurde, ist der Auffrischspeicher in mehrere Byte-Blöcke geteilt, so daß der Mikroprozessor die Blöcke byteweise ansteuern kann, während die Anzeige-Daten mehrere Blöcke in einem Wort umfassen, so daß die Anzeige-Daten wortweise ansteuerbar sind. Weiterhin erfolgen der Zugriff durch den Mikroprozessor und der Zugriff für die Anzeige in Zeitteilung bei einem Takt gleich einer Hälfte einer Zeichen-Anzeige-Periode, so daß keine Wartezeit für
beide Zugriffe erforderlich ist. Auf diese Weise wird der Daten-Durchsatz verbessert. Wenn zusätzlich die Daten-Formate für den Mikroprozessor und die Anzeige voneinander verschieden sind, wir die Vielseitigkeit der Anzeige mit zunehmender Bit-Länge vergrößert, da ein doppelter Zugriff erlaubt ist. Da
weiterhin der Zeilenpuffer und der DMA-Takt-Generator, die bei herkömmlichen Einrichtungen benötigt werden, nicht langer erforderlich sind, wird der Hardware-Aufwand verringert, wodurch eine einfachere Herstellung und eine größere Zuverlässigkeit erzielt werden.
Hierzu 3 Blatt Zeichnungen

Claims (1)

  1. Patentansprüche:
    1, Anzeigeeinrichtung, mit
    einem Auffrischspeicher, der eine Speichereinheit s aufweist, in der Anzeige-Daten wenigstens eines Feldes speicherbar sind, das in mehrere Speicherblöcke aus Bytes aufgeteilt ist, einer Daten-Steuereinheit zur Mikroprogramm-Steuerung von byteweisem Daten-Austausch zwi- sehen der Speichereinheit und einer äußeren Datenquelle,
    einer Zeit-Steuereinheit zum zeitlichen Steuern des Daten-Austausches und einer Anzeige mit einem Anzeige-Zeitsteuersignal, is
    einer Video-Steuereinheit zum Erzeugen eines Videosignals zur Anzeige aufgrund der Anzeige-Daten, in denen ein Zeichen durch mehrere Bytes und das Anzeige-Zeitsteuersignal dargestellt ist, und einem Sichtgerät zur Anzeige eines Videosignals auf einem Etektronenstrahlröhren-Schirm als sichtbares Bild,
    dadurch gekennzeichnet, daß ein Adressen-Steuerglied (38) im Auffrischspeicher (12) einen Zugriff zur Speichereinheit (40) von der Daten-Steuereinheit (10) und einen Zugriff zur Speichereinheit (40) von der Zeit-Steuereinheit (14) entsprechend einem von der Zeit-Steuereinheit (14) festgelegten Takt (21) wählt, und einerseits den Zugriff zur Speichereinheit (40) von M der Daten-Steuereinheit (10) so steuert, daß ein Zugriff zu t viem der Speicherblöcke der Speichereinheit (40) erfolgt, sowie
    andererseits den Zugriff zur Speichereinheit (40) von der Zeit-Steuereinheit (14) so s'euert, daß ein Zugriff zu mehreren der Speicherblöcke der Speichereinheit (40) gleichzeitig erfolgt (F i g. 1).
DE2659189A 1975-12-29 1976-12-28 Anzeigeeinrichtung Ceased DE2659189B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50158480A JPS5834836B2 (ja) 1975-12-29 1975-12-29 デ−タヒヨウジセイギヨホウシキ

Publications (2)

Publication Number Publication Date
DE2659189A1 DE2659189A1 (de) 1977-07-07
DE2659189B2 true DE2659189B2 (de) 1979-10-31

Family

ID=15672649

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2659189A Ceased DE2659189B2 (de) 1975-12-29 1976-12-28 Anzeigeeinrichtung

Country Status (3)

Country Link
US (1) US4104624A (de)
JP (1) JPS5834836B2 (de)
DE (1) DE2659189B2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3508336A1 (de) * 1984-03-09 1985-09-12 Daikin Industries, Ltd., Osaka Hochgeschwindigkeits-speicherzugriffschaltung einer katodenstrahlroehren-display-einheit

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5434636A (en) * 1977-08-23 1979-03-14 Sharp Corp Crt display unit
JPS5438724A (en) * 1977-09-02 1979-03-23 Hitachi Ltd Display unit
JPS5447424A (en) * 1977-09-21 1979-04-14 Toshiba Corp Picture memory unit
US4243987A (en) * 1978-06-27 1981-01-06 Xerox Corporation Display processor for producing video signals from digitally encoded data to create an alphanumeric display
DE2839888C2 (de) * 1978-09-13 1982-06-03 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zum Darstellen von Symbolen auf dem Bildschirm eines Sichtgerätes
US4250487A (en) * 1978-10-27 1981-02-10 Arnold Robert D Vehicle speed recorder
US4203107A (en) * 1978-11-08 1980-05-13 Zentec Corporation Microcomputer terminal system having a list mode operation for the video refresh circuit
JPS5578336A (en) * 1978-12-11 1980-06-12 Hitachi Ltd Attribute control unit of display
JPS55138787A (en) * 1979-04-16 1980-10-29 Mitsubishi Electric Corp Display unit
JPS55157787A (en) * 1979-05-29 1980-12-08 Mitsubishi Electric Corp Image display unit
JPS56121078A (en) * 1980-02-27 1981-09-22 Nippon Electric Co Pattern code expanding circuit for crt display unit
HU180133B (en) * 1980-05-07 1983-02-28 Szamitastech Koord Equipment for displaying and storing tv picture information by means of useiof a computer access memory
JPS5776652A (en) * 1980-10-31 1982-05-13 Toshiba Corp Display system for picture information
US4434472A (en) * 1980-12-29 1984-02-28 Falco Data Products General purpose data terminal system with display line refreshing and keyboard scanning using pulsewidth modulation
US4418343A (en) * 1981-02-19 1983-11-29 Honeywell Information Systems Inc. CRT Refresh memory system
JPS57152571U (de) * 1981-03-19 1982-09-25
JPS57155584A (en) * 1981-03-20 1982-09-25 Hitachi Ltd Control system for refresh memory
JPS588348A (ja) * 1981-07-07 1983-01-18 Sony Corp 出力表示用メモリの制御回路
US4437092A (en) * 1981-08-12 1984-03-13 International Business Machines Corporation Color video display system having programmable border color
US4597043A (en) * 1982-06-16 1986-06-24 Bally Manufacturing Corporation High speed CPU/sequencer for video games
US4562435A (en) * 1982-09-29 1985-12-31 Texas Instruments Incorporated Video display system using serial/parallel access memories
US4563677A (en) * 1982-10-19 1986-01-07 Victor Technologies, Inc. Digital character display
JPH079569B2 (ja) * 1983-07-01 1995-02-01 株式会社日立製作所 ディスプレイコントローラ及びそれを用いた図形表示装置
DE3410047C2 (de) * 1983-03-23 1986-09-25 S. Franzen Söhne (GmbH & Co), 5650 Solingen Permutationsschloß mit Schlüsselgeheimnis-Neueinstellvorrichtung
DE3373579D1 (en) * 1983-06-30 1987-10-15 Ibm Cathode ray tube controller
US4626839A (en) * 1983-11-15 1986-12-02 Motorola Inc. Programmable video display generator
US4595951A (en) * 1983-11-29 1986-06-17 Rca Corporation Teletext decoder using a common memory
JPS60225887A (ja) * 1984-04-19 1985-11-11 エヌ・シー・アール・コーポレーション Ｃｒｔデイスプレイ装置
DE3587744T2 (de) 1984-07-23 1994-05-19 Texas Instruments Inc Steuerlogik für ein Videosystem mit einer Schaltung, welche die Zeilenadresse ausser Kraft setzt.
JPS6151434A (ja) * 1984-08-14 1986-03-13 Konishiroku Photo Ind Co Ltd 給紙装置
JPS6175382A (ja) * 1984-09-20 1986-04-17 シャープ株式会社 画像表示装置
US4679041A (en) * 1985-06-13 1987-07-07 Sun Microsystems, Inc. High speed Z-buffer with dynamic random access memory
US4800378A (en) * 1985-08-23 1989-01-24 Snap-On Tools Corporation Digital engine analyzer
KR900005188B1 (ko) * 1986-07-25 1990-07-20 후지쓰 가부시끼가이샤 Crt 콘트롤러
US5053989A (en) * 1986-08-27 1991-10-01 Minolta Camera Kabushiki Kaisha Digital image processing apparatus having a microprogram controller for reading microinstructions during a vacant period of the image processing circuit
US5030946A (en) * 1987-05-20 1991-07-09 Hudson Soft Co., Ltd. Apparatus for the control of an access to a video memory
JPS6352180A (ja) * 1987-07-17 1988-03-05 株式会社日立製作所 表示方式
US5059955A (en) * 1987-09-02 1991-10-22 Hudson Soft Co. Ltd. Apparatus for producing video signals
US5129060A (en) * 1987-09-14 1992-07-07 Visual Information Technologies, Inc. High speed image processing computer
US4985848A (en) * 1987-09-14 1991-01-15 Visual Information Technologies, Inc. High speed image processing system using separate data processor and address generator
US5146592A (en) * 1987-09-14 1992-09-08 Visual Information Technologies, Inc. High speed image processing computer with overlapping windows-div
US5109348A (en) * 1987-09-14 1992-04-28 Visual Information Technologies, Inc. High speed image processing computer
FR2625341A1 (fr) * 1987-12-23 1989-06-30 Labo Electronique Physique Systeme de gestion des priorites d'acces a une memoire et son application
JPH01175649A (ja) * 1987-12-29 1989-07-12 Oki Electric Ind Co Ltd マイクロプロセッサ
JPH02146088A (ja) * 1988-11-28 1990-06-05 Toshiba Corp 表示メモリ制御装置
US5151997A (en) * 1989-08-10 1992-09-29 Apple Computer, Inc. Computer with adaptable video circuitry
US5293232A (en) * 1991-04-02 1994-03-08 Sony Corporation Apparatus for transmitting still images retrieved from a still image filling apparatus
US6151036A (en) * 1991-11-01 2000-11-21 Canon Kabushiki Kaisha Large capacity data storage device
DE69324969T2 (de) * 1992-07-09 1999-09-16 Nec Corp Funkrufempfänger mit Anzeigeeinheit
US6052107A (en) * 1997-06-18 2000-04-18 Hewlett-Packard Company Method and apparatus for displaying graticule window data on a computer screen

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3500327A (en) * 1965-06-01 1970-03-10 Bunker Ramo Data handling apparatus
US3676850A (en) * 1971-02-11 1972-07-11 Columbia Broadcasting Syst Inc Video display system
US3742482A (en) * 1971-09-08 1973-06-26 Bunker Ramo Method and apparatus for generating a traveling display
JPS5157137A (ja) * 1974-11-13 1976-05-19 Matsushita Electric Ind Co Ltd Inkyokusenkandeisupureisochi

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3508336A1 (de) * 1984-03-09 1985-09-12 Daikin Industries, Ltd., Osaka Hochgeschwindigkeits-speicherzugriffschaltung einer katodenstrahlroehren-display-einheit
DE3508336C2 (de) * 1984-03-09 1991-08-01 Daikin Industries, Ltd., Osaka, Jp

Also Published As

Publication number Publication date
DE2659189A1 (de) 1977-07-07
JPS5834836B2 (ja) 1983-07-29
JPS5282134A (en) 1977-07-09
US4104624A (en) 1978-08-01

Similar Documents

Publication Publication Date Title
DE2659189B2 (de) Anzeigeeinrichtung
DE3718078C2 (de)
DE69225777T3 (de) Videoanzeigeeinstellung und Menüsystem auf Schirm
DE3153277C2 (de) Video-Ausgabe-Prozessor für ein Computergraphiksystem
DE2261141A1 (de) Einrichtung zur graphischen darstellung
DE69825393T2 (de) Schaltung zum simultanen Ansteuern eines Flüssigkristall-Bildschirms und eines Fernsehbildschirms
DE2922540A1 (de) Datenverarbeitungsanlage
DE3153360C2 (de)
DE3508336A1 (de) Hochgeschwindigkeits-speicherzugriffschaltung einer katodenstrahlroehren-display-einheit
DE2510542A1 (de) Digitale bildwiedergabevorrichtung mit mehreren bildschirmen
EP0080043B1 (de) Verfahren zum Einschreiben von Daten in einen Bildwiederholspeicher eines Datensichtgerätes
EP0500147B2 (de) Verfahren zur Ansteuerung eines Monitors und Monitorsteuerschaltung
DE3114975C2 (de) Schnittstelle insbesondere, für ein Computergraphik-System
DE3046972C2 (de) Steuerschaltung zum Erzeugen von Punktmusterdaten
DE3444400A1 (de) Anordnung zur bildlichen wiedergabe von informationen mittels bit-abbildung
DE3415769A1 (de) Verfahren und vorrichtung zur datenanzeige
DE3938366A1 (de) Steuervorrichtung fuer ein anzeigegeraet
DE3810232C2 (de)
DE3530602C2 (de)
DE4015430C2 (de) Verfahren zur unabhängigen Steuerung des Kontrastes und/oder der Helligkeit einer Vielzahl von Bildern und Schaltungsanordnung zur Durchführung dieses Verfahrens
DE3908503A1 (de) Zeichenanzeigevorrichtung
DE19543261A1 (de) Interface-Steuereinrichtung
EP0597197B1 (de) Anordnung zur Erzeugung von Bildschirmsteuersignalen für am Bildschirm darstellbare Zeichen
EP1114365A1 (de) Vorrichtung zum steuern mehrerer anzeigeeinrichtungen, system mit dieser vorrichtung und zugehöriges verfahren
DD151237A1 (de) Einrichtung zur informationsdarstellung auf fernsehgeraeten

Legal Events

Date Code Title Description
8235 Patent refused
8225 Change of the main classification

Ipc: G09G 1/02