DE2922540A1

DE2922540A1 - Datenverarbeitungsanlage

Info

Publication number: DE2922540A1
Application number: DE19792922540
Authority: DE
Inventors: Shigeru Hirahata; Tsuguji Tachiuchi; Teruhiro Takezawa
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1978-06-02
Filing date: 1979-06-01
Publication date: 1979-12-13
Also published as: DE2922540C2; US4298931A

Description

HITACHI, LTD., Tokyo, Japan

Datenverarbeitungsanlage

Die Erfindung betrifft eine Datenverarbeitungsanlage mit einer Zentraleinheit (CPU), einem Schreib-Lese-Speicher mit wahlfreiem Zugriff (RAM), einem Sichtgerät u. dgl., und insbesondere ein Zeichen-Sichtgerät, das elektronisch Zeichenmuster erzeugt und diese auf einer Anzeigeeinrichtung, wie z. B. einer Video-Anzeige (Elektronenstrahlröhre) anzeigt.

Eines der herkömmlichen Zeichen-Sichtgeräte dieser Art ist ein Elektronenstrahlröhren-Sichtgerät mit einem Mikroprozessor oder einer Zentraleinheit zur Datenübertragungs-Steuerung. Ein Anzeige-Speicher zum Speichern aller Codes, die auf dem Elektronenstrahlröhren-Schirm anzuzeigende Zeichen darstellen, wird sequentiell mittels Adressen zugegriffen, die von einem anderen Steuerglied als der Zentralein-

81-(A 3746-O2)-E

909850/0788

heit abgegeben sind, und diese ausgelesenen Codes werden in entsprechende Video-Signale umgesetzt, die Zeichenmuster darstellen. Ein derartiges Ansprechen oder Zugreifen wird als direkter Speicher-Zugriff bezeichnet.

Zum besseren Verständnis der Anlage wird ein typisches Beispiel eines üblichen Sichtgerätes anhand der Fig. 1 bis 6 näher erläutert. Fig. 1 zeigt das Sichtgerät in einem Blockschaltbild mit einem Speicher 4 (als System-Programm-Festspeicher bezeichnet) zum Speichern eines System-Operation-Prozesses (Programm), einem Speicher 3 (als System-Programm-Schreib-Lese-Speicher) zum Zwischenspeichern von Daten während der System-Operation, einem Speicher 9 (als Zeichen-Speicher- RAM) zum Speichern von Codes von Zeichen, die auf dem Elektronenstrahlröhren-Schirm anzuzeigen sind, einem weiteren Speicher 10 (als Zeichen-Muster-Generator-Festspeicher) zum Speichern von Zeichenmuster und einer Zentraleinheit 1 (CPU) zum Verarbeiten von Daten oder Information bezüglich dieser Schaltungsoperationen und zum Steuern dieser Bauteile. Das Sichtgerät hat weiterhin einen Taktsignalgenerator 2 zum Erzeugen von Taktsignalen φΛ und φ2 zur Übertragung zur Zentraleinheit, einen Anzeige-Taktsignalgenerator 7 zum Erzeugen eines Anzeige-Taktsignales ¹C zum Anzeigen eines Zeichenmusters auf dem Elektronenstrahlröhren-Schirm, ein Adreß-Schaltglied 8 zum auswechselbaren Schalten eines von der Zentraleinheit abgegebenen Adreß-Signales et mit dem Anzeige-Taktsignal T vom Taktsignalgenerator 7, einen Parallel/ Serien-Umsetzer 11 zum Umsetzen von Parallel-Bit-Signalen, die vom Zeichenmuster-Generator-Festspeicher 10 übertragen sind, in Serien-Bit-Signale, um ein Video-Signal an einem Ausgangsanschluß 12 zu erzeugen, und eine Eingabe/Ausgabe-Schnittstelle (Interface) 5, die ein Tastenfeld 6 mit der Zentraleinheit

909850/0788

1 koppelt. Das am Ausgangsanschluß 12 auftretende Video-Signal liegt an einer Elektronenstrahlröhre 18 (vgl. Fig. 2A), wo ein entsprechendes Zeichenmuster visuell auf dem Schirm der Elektronenstrahlröhre 18 angezeigt wird. Der in Einzelheiten in Fig. 2B dargestellte Zeichen-Speicher-RAM 9 hat einen 8-Bit-Adreß-Decodierer 19 mit Adreß-Eingangsanschlüssen 21 zum Decodieren eines über einen Adreßbus 14 übertragenen Adreßsignales und einen Datenspeicherteil 20 zum Speichern der über einen Datenbus 13 übertragenen Daten. Der Datenspeicherteil 20 hat Dateneingabeanschlüsse 22A und Datenausgabeanschlüsse 22B. Die Zeichen-Anzeige-Stellen auf dem Schirm der Elektronenstrahlröhre 18 entsprechen jeweils eineindeutig den Speicheradressen im Speicherteil 20 des Zeichen-Speicher-RAM 9. Z. B. speichert der Speicherteil 20 an seiner Adresse 1 ein Zeichen "A", das auf der oberen linken Seite des Schirmes anzuzeigen ist, und er speichert an seiner Adresse 2 ein Zeichen "B", das an der oberen mittleren Stelle des Schirmes anzuzeigen ist. Wenn der Elektronenstrahlröhren-Schirm Zeichen über 16 Zeilen anzeigt, wobei jede Zeile 32 Zeichen umfaßt, benötigt der Zeichen-Speicher-RAM 9 eine Speicherkapazität von 512 Bytes (= 32 · 16), wenn ein Byte einem Zeichen zugeordnet ist.

Der Betrieb des so aufgebauten Sichtgerätes wird beispielsweise beschrieben, wenn ein vom Tastenfeld 6 getastetes Eingangssignal auf dem Elektronenstrahlröhren-Schirm angezeigt wird. Es gibt ein sogenanntes 02-Zyklus-Abgriff-Sichtgerät, mit dem Zeichen konstant auf dem Schirm der Elektronenstrahlröhre 18 angezeigt werden können.

Ein derartiges Zyklus-Abgriff-Sichtgerät wurde bereits beschrieben (vgl. die japanische Zeitschrift "Transistor Technology", Mai 1977, Seiten 215 bis 217). Im Zyklus-Abgriff -

909 850/0 788

Sichtgerät erzeugt nach einer Zeit T1 von der Vorderflanke eines Taktimpulses 01 die Zentraleinheit 1 ein Adreß-Signal cc , und die übertragung eines Datensignales d wird durch den Datenbus 13 an der Rückflanke eines umgekehrten Taktsignales 02 wirksam, wie dies in Fig. 3 gezeigt ist. Während einer Periode oder Zeit T2, in der kein Taktsignal 02 erzeugt wird, ist der RAM 9 vom Adreßbus 14 der Zentraleinheit 1 getrennt, während Daten aus dem RAM 9 mittels des vom Anzeige-Taktsignalgenerator 7 abgegebenen Anzeige-Taktsignales X genommen und auf dem Elektronenstrahlröhren-Schirm angezeigt werden. Zu dieser Zeit werden die aus dem RAM 9 entnommenen Daten zu einem (nicht dargestellten) Drucker gespeist, um ggf. ausgedruckt zu werden.

Es sei nun angenommen, daß ein Zeichen "A" vom Tastenfeld 6 eingegeben wird. Ein das Zeichen "A" darstellendes zeichencodiertes Signal liegt am Datenbus 13 über die Eingabe/Ausgabe-Schnittstelle 5. Dann wird das zeichencodierte Signal in die Zentraleinheit 1 über den System-RAM 3 entsprechend einem im System-ROM 4 gespeicherten Programm abgerufen (ROM = Festspeicher mit wahlfreiem Zugriff). Anschliessend erzeugt die Zentraleinheit 1 ein Adreß-Signal, das eine Adreß-Stelle auf dem Elektronenstrahlröhren-Schirm anzeigt, wo das Zeichen "A" anzuzeigen ist, und sendet das zuvor dorthin abgerufene zeichencodierte Signal über den Datenbus 13 zum 8-Bit-Dateneingabe-Anschluß 22A des RAM 9.

Das Adreß-Schaltglied 8 wird durch das Taktsignal 02 geschaltet, um die Zyklus-Abgriff-Anzeige auszuführen. Wie in Fig. 4 dargestellt ist, wird während einer Periode T3 (in Fig. 4g), die die Einspeisung des Taktsignales 02 erlaubt, das Schaltglied 8 auf die Seite des Adreßbusses 4 geschaltet. Während einer Periode T2, in der das Taktsignal

909850/0788

02 nicht eingespeist wird, ist es auf die Seite des Anzeige-Taktsignalgenerators 7 geschaltet. Während der Periode T3 ist der Zeichen-Speicher-RAM 9 mit der Zentraleinheit 1 verbunden, damit die zeichencodierten Daten von der Zentraleinheit 1 in den Zeichen-Speicher-RAM 9 schreibbar sind. Während der Periode T2 ist der Zeichen-Speicher-RAM 9 mit dem Anzeige-Taktsignalgenerator 7 verbunden. Entsprechend wird das zeichencodierte Signal durch das Anzeige-Taktsignal t gelesen. Deshalb wird das das Zeichen "A" darstellende zeichencodierte Signal im Zeichen-Speicher-RAM 9 während der Periode T3 gespeichert. Wenn anschließend ein Zeichen "B" vom Tastenfeld 6 eingegeben wird, wird dessen codiertes Signal in einer Adresse neben der das codierte Signal von "A" speichernden Adresse im RAM 9 während der Periode T3 gespeichert, wie dies in Fig. 2B gezeigt ist. Auf diese Weise werden die eingegebenen zeichencodierten Signale sequentiell im Zeichen-Speicher-RAM 9 gespeichert.

Die im RAM 9 gespeicherten Zeichen-Daten-Signale werden dann über die 8-Bit-Datenausgabe-Anschlüsse 22B des RAM 9 ausgegeben und dann durch die Elektronenstrahlröhre im 02-Zyklus-Abgriff-Anzeigebetrieb angezeigt. Während der Periode T2, in der das Taktsignal φ2 nicht am Adreß-Schaltglied 8 liegt, wie dies in Fig. 4h dargestellt ist, ist der Zeichen-Speicher-RAM 9 mit dem Anzeige-Taktsignalgenerator 7 gekoppelt, so daß das Anzeige-Taktsignal T vom Anzeige-Taktsignalgenerator 7 an den Adreß-Eingabeanschlüssen 21 (Fig. 2B) des RAM 9 liegt. Als Ergebnis wird das vom Zeichen-Speicher-RAM 9 abgegebene zeichencodierte Signal zu den Daten-Ausgabeanschlüssen 22B synchron mit dem Horizontal-Abtastbetrieb abgegeben. Im vorliegenden Fall werden der Taktsignalgenerator 7 und der Parallel/Serien-Umsetzer 11 allgemein als Zeichen-Ansteuerglied bezeichnet, dessen Funktion von üblicher Art ist. Bei dem in den Fig. 2A und 2B gezeigten Beispiel werden die zeichencodierten Signale von "A",

909850/0788

"B" und "C" von den Daten-Ausgabeanschlüssen 22B nacheinander für jede Periode T 4 (= T2 + T3) während einer Horizontal-Abtastperiode abgegeben. Das Ausgangssignal von den Anschlüssen 22B liegt als ein Teil eines Adreß-Eingabesignales für den Zeichen(-Muster)-Generator-ROM 10 an Adreß-Eingabeanschlüssen 25 (vgl. Fig. 5) des ROM 10, wo es ein ein Zeichen "A", "B" oder "C" darstellendes Signal von einem Zeichenmuster-Speicherteil 24 über einen Adreß-Decodierer 23 wählt. Die Einzelheiten des Zeichenmuster-Generator ROM 10 sind in Fig. 5 gezeigt, und er bildet Zeichenmuster jeweils mittels 8 Bits in einer Zeile und 8 Bits in einer Spalte (64 Punkte/Zeichen). Um entsprechend 64 Zeichen zu speichern, muß die Speicherkapazität 512 Bytes (=64 · 8 · 8) betragen.

Ein vom RAM 9 durch das Adreß-Signal, d. h. das zeichencodierte Signal, ausgewähltes Zeichenmuster wird nacheinander zu Daten-Ausgabeanschlüssen 26 abgegeben, und zwar einmal durch 8 Bits von der Spitze des Zeichenmusters zum Boden durch das Taktsignal vom Glied 7 synchron mit der Hörizontal-Abtastung. Das 8-Bit-Ausgangssignal wird in ein Video-Signal 28 durch den Parallel/Serien-Umsetzer 11 aus einem Schieberegister (vgl. Fig. 6) umgesetzt und dann von einem Ausgangsanschluß 12 abhängig von einem durch den Anzeige-Taktsignalgenerator 7 erzeugten Taktsignal abgegeben sowie schließlich in die Elektronenstrahlröhre eingespeist.

Auf diese Weise können die Zeichen immer auf dem Schirm der Elektronenstrahlröhre 18 mittels des 02-Zyklus-Abgriff-Sichtgerätes angezeigt werden. D. h., das Adreß-Schaltglied 8 wird durch das Taktsignal 02 geschaltet, und während ei-•ner Zeichen-Anzeigezeit (als DISP bezeichnet) T4 (vgl. Fig.

909850/0788

4i) werden Daten von der Zentraleinheit 1 in den Zeichen-Speicher-RAM 9 eingeschrieben und Daten aus diesem durch das Anzeige-Taktsignal Z ausgelesen.

Wie oben erläutert wurde, werden Daten eines Zeichens aus dem RAM 9 während einer Periode des Taktsignales 02 ausgelesen. Hierzu wird die Frequenz f , des Taktsignales 02 durch die folgende Gleichung (1) ausgedrückt:

mit f = Horizontal-Abtastfrequenz der Elektronenstrahlröhre,

N = Anzahl der Zeichen auf einer Zeile, und

K = wirksamer Anzeigebereich in der Horizontal-Richtung der Elektronenstrahlröhre.

Mit N = 32 Zeichen, K = 2/3 und f_R = 15,75 kHz folgt für die Frequenz f. = 756 kHz (= γπ · 32 · 15,75).

Während einer Zeichen-Anzeigezeit T4 erfolgt die Lese/ Schreib-Operation für den RAM 9 zweimal. D. h., während dieser Periode erfolgen ein Zugriff zum RAM 9 von der Zentraleinheit 1 und ein Zugriff zum RAM 9 vom Taktsignalgenerator 7. Daher muß die Lese/Schreib-Zykluszeit t_,_, des RAM 9 die folgende Gleichung (2) erfüllen:

(2)

909850/0788

Mit f , = 756 kHz ergibt sich für die Lese/Schreib-Zykluszeit:

t_RC < 661 ns.

Wenn in diesem Beispiel der Elektronenstrahlröhren-Aufbau 32 Zeichen/Zeile und einen wirksamen Anzeigebereich von 2/3 besitzt, können eine Zentraleinheit und ein RAM verwendet werden, die in üblicher Weise für allgemeine Zwecke eingesetzt werden. Jedoch sind eine derartige Zentraleinheit und ein derartiger RAM nicht für die Elektronenstrahlröhre mit 80 Zeichen/Zeile verfügbar. Wenn N = 80 Zeichen/Zeile, K = 2/3 und f„ = 15,75 kHz betragen, ergeben sich für die Frequenz f , des Taktsignales φ2 und die Lese/Schreib-Zyklus ^zeit W

f. = -j- · 80 · 15,75 = 1890 kHz

= 265 ns

(3)

Wie aus Gleichung (3) zu ersehen ist, erfordert ein Zeichen-Sichtgerät zum ständigen Anzeigen von Zeichen auf dem Elektronenstrahlröhren-Schirm mit 80 Zeichen/Zeile einen speziellen Aufbau, aufwendige Schaltungsbauteile, wie z. B. eine sehr schnelle Zentraleinheit und einen sehr schnellen Zeichen-Speicher-RAM .

Auch bei einem Zeichen-Sichtgerät mit einem Schaltungs-Bauteil, das eine Auffrischoperation benötigt, wie z. B. ein dynamischer RAM, und immer Zeichen auf dem Elektronenstrahlröhren-Schirm anzeigt, erfolgt die Lese/Schreib-Operation zweimal während einer Zeichen-Anzeigezeit. Entsprechend benötigt ein derartiges Sichtgerät eine aufwendige und spe-

909850/0788

ziell aufgebaute Zentraleinheit sowie einen aufwendigen und speziell aufgebauten RAM.

Jedoch liegt die Lesezeit allgemeiner, gegenwärtig verfügbarer MOS-LSI-RAMs in der Größenordnung von 300 bis 400 ns (MOS = Metall-Oxid-Halbleiter; LSI = Großintegration). Wenn entsprechend ein schnellerer RAM gewünscht wird, muß er mit großem Aufwand speziell aufgebaut werden. Die Betriebsfrequenz gegenwärtig verfügbarer MOS-LSI-Zentraleinheiten liegt höchstens bei 1 MHz. Wie oben erläutert wurde, benötigt das Zeichen-Sichtgerät mit Taktsignalen herkömmlicher Art oder mit einem dynamischen RAM, der eine Auffrischung erfordert, einen aufwendigen und schnellen RAM und eine aufwendige und schnelle Zentraleinheit.

Es ist daher Aufgabe der Erfindung, eine einfache Datenverarbeitungsanlage, wie z. B. ein Zeichen-Sichtgerät, anzugeben, die Lese/Schreib-Operationen einige Male für den Zeichen-Speicher-RAM während einer Zeichen-Anzeigeperiode ausführen und immer Zeichen auf dem Elektronenstrahlröhren-Schirm anzeigen kann, ohne aufwendige und speziell aufgebaute Schaltungsbauteile zu verwenden, wie z. B. eine sehr schnelle Zentraleinheit und einen sehr schnellen RAM für die Zeichen-Daten-Speicherung; bei dieser Datenverarbeitungsanlage soll ein gleichzeitiger Zugriff zu mehreren Systemen des RAM ohne jede Beschränkung der Programmvorbereitung und mit handelsüblicher Zentraleinheit und handelsüblichen RAMs möglich sein; weiterhin soll ein in einer Datenverarbeitungsanlage mit einer Zentraleinheit und zwei parallelen Systemen beliebig durch die Zentraleinheit und andere Adressierglieder zugreifbarer RAM verwendeter einfacher Steuer-Taktsignalgenerator angegeben werden, bei dem die RAMs durch ein Schaltsignal austauschbar sind, und bei dem das Schaltsignal durch

909850/0788

-y-

Taktsignale φ und φ ohne Hilfe eines Programmes bestimmbar sind.

Zur Lösung dieser Aufgabe verwendet das erfindungsgemäße Zeichen-Sichtgerät mehrere Zeichen-Speicher-RAMs, die durch eine Zentraleinheit zugreifbar sind, und eine Anzeige-Taktsignaleinrichtung, und betreibt diese RAMs in der folgenden Weise. Während einer Zeichen-Anzeigezeit ist der erste Zeichen-Speicher-RAM der Lese/Schreib-Operation durch die Zentraleinheit unterworfen. Zu dieser Zeit ist der zweite Zeichen-Speicher-RAM der Leseoperation durch ein Anzeige-Taktsignal von der Anzeige-Taktsignaleinrichtung unterworfen, und der dritte Zeichen-Speicher-RAM wird aufgefrischt. Diese zusammenlaufenden Operationen der RAMs werden sequentiell für jede Zeichen-Anzeigezeit geschaltet.

Die Erfindung ermöglicht ein Zeichen-Sichtgerät, das konstant Zeichen auf dem Elektronenstrahlröhren-Schirm mittels üblicher MOS-LSI-Zentraleinheit und MOS-LSI-RAMs anzeigen kann. Erfindungsgemäß sind eine bei 900 kHz betreibbare Zentraleinheit und ein RAM mit Lese- und Schreib-Zykluszeiten von jeweils 500 ns ausreichend, um ein Zeichen-Sichtgerät zu erzielen, das 80 Zeichen/Zeile auf dem Schirm einer Elektronenstrahlröhre anzeigen kann. Zusätzlich wird das Zeichen konstant angezeigt, so daß das angezeigte Bild frei von Flimmern ist, und daher ist das Sichtgerät wenig aufwendig und weist verbesserte Funktionen und gute Betriebseigenschaften auf.

Wenn 80 Zeichen/Zeile auf dem Elektronenstrahlröhren-Schirm angezeigt werden sollen, benötigt das herkömmliche Sichtgerät mit Taktsignalen, wenn es eingesetzt wird, eine Zentraleinheit, die bei 2 MHz betreibbar ist, und einen RAM mit einer Zugriffzeit von 260 ns. Entsprechend können eine

*) gleichzeitig 909850/0788

übliche Zentraleinheit, die bei 1 MHz betreibbar ist, und ein gewöhnlicher RAM von 300 bis 400 ns nicht verwendet werden. Daher ist der Aufwand für das Sichtgerät sehr hoch. Andererseits können Zentraleinheiten, die bei 1 MHz betreibbar sind, und RAMs, die innerhalb 530 ns zugreifbar sind, hierfür im erfindungsgemäßen Zeichen-Sichtgerät verwendet werden. Daher sind diese üblichen Bauteile wirksam für das erfindungsgemäße Zeichen-Sichtgerät einsetzbar, wodurch dessen Aufwand verringert wird.

Die erfindungsgemäße Datenverarbeitungsanlage, wie z. B. ein Zeichen-Sichtgerät, hat also einen ersten Speicher zum Speichern codierter Zeichen, die anzuzeigen sind, einen zweiten Speicher zum Speichern einer Bildelementinformation von Zeichen, die anzuzeigen sind, und ein Zeichen-Anzeige-Ansteuerglied zum Ausziehen der codierten Zeicheninformation aus dem ersten Speicher und zum Ausziehen und Wiedergeben der Bildelementinformation aus dem zweiten Speicher. Der erste Speicher hat mehrere RAMs. Das Zeichen-Sichtgerät hat weiterhin ein Adreß-Schaltglied zum aufeinanderfolgenden Einspeisen eines Adreß-Signales vom Zeichen-Anzeige-Ansteuerglied in die RAMs und ein Ausgangssignal-Schaltglied zum Schalten der aus den RAMs entnommenen Informationsausgangssignale synchron mit dem Schaltbetrieb des Adreß-Schaltgliedes. Mit einem einfachen und relativ wenig aufwendigen Schaltungsaufbau kann das Zeichen-Sichtgerät immer Zeichen anzeigen. Das Sichtgerät hat weiterhin eine Taktsignal-Änderungseinrichtung, um einen freien Zugriff auf die RAMs ohne ein Programm zu ermöglichen.

Anhand der Zeichnung wird die Erfindung nachfolgend beispielsweise näher erläutert. Es zeigen:

90 9850/0788

- ¹Z-

Fig. 1 ein Blockschaltbild zur Erläuterung eines herkömmlichen Zeichen-Sichtgerätes,

Fig. 2A und 2B jeweils Diagramme eines Zeichen-Speicher-RAM und eines Elektronenstrahlröhren-Schirmes in Fig. 1 zur Erläuterung der Beziehung der Zeichen-Positionen dazwischen,

Fig. 3 ein Zeitdiagramm, das die Beziehung zwischen einem Taktsignal, einem Adreß-Signal und einem Datensignal zeigt,

Fig. 4 ein Zeitdiagramm, das erläutert, wie der Zeichen-Speicher-RAM verwendet wird,

Fig. 5 ein Diagramm eines Zeichen-Muster-Generator-ROM, der im Sichtgerät der Fig. 1 verwendet wird, um ein Beispiel gespeicherter Zeichenmuster zu erläutern,

Fig. 6 ein Diagramm eines Parallel/Serien-Umsetzers, der im Zeichen-Sichtgerät der Fig. 1 verwendet wird,

Fig. 7 ein schematisches Blockschaltbild eines

Ausführungsbeispiels des erfindungsgemäßen Zeichen-Sichtgerätes,

Fig. 8A bis 8C jeweils schematische Diagramme eines Elektronenstrahlröhren-Schirmes, eines ersten und eines zweiten Zeichen-Speicher-RAM, die in Fig. 7 verwendet sind, um die

909850/0788

-yr-

Beziehung der Zeichen-Position dazwischen zu erläutern,

Fig. 9 ein Zeitdiagrantm zur Erläuterung des Betriebs des ersten und des zweiten Zeichen-Speicher- RAM,

Fig. 10 ein schematisches Blockschaltbild eines

anderen Ausführungsbeispiels des erfindungsgemäßen Zeichen-Sichtgerätes,

Fig. 11 eine schematische Darstellung mit einer Zugriff-Takt-Beziehung zwischen einem ersten, ' einem zweiten und einem dritten Zeichen-Speicher-RAM, die in Fig. 10 verwendet sind, bezüglich der Zentraleinheit-Lese/Schreib-, Anzeige- und Auffrisch-Operationen,

Fig. 12 ein schematisches Blockschaltbild eines weiteren Ausführungsbeispiels des erfindungsgemäßen Zeichen-Sichtgerätes, bei dem zwei Systeme von RAM verwendet werden,

Fig. 13 ein Blockschaltbild eines allgemeinen Taktsignalgenerators , der bei der Erfindung verwendet wird,

Fig. 14 ein Zeitdiagramm, das insbesondere den Betrieb des ersten und des zweiten RAM erläutert, die bei der Erfindung vorgesehen sind,

Fig. 15 ein schematisches Schaltbild eines Ausführungsbeispiels eines Taktsignalgenerators

909850/0788

für eine Verarbeitungsanlage, wie z. B. ein Zeichen-Sichtgerät, nach der Erfindung,

Fig. 16 ein Zeitdiagramm zur Erläuterung des Betriebs der erfindungsgemäßen Verarbeitungsanlage, wenn der Taktsignalgenerator der Fig. 15 verwendet wird,

Fig. 17 ein schematisches Schaltbild mit einer verbesserten Ausführungsform des Taktsignalgenerators der Fig. 15,

Fig. 18 Zeitdiagramme zur Erläuterung des Betriebs der vorliegenden Verarbeitungsanlage, wenn der in Fig. 17 dargestellte Taktsignalgenerator verwendet wird,

Fig. 19 ein Schaltbild mit einer Abwandlung des Taktsignalgenerators der Fig. 17, der vorzugsweise bei der Erfindung verwendet wird, und

Fig. 20 ein Zeitdiagramm, das insbesondere den Betrieb des in Fig. 19 dargestellten Taktsignalgenerators erläutert.

In den Figuren sind einander entsprechende Bauteile mit den gleichen Bezugszeichen versehen.

In Fig. 7 ist ein Ausführungsbeispiel des erfindungsgemäßen Zeichen-Sichtgerätes dargestellt. In dieser Figur ist eine Zentraleinheit 1 vorgesehen, die der Typ 68OO, hergestellt von der Firma Motorola Corp., oder der Typ HD468OO, .hergestellt von der Firma Hitachi Ltd., sein kann. Ein er-

909850/0788

-r-

ster und ein zweiter Zeichen-Speicher-RAM 9A bzw. 9B sind vorgesehen, um Daten von anzuzeigenden Zeichen zu speichern, wobei der RAM 9A Adreß-Eingangsanschlüsse 37 und Daten-Ausgangsanschlüsse 38 und der RAM 9B Adreß-Eingangsanschlüsse 41 und Daten-Ausgangsanschlüsse 47 aufweisen. Diese RAMs können 4-kbit-Dynamik-RAMs vom Typ HD47O4, hergestellt von der Firma Hitachi Ltd., sein. Ein erstes und ein zweites Adreß-Schaltglied 8A und 8B sind jeweils für den RAM 9A bzw. 9B vorgesehen, die abwechselnd von einem Taktsignal 43 von einem Taktsignalgenerator 29 zum Schalten eines Adreßsignales von der Zentraleinheit 1 und von einem Anzeige-Taktsignal T von einem Anzeige-Täktsignalgenerator 7 zu RAMs 9A und 9B betrieben werden. Ein Schaltglied 34 wird durch das Taktsignal 43 betätigt, um das Daten-Signal vom ersten RAM 9A zum Daten-Signal vom RAM 9B und umgekehrt zu schalten, damit das Daten-Signal in einen Zeichen-Muster-Generator-ROM 10 einspeisbar ist. Ein Signal 44 ist die niederwertigste Ziffer eines von der Zentraleinheit 1 erhaltenen Adreß-Signales. Die Schaltglieder 8A, 8B und 34 können wie gewöhnlich aus einem Multiplexer bestehen. Eine Elektronenstrahlröhre 18 (vgl. Fig. 8A) ist eine allgemeine Kontroll-Elektronenstrahlröhre, die 24 Zeilen anzeigen kann, deren jede 80 Zeichen aufweist. Die Anzeige-Zeichen-Stellen auf dem Schirm der Elektronenstrahlröhre 18 sind in Beziehung zu den Speicherstellen des ersten und des zweiten Anzeige-Speicher-RAM 9A bzw. 9B, wie dies in den Fig. 8A bis 8C gezeigt ist. Es sei angenommen, daß Zeichen "AB C D E" auf dem Schirm anzuzeigen sind, wie dies in Fig. 8A gezeigt ist. Das Zeichen "A", das in der oberen linken Ecke auf dem Elektronenstrahlröhren-Schirm liegt, wird in der Adresse 1 im Speicherteil 36 des RAM 9A gespeichert. Das Zeichen "C", das in der Mitte der obersten Zeile auf dem Schirm liegt, wird in der Adresse 2 des Speicherteiles 36 gespeichert. Die Adresse 1 eines Speicherteiles 40 des

909850/0788

Zl/

zweiten RAM 9B speichert das Zeichen "B", das auf der zweiten Stelle vom linken Ende der oberen Zeile des Schirmes liegt. Die Adresse 2 des Speicherteiles 40 speichert das Zeichen "D", das auf der rechten Seite des Zeichens "C" liegt. Auf diese Weise entsprechen die Zeichenstellen jeweils eineindeutig den Adressen des ersten und des zweiten RAM 9A bzw. 9B.

Im folgenden wird der Betrieb näher erläutert, wenn ein vom Tastenfeld 6 eingegebenes Eingangssignal auf dem Elektronenstrahlröhren-Schirm angezeigt wird. Wenn ein Zeichen "A" vom Tastenfeld 6 eingetastet wird, wird ein das Zeichen "A" darstellendes zeichencodiertes Signal über die Eingabe/Ausgabe-Schnittstelle 5 zum Datenbus 13 gespeist und dann entsprechend dem im System-Programm-ROM 4 gespeicherten Prozeß mittels des System-Programm-RAM 3 in die Zentraleinheit 1 abgerufen. Abhängig hiervon erzeugt die Zentraleinheit 1 auf dem Adreßbus 14 ein Adreß-Signal cc entsprechend der Anzeigestelle auf dem Schirm, um dort das Zeichen "A" anzuzeigen, und überträgt das zeichencodierte Signal, das zuvor durch die Zentraleinheit 1 abgerufen wurde, über den Datenbus zum zugegriffenen RAM 9A bzw. 9B.

Um das Zeichen in der 02-Zyklus-AbgriffrAnzeigeart anzuzeigen, werden das erste und das zweite Adreß-Schaltglied 9A und 9B durch ein Schaltsignal 43 geschaltet (vgl. Fig. 9). Während einer Periode T5, in der das Schaltsignal 43 eingegeben wird, erlaubt das zweite Adreß-Schaltglied 8B, daß ein Signal vom Anzeige-Taktsignalgenerator 7 zum Zeichen-Speicher-RAM 9B dort durchgeführt wird, wie dies oben anhand der Fig. 1 erläutert wurde, während das erste Adreß-Schaltglied 8A erlaubt, daß ein durch den Adreßbus 14 geführtes Signal dort hindurch zum Zeichen-Speicher-RAM 8A geschickt wird, wie dies

909850/0788

in Fig. 7 gezeigt ist. Während einer Periode T6, während der kein Schaltsignal 43 vorhanden ist, werden das zweite Adreß-Schaltglied 8B zum Verbinden des Adreßbusses 14 mit dem RAM 9B und das erste Adreß-Schaltglied 8A zum Verbinden des Anzeige-Taktsignalgenerators 7 mit dem RAM 9A geschaltet.

Demgemäß wird das zeichencodierte Signal, das das zuvor durch die Zentraleinheit 1 abgerufene "A" anzeigt, in den ersten Zeichen-Speicher-RAM 9A während der Periode T5 eingegeben. Die Betriebsfolge am RAM 9A ist in Fig. 9m dargestellt. Wenn dann das Tastenfeld 6 das Zeichen "B" eingibt, werden das erste und das zweite Adreß-Schaltglied 8A und 8b auf die zu Fig. 7 entgegengesetzten Seiten geschaltet. Um dieses im zweiten Zeichen-Speicher-RAM 9B während der Periode T6 zu speichern, wie dies in der in Fig. 9n gezeigten Betriebsfolge angegeben ist, wird das Taktimpulssignal 02 in seiner Breite verlängert, wie dies in Fig. 9 gezeigt ist. Als Ergebnis der Verlängerung der Breite des Taktsignales 02 wird die das Zeichen "B" anzeigende Information im zweiten Zeichen-Speicher-RAM 9B gespeichert, wie dies in Fig. 8C gezeigt ist. Indem so das erste und das zweite Adreß-Schaltglied 8A und 8B geschaltet werden, während - wenn erforderlich - die Breite des Taktsignales 02 verändert wird, werden die sequentiell anzuzeigenden zeichencodierten Signale abwechselnd im ersten und im zweiten Zeichen-Speicher-RAM 9A bzw. 9B gespeichert.

Die im ersten und im zweiten Zeichen-Speicher-RAM 9A und 9B gespeicherten Zeichen werden auf dem Elektronenstrahlröhren-Schirm im 02-Zyklus-Abgriff-Anzeigebetrieb angezeigt. Das erste und das zweite Adreß-Schaltglied 8A und 8B werden für jede Zeichen-Anzeigezeit T4 durch das Schaltsignal· 43 geschal·-

909850/0788

tet, so daß der erste und der zweite Speicher-RAM 9A und 9B abwechselnd nacheinander für ein Zeichen zur Zeichen-Anzeige verwendet werden, wie dies in den Fig. 9m und 9n gezeigt ist. Insbesondere während der Periode T5, während der das Schaltsignal 43 in das erste und das zweite Schaltglied 8A und 8B eingegeben wird, liegt das Anzeige-Taktsignal TT über das zweite Adreß-Schaltglied 8B an einem Adreß-Eingabeanschluß 41 des zweiten Zeichen-Speicher-RAM 9B, so daß der RAM 9B an seinem Ausgangsanschluß 42 ein zeichencodiertes Signal synchron mit einer Horizontal-Abtastung erzeugt, wie dies in Fig. 9n dargestelltist. Auf diesen RAM 9B erfolgt ein Zugriff durch das Taktsignal T , und die gespeicherten Zeichen-Daten werden ausgelesen. Während der Periode T6 ohne das Schaltsignal 43 liegt das Anzeige-Taktsignal T über das erste Adreß-Schaltglied 8a an einem Adreß-Eingangsanschluß 37 des ersten Zeichen-Speicher-RAM 9A, so daß der RAM 9A an seinem Ausgangsanschluß 38 ein zeichencodiertes Signal synchron mit einer Horizontal-Abtastung erzeugt, wie dies in Fig. 9m dargestellt ist. Die abwechselnd aus dem ersten und zweiten RAM 9A bzw. 9B entnommenen zeichencodierten Signale sind auch abwechselnd durch das Ausgangssignal-Schaltglied 34 entnommen und liegen als Teil eines Adreß-Eingangssignales für den Zeichen-Muster-Generator-ROM 10 am Adreß-Eingangsanschluß 25 (vgl. Fig. 5), um dadurch das Zeichenmuster "A", "B" oder "C" zu wählen. Das gewählte Zeichenmuster-Signal wird nacheinander von der Spitze des Zeichenmusters zum Boden durch ein Taktsignal vom Anzeige-Taktsignalgenerator 7 synchron mit der Horizontal-Abtastung für die Elektronenstrahlröhre abgegeben und wird dann in ein zeitsequentielles Video-Signal durch den Parallel/Serien-Umsetzer 11 umgesetzt. Auf Einzelheiten des Betriebs eines derartigen Anzeige-Taktsignalgenerators 7 wurde bereits hingewiesen (vgl. JP-Patentanmeldung 53-53491 vom 4. Mai 1978).

909850/0788

-r-

Ο»

Um die Daten von zwei Zeichen (vgl. Fig. 9) in einer kürzesten Periode oder Zeitdauer des Taktsignales 02 aus den RAMs 9A und 9B auszulesen, ist die Frequenz f , des Taktsignales φ2 gegeben durch die Gleichung (4):

^fH

mit f = Horizontal-Abtastfrequenz der Elektronenstrahlröhre,

N = Anzahl der Zeichen/Linie, und

K = wirksamer Anzeigebereich in Horizontal-Richtung der Elektronenstrahlröhre.

Wenn die Frequenz des Taktsignales φ2 des Sichtgerätes nach dem vorliegenden Ausführungsbeispiel gleich der Frequenz des herkömmlichen Sichtgerätes eingestellt wird, können doppelt so viele Zeichen wie beim herkömmlichen Sichtgerät angezeigt werden, was sofort aus Gleichung (4) folgt. Im ersten und im zweiten Zeichen-Speicher-RAM 9A bzw. 9B erfolgt eine Lese/Schreib-Operation lediglich einmal in einer Zeichen-Anzeige-Periode T4. Daher kann die Lese/ Schreib-Zykluszeit t des ersten und des zweiten Zeichen-Speicher-RAM 9A und 9B die folgende Gleichung (5) erfüllen:

t_RC < T4 (5).

909850/0788

Dies bedeutet, daß die Lese/Schreib-Zykluszeit des RAM im Sichtgerät nach dem vorliegenden Ausführungsbeispiel doppelt so lang wie die Lese/Schreib-Zykluszeit des RAM ist, der im herkömmlichen Zeichen-Sichtgerät verwendet wird, und wenn daher RAMs mit der gleichen Lese/Schreib-Zykluszeit wie im herkömmlichen Sichtgerät verwendet werden, kann das Sichtgerät dieses Ausführungsbeispiels doppelt so viele Anzeige-Zeichen anzeigen wie das herkömmliche Sichtgerät.

Obwohl das obige Ausführungsbeispiel zwei RAM-Systeme verwendet, können drei RAM-Systeme für das Zeichen-Sichtgerät vorgesehen werden, das Schaltungsbauteile verwendet, die eine Auffrisch-Steuerung benötigen, wie z. B. dynamische RAMs. Wenn weiterhin M-Systeme der Zeichen-Speicher-RAM vorgesehen sind, wobei M positiv ganzzahlig ist, kann das Zeichen-Sichtgerät immer Zeichen auf dem Elektronenstrahlröhren-Schirm anzeigen und Verarbeitungen von M ausführen, ohne spezielle Schaltungsbauteile zu benötigen, die mit hoher Geschwindigkeit zu betreiben sind.

In Fig. 10 ist ein weiteres Ausführungsbeispiel des erfindungsgemäßen Zeichen-Sichtgerätes mit dynamischen RAMs, die eine Auffrisch-Steuerung benötigen, anstelle der in Fig. 7 gezeigten Zeichen-Speicher-RAMs dargestellt. In Fig. 10 hat das Sichtgerät ein herkömmliches Auffrisch-Steuerglied RF zum Auffrischen eines RAM mit einem Signal r, einen ersten, zweiten und dritten Zeichen-Speicher-Dynamik-RAM 9A¹ , 9B¹ bzw. 9C¹ und ein erstes, ein zweites und ein drittes Adreß-Signal-Schaltglied 8A¹, 8B' und 8C entsprechend den RAMs sowie ein gemeinsames Schaltglied 34'

■r

zum Auswählen einer der drei RAMs, der in den Anzeige-Daten-Auslesebetrieb gebracht ist. Jedes der Schaltglieder

909850/0788

8a¹, 8Β^γ und 8C ist mit drei Kontakten C, D und R versehen, die mit der Zentraleinheit 1 über den Adreßbus 14 bzw. dem Anzeige-Taktsignalgenerator 7 über einen Signalbus 15 bzw. dem Auffrisch-Steuerglied RF über einen Signalbus 16 verbunden sind. Die dynamischen RAMs 9A¹, 9Β¹ und 9C¹ umfassen jeweils Adreß-Eingangsanschlüsse 37, 41 und 45 und Daten-Ausgangsanschlüsse 38, 42 und 46. Abhängig von einem gemeinsamen Taktsignal 43 vom Taktsignalgenerator 29 koppelt jedes Schaltglied ein Signal von einem dieser Bauteile 1, 7 und RF mit dem entsprechenden RAM. Das Schaltglied 34" hat drei Eingangsanschlüsse, die die RAMs 9A', 9B¹ und 9C verbinden, und arbeitet abhängig von einem Taktsignal 43, um einen von diesen mit dem Zeichenmuster-Generator-ROM 10 zu verbinden. In der Periode T4, während der das Schaltsignal 43 vorliegt, verbindet das erste Adreß-Schaltglied 8A¹ den Auffrischbus 16 mit dem RAM 9A¹, das zweite Adreß-Schaltglied 8B¹ verbindet den Adreßbus 14 kontinuierlich zur Zentraleinheit 1 mit dem RAM 9B¹, und das dritte Adreß-Schaltglied 8C verbindet den Bus 15 vom Anzeige-Taktsignalgenerator 7 mit dem RAM 9C, wie dies in Fig. 10 gezeigt ist. Mit diesem Aufbau werden die Inhalte des RAM 9A' aufgefrischt, die Zentraleinheit 1 führt die Lese/Schreib-Operation zum RAM 9B¹ aus, und der Taktsignalgenerator 7 liest die Anzeige-Daten aus dem RAM 9C aus. Während der nächsten Periode T4 ist der RAM 9A¹ einer Lese/Schreib-Operation durch die Zentraleinheit 1 (CPU), der RAM 9B¹ seiner Anzeige-Daten-Ausleseoperation (DISP) und der RAM 9C der Auffrischoperation (REFR) ausgesetzt. Die sequentielle Operation jedes Zeichen-Speicher-RAM mit der Zeit ist in Fig. dargestellt.

Fig. 12 zeigt ein weiteres Ausführungsbeispiel eines Zeichen-Sichtgerätes nach der Erfindung, bei dem ein all-

909850/0788

iy

JD ^29225A0

gemeiner Taktsignalgenerator verwendet wird. Dieses Ausführungsbeispiel entspricht grundsätzlich dem Ausführungsbeispiel der Fig. 7, wenn von einem zusätzlichen Datenbus-Verbindungsschaltglied 67 abgesehen wird. Das Ausführungsbeispiel der Fig. 12 hat Adreß-Schaltglieder 63 und 64, einen ersten und einen zweiten RAM 65 bzw. 66 zum Speichern von Zeichen-Daten und Daten-Schaltglieder 67 und 68 zum Schalten eines Datenbusses 59 und eines Anzeige-Auslesebusses zu den RAMs. Die Adreß-Schaltglieder 63 und 64 und die Daten-Schaltglieder 67 und 68 sind synchron durch ein RAM-Schaltsignal f von einem Taktsignalgenerator 54 schaltbar. Ein Beispiel des Taktsignalgenerators 54 ist in Fig. 13 gezeigt. Ein Bezugsfrequenzsignal g von einer Frequenzquelle 53 liegt an einem Taktanschluß (CL) eines ersten Flipflops 69. Nach Empfang des Signales g erzeugt das Flipflop 69 an seinen Ausgangsanschlüssen Q und Q Taktsignale 01 und 02, die jeweils in Fig. 14abzw. 14b gezeigt sind. Bei Empfang des Taktsignales 02 am Taktanschluß erzeugt das zweite Flipflop 70 ein frequenzgeteiltes Signal 01/2 oder 02/2 (vgl. Fig. 14f), das seinerseits als ein Schaltsignal verwendet wird. D. h., der Taktsignalgenerator 54 antwortet auf das Grundtaktsignal g vom Oszillator 53, um die Taktsignale 01 und 02 für eine Zentraleinheit 51 zu erzeugen, und er erzeugt weiterhin das RAM-Schaltsignal f mit einer doppelt so großen Periode wie das Taktsignal 01 oder 02.

Die Adreß-Schaltglieder 63 und 64 und die Daten-Schaltglieder 67 und 68 werden in die in Fig. 12 gezeigten Stellungen in einer Periode geschaltet, in der das RAM-Schaltsignal f eingespeist wird. Als Ergebnis ist der erste RAM 65 mit der Zentraleinheit 51 gekoppelt, damit die Zentraleinheit 51 auf den ersten RAM 65 zugreifen kann. Der zweite RAM 66 ist mit einem Taktsignalgenerator 58 und einem

909850/0788

Zeichen-Anzeige-Ansteuerglied 57 verbunden, so daß ein Zeichen-Daten-Signal aus dem zweiten RAM. 66 lesbar ist. Dagegen werden in einer Periode, während der der zweite RAM kein RAM-Schaltsignal f empfängt, die Adreß-Schaltglieder 63 und 64 und die Daten-Schaltglieder 67 und 68 in die entgegengesetzten Stellungen zu den in Fig. 12 gezeigten Stellungen geschaltet. Als Ergebnis ist der zweite RAM 66 mit der Zentraleinheit 51 verbunden, damit die Zentraleinheit 51 auf den zweiten RAM 66 zugreifen kann. Der erste RAM 65 ist mit dem Taktsignalgenerator 58 und dem Zeichen-Anzeige-Ansteuerglied 57 verbunden, so daß ein im ersten RAM 65 gespeichertes Zeichen-Daten-Signal ausgelesen wird. D. h., während einer Periode, in der der erste RAM 65 mit der Zentraleinheit 51 verbunden ist, wird ein Zeichen-Anzeigesignal vom zweiten RAM 66 erhalten, wie dies in Fig. 14h gezeigt ist. Während einer Periode, in der der zweite RAM 66 mit der Zentraleinheit 51 verbunden ist, wird ein Zeichen-Signal vom ersten RAM 65 erhalten, wie dies in Fig. 14i gezeigt ist.

Entsprechend genügt es für dieses Ausführungsbeispiel, daß Daten aus dem ersten und dem zweiten RAM während einer Zeichen-Anzeige-Periode T4 auslesbar sind. Wenn 80 Zeichen auf dem Elektronenstrahlröhren-Schirm angezeigt werden, beträgt, wie oben erläutert wurde, eine Zeichen-Anzeige-Periode T4 530 ns. Daher können für den ersten und den zweiten RAM einfache MOS-LSI-RAMs verwendet werden, wie z. B. der handelsübliche Typ HD47O4.

Die in Fig. 14a und 14b gezeigten Taktsignale 01 und φΊ haben jedoch jeweils eine Periode von T4. Daher kann, wie bereits erwähnt wurde, die handelsübliche Zentraleinheit, die mit 1 MHz betreibbar ist, nicht für die Zentral-

90985Q/0788

einheit verwendet werden, und deshalb muß eine Zentraleinheit vorgesehen werden, die mit 2 MHz betrieben werden kann.

Wenn der erste RAM 65 mit der Zentraleinheit 51 verbunden ist, kann die Zentraleinheit 51 keinen Zugriff auf den zweiten RAM 66 durchführen, wie in Fig. 14 gezeigt ist. Wenn der zweite RAM 16 mit der Zentraleinheit 51 verbunden ist, kann kein Zugriff zum ersten RAM 65 erfolgen. Daher muß zuvor ein Programm vorbereitet werden, um keine derartige Schwierigkeit hervorzurufen. In diesem Zusammenhang ist die Verwendung des üblichen Taktgenerators 54 bei der Programm-Vorbereitung problematisch.

Im Ausführungsbeispiel der Fig. 12 mit einem derartigen Taktsignalgenerator 54 werden die Taktsignale 01 und 02 (vgl. Fig. 14a bzw. 14b) bezüglich des RAM-Schaltsignales f so festgelegt, daß ein Zugriff durch die Zentraleinheit auf die beiden Systeme des RAM einschränkend ist.

Es kann eine Datenverarbeitungsanlage mit einem Taktsignalgenerator aufgebaut werden, der einen freien Zugriff zu den beiden Systemen des RAM ohne jede Einschränkung auf die Programm-Vorbereitung durchführen und handelsübliche RAM sowie eine gewöhnliche Zentraleinheit verwenden kann.

In den folgenden Taktsignalgeneratoren für die Datenverarbeitungsanlage nach den Ausführungsbeispielen der Erfindung werden der erste und der zweite RAM jede feste Periode ausgetauscht, und ein RAM-Schaltsignal wird mit dem niederwertigsten (kleinsten) Adreß-Bit eines Adreß-Signales verglichen, das in den RAM eingespeist ist, und die Breite des in die Zentraleinheit eingespeisten Taktimpulses 01 wird abhängig von der Betriebsart des RAM verlängert, auf den ein

909850/0788

Zugriff erfolgen soll.

Fig. 15 zeigt ein Schaltbild eines Ausführungsbeispiels des erfindungsgemäßen Taktsignalgenerators. Der Schaltungsaufbau und der Betrieb des Taktsignalgenerators werden anhand der Fig. 12, 15 und 16 näher erläutert. In Fig. 15 ist ein erstes Flipflop 71 vorgesehen, das ein Grundtaktsignal g₁ vom Frequenzquellen-Oszillator 53 in Fig. 12 empfängt und ein RAM-Schaltsignal f.. erzeugt. Ein exklusives ODER-Glied 73 vergleicht das niederwertigste Adreß-Bit-Signal J₁ des vom ersten und vom zweiten RAM 65 bzw. 66 eingespeisten Adreß-Signales mit dem RAM-Schaltsignal f₁ vom Flipflop Ein UND-Glied 74 mit drei Eingängen bildet das logische Produkt des durch a.. bezeichneten Taktsignales 01, des Grundtaktsignales g₁ und eines Ausgangssignales vom exklusiven ODER-Glied 73. Ein UND-Glied 75 mit zwei Eingängen bildet das logische Produkt des mit b.. bezeichneten Taktsignales 02 und des Grundtaktsignales g.. . Ein ODER-Glied 76 bildet eine logische Summe aus einem Ausgangssignal k₁ vom UND-Glied 74 mit drei Eingängen und aus einem Ausgangssignal vom Logik-Glied 75 mit zwei Eingängen. Ein Ausgangssignal m. des ODER-Gliedes 76 liegt an einem zweiten Flipflop 72, um ein 01-Taktsignal a. und ein 02-Taktsignal b₁ zu erzeugen. Ein Zugriff auf den ersten RAM 65 erfolgt durch ein ungeradzahliges Adreß-Signal (dessen niederwertigstes Adreß-Bit-Signal j. den Wert 1 hat), und ein Zugriff auf den RAM 66 erfolgt durch ein geradzahliges Adreß-Signal (dessen niederwertigstes Adreß-Bit-Signal den Wert Null hat).

Das Zeichen-Sichtgerät mit dem Taktsignalgenerator nach der Erfindung zeigt Zeichen im 02-Zyklus-Abgriff-Anzeigebetrieb an. In einem derartigen Fall erfolgt der Schreibbetrieb in den ersten und den zweiten RAM 65 und 66 lediglich während

909850/0788

einer Periode, in der der RAM das Taktsignal b- empfängt. Die Adreß-Schaltglieder 63 und 64 und die Daten-Schaltglieder 67 und 68 werden in in Fig. 12 gezeigte Stellungen während einer Periode geschaltet, in der das RAM-Schaltsignal f. eingegeben wird. Der erste RAM 65 ist mit der Zentraleinheit 51 verbunden, kann aber von der Zentraleinheit 51 wegen der 01-Taktsignal-Periode nicht zugegriffen werden. Da der zweite RAM 66 mit dem Taktsignalgenerator 58 und dem Zeichen-Anzeige-Ansteuerglied 57 verbunden ist, werden die im zweiten RAM 66 gespeicherten Zeichen-Daten· ausgelesen. Während einer Periode, in der das RAM-Schaltsignal f.. nicht vorliegt, werden die Adreß-Schaltglieder 63 und 64 und die Daten-Schaltglieder 67 und 68 in die Stellungen geschaltet, die zu den in Fig. 12 dargestellten Stellungen entgegengesetzt sind. Als Ergebnis ist der zweite RAM 66 mit der Zentraleinheit 51 verbunden, und das 02-Taktsignal b₁ wird eingegeben, so daß die Zentraleinheit 51 Daten aus dem RAM 66 auslesen kann. Andererseits ist der erste RAM 65 mit dem Taktsignalgenerator 58 und dem Zeichen-Anzeige-Ansteuerglied 57 verbunden, so daß das im ersten RAM gespeicherte Zeichen-Daten-Signal ausgelesen wird. Solange dieser Betrieb wiederholt wird, ist es der zweite RAM, mit dem die Zentraleinheit verbunden ist, wenn das 02-Taktsignal b.. eingegeben wird. Zu dieser Zeit kann von der Zentraleinheit 51 kein Zugriff auf den ersten RAM erfolgen.

Im folgenden wird der Fall näher erläutert/ in dem die Zentraleinheit 51 einen Zugriff auf den ersten RAM ausführt, d. h., das niederwertigste Adreß-Signal J₁ hat den Wert 1 (in einem Zeitpunkt t in Fig. 16), wenn der erste RAM 65 mit der Zentraleinheit 51 durch Einspeisen des RAM-Schaltsignales f₁ verbunden ist. Wenn das RAM-Schaltsignal f₁ ein-

909850/0788

gespeist wird, wird das 01-Taktsignal a₁ in die Zentraleinheit 51 eingegeben, und das niederwertigste Adreß-Signal J₁ nimmt den Wert 1 an, wie dies in Fig. 16 gezeigt ist. Entsprechend erzeugt während einer Periode, in der das exklusive ODER-Glied 73 ein RAM-Schaltsignal f. zum UND-Glied 74 speist, das UND-Glied 74 kein Ausgangssignal k... Es erzeugt das Ausgangssignal k.., wenn das RAM-Schaltsignal unterbrochen ist. Das Signal k.. schließt das Vorliegen des 01-Taktsignal a.. aus und erzeugt jedoch das 02-Taktsignal b. vom Flipflop 72. Wenn das 02-Taktsignal b. erzeugt wird, wird wieder das RAM-Schaltsignal f.. eingegeben. Deshalb ist der erste RAM 65 mit der Zentraleinheit 51 verbunden, damit von der Zentraleinheit 51 ein Zugriff auf den ersten RAM 65 erfolgen kann. Wenn auf diese Weise die Zentraleinheit 51 einen Zugriff auf den damit verbundenen RAM unter der Bedingung ausführt, daß das 01-Taktsignal a.. eingegeben wird, wird das 01-Taktsignal in seiner Breite verlängert, und dann wird das 02-Taktsignal abgegeben, wenn der RAM, auf den wieder ein Zugriff erfolgen soll, mit der Zentraleinheit 51 verbunden ist. Als Ergebnis ist ein Zugriff von der Zentraleinheit auf den RAM möglich.

Wie aus Fig. 16 zu ersehen ist, beträgt die Periode jedes der zur Zentraleinheit 51 gespeisten 01- und 02-Taktsignale das doppelte einer Zeichen-Anzeige-Periode T4. Wenn, wie bereits weiter oben erläutert wurde, 80 Zeichen auf dem Elektronenstrahlröhren-Schirm angezeigt werden, beträgt die eine Zeichen-Anzeige-Periode T4 ca. 530 ns. In diesem Fall ist eine bei ca. 1 MHz betreibbare Zentraleinheit für die Zentraleinheit 51 verfügbar. Daher können übliche Zentraleinheiten verwendet werden. Weiterhin genügt die Zugriffzeit innerhalb der Periode T4 für die Anforderung für den beim Aus-

909850/0788

führungsbeispiel verwendeten RAM. Entsprechend kann der RAM mit einer Zugriffzeit in der Größenordnung von 300 bis 400 ns verwendet werden.

In Fig. 17 ist ein anderes Ausführungsbeispiel des erfindungsgemäßen Taktsignalgenerators dargestellt. Dabei wird, kurz ausgedrückt, das RAM-Schaltsignal mit dem niederwertigsten Adreß-Signal eines zu einem RAM gespeisten Adreß-Signales verglichen. Wenn die Zentraleinheit nicht mit einem RAM verbunden ist, auf den ein Zugriff erfolgen soll, wird ein zum Taktsignalgenerator zu speisendes Grundtaktsignal abgeschlossen, und zur Zentraleinheit geführte 01- und 02-Taktsignale werden in der Breite oder Periode verlängert.

Der Betrieb der in Fig. 17 dargestellten Schaltung wird anhand der Fig. 12 und 18 näher erläutert. In der Fig. 17 erzeugt ein Flipflop 81 ein RAM-Schaltsignal f„ (vgl. Fig. 18f„) abhängig von einem Grundtaktsignal g₉ (vgl. Fig. 18g„), das vom Oszillator 53 abgegeben wird. Ein exklusives ODER-Glied 83 vergleicht das niederwertigste Adreß-Signal j„ (vgl. Fig. 18j„) mit dem RAM-Schaltsignal f„. Ein ODER-Glied 84 bildet die logische Summe aus dem 02-Taktsignal b„ (vgl. Fig. 18b₂) und dem Ausgangssignal vom exklusiven ODER-Glied 84. Ein Gatter 85 leitet das Grundtaktsignal g„ abhängig vom Ausgangssignal des ODER-Gliedes 84. Ein Flipflop 82 erzeugt ein 01-Taktsignal a₂ (vgl. Fig. 18a„) und ein 02-Taktsignal b„. Bei diesem Ausführungsbeispiel wird angenommen, daß ein Zugriff auf den ersten RAM 65 durch ein ungeradzahliges Adreß-Signal erfolgt, dessen niederwertigstes Adreß-Signal j„ den Wert hat, und daß ein Zugriff auf den zweiten RAM 66 durch ein geradzahliges Adreß-Signal erfolgt, dessen niederwertigstes

909850/0788

29225AQ

Adreß-Signal j den Wert Null hat.

Der vorliegende Taktsignalgenerator wird anhand des Falles näher erläutert, in dem er in einer Zeichen-Anzeigeeinrichtung vorgesehen wird, die das 02-Zyklus-Abgriff-Sichtgerät verwendet. Der Zugriff von der Zentraleinheit 51 auf den ersten und den zweiten RAM 65 und 66 kann lediglich während einer Zeitdauer oder Periode erfolgen, in der das 02-Taktsignal b„ eingegeben wird. Die Adreß-Schaltglieder 63 und 64 und die Daten-Schaltglieder 67 und 68 werden in die in Fig. 12 gezeigten Stellungen während einer Zeitdauer geschaltet, in der das RAM-Schaltsignal f„ eingegeben wird. Zu dieser Zeit ist der erste RAM 65 mit der Zentraleinheit 51 verbunden, er kann jedoch nicht von der Zentraleinheit 51 wegen der Periode des 01-Taktsignales a„ zugegriffen werden. Der zweite RAM 66 ist mit dem Taktsignalgenerator 58 und dem Zeichen-Anzeige-Ansteuerglied 57 verbunden, so daß die im zweiten RAM 66 gespeicherten Zeichen-Daten ausgelesen werden.

Während einer Zeitdauer oder Periode, in der das RAM-Schaltsignal f„ nicht eingegeben wird, sind die Adreß-Schaltglieder 63 und 64 und die Daten-Schaltglieder 67 und 68 in die Stellungen geschaltet, die zu den in Fig. 12 gezeigten Stellungen entgegengesetzt sind. Entsprechend ist der zweite RAM 66 mit der Zentraleinheit 51 verbunden, und da das 02-Taktsignal b„ in diesem Zeitpunkt eingegeben wurde, kann die Zentraleinheit 51 keinen Zugriff auf den zweiten RAM ausführen. Weiterhin ist der erste RAM 65 mit dem Taktsignalgenerator 58 und dem Zeichen-Anzeige-Ansteuerglied 57 verbunden, so daß das im ersten RAM gespeicherte Zeichen-Daten-Signal ausgelesen wird. Die Betriebsarten der RAMs 65 und sind jeweils in Fig. 18n„ und 18p„ dargestellt.

909850/0788

-3p.-

Solange die oben erläuterte Operation wiederholt wird, ist es lediglich der zweite RAM, der mit der Zentraleinheit 51 verbunden werden kann, um wirksam zu sein, wenn das 02-Taktsignal b„ eingegeben wird. Daher kann von der Zentraleinheit 51 kein wirksamer Zugriff auf den ersten RAM erfolgen.

Im folgenden wird der Betrieb des in Fig. 17 gezeigten Taktsignalgenerators näher erläutert, wenn das RAM-Schaltsignal f₂ eingegeben wird, um den ersten RAM 65 mit der Zentraleinheit 51 zu verbinden, und die Zentraleinheit 51 führt einen Zugriff auf den ersten RAM 65 aus.

Wenn das RAM-Schaltsignal f„ eingegeben wird, wird das 01-Taktsignal a„ in die Zentraleinheit 51 eingespeist, so daß das niederwertigste Adreß-Signal J₂ den Wert 1 hat. Während einer Periode oder Zeitdauer, in der das RAM-Schaltsignal f_ eingegeben wird, ist entsprechend das Ausgangssignal des exklusiven ODER-Gliedes 83 nicht aktiv (eine logische "1"), und das 02-Taktsignal b₂ hat den Wert Null. Daher ist das ODER-Glied 84 nicht aktiv, d. h. es ist eine logische "0". Während der Periode, in der das RAM-Schaltsignal f₂ eingegeben wird, wird entsprechend das Grundtaktsignal g„ nicht als ein Ausgangssignal k_ vom UND-Glied 85 erzeugt, wie dies in Fig. 18k„ dargestellt ist. Aus diesem Grund wird das 01-Taktsignal a₂ nicht umgekehrt, und das 02-Taktsignal b₂ wird nicht erzeugt, wie dies in Fig. 1 8a~ bzw. 18b₂ dargestellt ist. Dann wird während der nächsten Periode oder Zeitdauer, in der das RAM-Schaltsignal f₂ nicht vorliegt, das Ausgangssignal vom exklusiven ODER-Glied 83 aktiv (eine logische "1"), und das ODER-Glied 84 ist ebenfalls aktiv (eine logische "1") .

909850/0788

Demgemäß verläuft das Grundtaktsignal g„ durch das UND-Glied 85, um als das Signal k₂ an den CL-Anschluß des Flipflops 82 abgegeben zu werden. Wenn ein RAM-Schaltsignal f„ wieder eingegeben wird, wird als Ergebnis das Flipflop 82 umgekehrt und ein 02-Taktsignal b„ erzeugt. Wenn das 02-Taktsignal b„ erzeugt wird, ist der erste RAM 65 wirksam mit der Zentraleinheit 51 gekoppelt, so daß die Zentraleinheit einen Zugriff auf den ersten RAM ausführen kann.

Wenn, wie oben erläutert wurde, ein Zugriff auf den mit der Zentraleinheit 51 gekoppelten RAM in der Zeit erfolgt, in der das φΛ-Taktsignal a„ eingegeben wird, wird das 01-Taktsignal verlängert, indem ein Grundtakt g_ mittels des UND-Gliedes 85 entfernt wird. Wenn dann ein RAM, ■auf den ein Zugriff erfolgen soll, wieder mit der Zentraleinheit 51 verbunden ist, wird der 02-Takt erzeugt, um zu ermöglichen, daß die Zentraleinheit einen Zugriff auf den RAM ausführt.

Wie in den Fig. 18a„, 18b₂, 18n₂ und 18p„ dargestellt ist, ist die Zyklus-Periode jedes 01-Taktsignales a„ und 02-Taktsignales b₂ doppelt so lang wie die eine Zeichen-Anzeige-Periode T4.

Fig. 19 zeigt ein weiteres Ausführungsbeispiel des erfindungsgemäßen Taktsignalgenerators, bei dem im Unterschied zu dem in Fig. 17 dargestellten Ausführungsbeispiel das Grundtaktsignal nicht ausgeschaltet ist, und bei dem der Umkehrbetrieb des Taktsignalgenerators gesteuert ist, wenn die Zentraleinheit nicht mit einem RAM verbunden ist, auf den ein Zugriff erfolgen soll.

909850/0788

Der Betrieb der in Fig. 19 dargestellten Schaltung wird anhand der Fig. 12 und 20 näher erläutert. In diesen Figuren sind einander entsprechende Bauteile mit den gleichen Bezugszeichen versehen wie in Fig. 17. Ein exklusives ODER-Glied 88 ist vorgesehen, um das niederwertigste Adreß-Signal J₃ (vgl. Fig. 2Oj-J des von der Zentraleinheit abgegebenen Adreß-Signales mit dem RAM-Schaltsignal f_ (vgl. Fig. 2Of₃) zu vergleichen. Ein T-Flipflop 86 wird durch ein Grundtaktsignal g₃ (vgl. Fig. 2Og₃) umgekehrt, um einen 01-Takt (vgl. Fig. 2Oa-J und einen 02-Umkehr-Takt (vgl. Fig. 2Ob₃) zu erzeugen. Ein UND-Glied 87 bildet ein logisches Produkt aus dem 01-Taktsignal a_, dem Ausgangssignal des exklusiven ODER-Gliedes 88 und dem Grundtaktsignal g₃ (vgl. Fig. 20g.,) , um ein logisches Produktsignal k_ (vgl. Fig. 2Ok-J zu erzeugen, wodurch der ümkehrbetrieb des Flipflops 86 steuerbar ist. Der Ausgangsanschluß des UND-Gliedes 87 ist mit dem Setz-Anschluß des Flipflops 86 verbunden. Wie in Fig. 17 gezeigt ist, erfolgt ein Zugriff auf den ersten RAM 65 durch ein ungeradzahliges Adreß-Signal (dessen niederwertxgstes Adreß-Signal j den Wert 1 hat), und es erfolgt ein Zugriff auf den zweiten RAM 66 durch ein geradzahliges Adreß-Signal (dessen niederwertxgstes Adreß-Signal J₃ den Wert Null hat).

In einer Zeichen-Anzeigeeinrichtung mit dem 02-Zyklus-Abgriff-Sichtgerät sind die 01- und 02-Taktsignale konstant, was auch aus Fig. 20 zu ersehen ist, und während einer Periode oder Zeitdauer, in der das 02-Taktsignal b₃ eingegeben wird, ist lediglich der zweite RAM 66 mit der Zentraleinheit 51 verbunden, um dieser einen Zugriff auf den RAM zu ermöglichen. Zu dieser Zeit kann von der Zentraleinheit 51 kein Zugriff auf den ersten RAM 65 erfolgen.

9098S0/0788

r-

292254Q

Im folgenden wird der Betrieb des Taktsignalgenerators näher erläutert, wenn die Zentraleinheit einen Zugriff auf den ersten RAM in einer Zeit ausführt, in der das RAM-Schaltsignal f_ eingegeben wird und der erste RAM 65 mit der Zentraleinheit 51 verbunden ist.

Wenn das RAM-Schaltsignal f,, eingegeben wird, liegt das 01-Taktsignal a^ an der Zentraleinheit 1, wie dies in Fig. 20 gezeigt ist, und das niederwertigste Adreß-Signal j_ nimmt den Wert 1 an. In einer Periode oder Zeitdauer, in der das RAM-Schaltsignal f., eingegeben wird, ist entsprechend das Ausgangssignal des exklusiven ODER-Gliedes 88 nicht aktiv (d. h. eine logische "0"), so daß ein umgekehrtes Steuersignal k₃ (vgl. Fig. 2Ok₃) am Ausgangsanschluß des Gliedes 88 auftritt. Das umgekehrte Steuersignal k_ wird in den Setz-Anschluß des Flipflops 86 eingespeist, so daß das Glied 86 nicht umgekehrt wird, obwohl der Grundtakt g_. am Glied 86 liegt. Während einer Periode oder Zeitdauer, in der das folgende RAM-Schaltsignal f.. nicht eingegeben wird, erzeugt das Flipflop 86 entsprechend kein 02-Taktsignal b_. Während dieser Zeitdauer oder Periode ohne das Signal f_ wird jedoch das Ausgangssignal des exklusiven ODER-Gliedes 88 aktiv (eine logische "0"), um zu verhindern, daß das umgekehrte Steuersignal k₃ am Ausgangsanschluß des Logik-Gliedes 87 auftritt. Wenn entsprechend das RAM-Schaltsignal f., wieder eingegeben wird, um den ersten RAM 65 mit der Zentraleinheit 51 zu verbinden, wird das Flipflop 86 durch den Grundtakt g_ umgekehrt, um das 02-Taktsignal b-, zu erzeugen. Wenn auf diese Weise der erste RAM 65 mit der Zentraleinheit 51 verbunden ist, wird das 02-Taktsignal abgegeben, damit dadurch die Zentraleinheit 51 einen Zugriff auf den ersten RAM 65 ausführen kann.

Wenn, wie oben erläutert wurde, auf den RAM, der mit der Zentraleinheit 51 verbunden ist, um wirksam zu sein, ein

909850/0788

Zugriff unter einer Bedingung erfolgt, daß das 01-Taktsignal a^. eingegeben wird, wird das 01-Taktsignal durch Steuern des Umkehrbetriebes des zweiten Flipflops 86 mittels des Umkehr-Steuersignales verlängert, so daß das Flipflop 86 das 02-Taktsignal erzeugt, wenn der RAM, auf den ein Zugriff erfolgen soll, wieder mit der Zentraleinheit 51 verbunden ist. Auf diese Weise wird die Zentraleinheit freigegeben, um einen Zugriff auf den bestimmten RAM auszuführen. Die RAMs 64 und 65 nehmen jeweils die in Fig. 2On., bzw. 2Op₃ dargestellte Betriebsart an.

Bei diesem Ausführungsbeispiel ist die Zyklus-Periode jedes zur Zentraleinheit 51 gespeisten 01- und 02-Taktes das doppelte der einen Zeichen-Anzeige-Periode T4, wie dies in den Fig. 20a_, 20b.,, 2On-. und 20p., gezeigt ist.

Das in Fig. 19 dargestellte Ausführungsbeispiel ist so aufgebaut, daß das Umkehr-Steuersignal k.. mittels des 01-Taktsignales a_, erhalten und dann in den Setz-Anschluß des Flipflops 86 eingespeist wird. Der Taktsignalgenerator kann auch so aufgebaut sein, daß das Umkehr-Steuersignal mittels des 02-Taktsignales b_ erhalten und in den Rücksetz-Anschluß des Flipflops eingespeist wird.

909850/0788

Leerseite

Claims

Ansprüche

mehreren Schreib-Lese-Speichern (RAM) mit wahlfreiem Zugriff zum Speichern von Daten, wobei die RAMs mit der Zentraleinheit verbindbar sind,

gekennzeichnet

durch

eine Speicher-Schalteinrichtung (8A, 8B), die für die RAMs (3, 4) vorgesehen ist, um sequentiell mehrere verschiedene Arten von Adreß-Signalen zu schalten und diese Adreß-Signale in abwechselnder Beziehung zu den einzelnen RAMs (3,4) einzuspeisen, so daß ein gleichzeitiger Zugriff auf die RAMs (3, 4) möglich ist, und

eine Ausgangssignal-Schalteinrichtung (34) zum Wählen der RAMs (3, 4), um aus den RAMs (3, 4) ausgelesene Informationsausgangssignale synchron mit dem Schaltbetrieb der Speicher-Schalteinrichtung (34) zu erhalten, so daß eine gleichzeitige Ausführung mehrerer verschiedener Operationen zur Verarbeitung möglich ist.
2. Datenverarbeitungsanlage nach Anspruch 1, dadurch gekennzeichnet,

daß die Speicher-Schalteinrichtung (8A, 8B) sequentiell die RAMs (3, 4) mit der Zentraleinheit (1) entspre-

81-(A 3746-O2)-E

909850/0788

chend einem von der Zentraleinheit (1) abgegebenen niederwertigsten Adreß-Signal verbindet und einen Taktsignalgenerator (29) aufweist, um ein Adreß-Schaltsignal zur Steuerung des Betriebs der Speicher-Schalteinrichtung (8A, 8B) und mehrere in die Zentraleinheit (1) eingespeiste Taktsignale zu erzeugen.
3. Datenverarbeitungsanlage nach Anspruch 2, gekennzeichnet durch

einen Zeichenmuster-Generator-Speicher (10) zum Erzeugen eines Zeichenmusters abhängig von einem Adreß-Signal und einem vom ausgewählten RAM (3, 4) erhaltenen Daten-Signal, und

eine Zeichen-Anzeige-Ansteuereinrichtung zum Entnehmen und Wiedergeben eines vom Zeichenmuster-Generator (10) erhaltenen Zeichenmusters,

wodurch die Speicher-Schalteinrichtung (8A, 8B) sequentiell die Adreß-Signale von der Anzeige-Ansteuereinrichtung schaltet und diese an die EAMs (3, 4) abgibt, um immer das Zeichenmuster zu entnehmen und wiederzugeben.
4. Datenverarbeitungsanlage nach Anspruch 2, dadurch gekennzeichnet,

daß der Taktsignalgenerator (29) aufweist:

einen Schaltsignal-Generator zum Erzeugen eines Speicher-Schaltsignales, das in festen Perioden umgekehrt ist,

einen Vergleicher zum Vergleichen des niederwertigsten Adreß-Signales des zu den RAMs (3, 4) gespeisten Adreß-Signales mit dem Speicher-Schaltsignal, und

ein Taktsignal-Änderungsglied zum Ändern der sich wiederholenden Perioden des in die Zentraleinheit (1) eingespeisten ersten und zweiten Taktsignales entsprechend dem ' Vergleicher,

909850/0788

2322540

wodurch die Periode des ersten und des zweiten Taktsignales verlängerbar ist, wenn der durch die Speicher-Schalteinrichtung (8A, 8B) ausgewählte RAM (3, 4) nicht mit dem RAM übereinstimmt, auf den ein Zugriff von der Zentraleinheit (1) erfolgen soll.
5. Datenverarbeitungsanlage nach Anspruch 4, dadurch gekennzeichnet,

daß der Schaltsignal-Generator ein erstes Flipflop (71) ist, das abwechselnd seinen Zustand abhängig von einem dritten Taktsignal mit festen Perioden umkehrt, um ein Speicher-Schaltsignal zu erzeugen,

daß der Vergleicher ein exklusives ODER-Glied (73) ist, um das niederwertigste Adreß-Bit des zu den RAMs (3, 4) gespeisten Adreß-Signales mit dem Speicher-Schaltsignal zu vergleichen, und

daß das Taktsignal-Änderungsglied aufweist:

ein zweites Flipflop (72) zum Erzeugen eines ersten und eines zweiten Taktsignales mit umgekehrter Phase,

ein erstes UND-Glied (74), das in aufnehmender Beziehung mit dem dritten Taktsignal, dem Ausgangssignal des exklusiven ODER-Gliedes (73) und dem ersten Taktsignal, das ein Ausgangssignal des zweiten Flipflops (72) ist, gekoppelt ist,

ein zweites UND-Glied (75), das in aufnehmender Beziehung mit dem dritten Taktsignal und dem zweiten Taktsignal, das das Ausgangssignal des zweiten Flipflops (72) und in der Phase entgegengesetzt zum erstereh Ausgangssignal des zweiten Flipflops (72) ist, gekoppelt ist, und

ein ODER-Glied (76) , das die Ausgangssignale des ersten und des zweiten UND-Gliedes (74, 75) aufnimmt und sein Ausgangssignal zum zweiten Flipflop (72) speist.

909850/0788
6. Datenverarbeitungsanlage, mit

wenigstens einem ersten und einem zweiten Speicher zum Speichern von Daten,

einem Adreß-Schaltglied zum abwechselnden Koppeln des ersten und des zweiten Speichers mit einer Zentraleinheit entsprechend dem niederwertigsten Bit eines Adreß-Signales von der Zentraleinheit, und

einem Taktsignalgenerator zum Erzeugen eines Speicher-Schaltsignales zur Steuerung des Adreß-Schaltgliedes und eines ersten und eines zweiten Taktsignales, die in die Zentraleinheit eingespeist sind,

dadurch gekennzeichnet,

daß der Taktsignalgenerator (29) aufweist:

einen Schaltsignal-Generator, der seinen Zustand abhängig von einem dritten Taktsignal umkehrt, um ein Speicher-Schaltsignal zu erzeugen,

einen Vergleicher zum Vergleichen des niederwertigsten Adreß-Bits eines Adreß-Signales von der Zentraleinheit (1) mit dem Speicher-Schaltsignal,

ein bistabiles Glied, das seinen Zustand abhängig vom dritten Taktsignal umkehrt, um abwechselnd ein erstes und ein zweites Taktsignal zu erzeugen, und

ein weiteres Glied, das auf das Ausgangssignal des Vergleichers anspricht, um die Umkehrung des Zustandes des bistabilen Gliedes zu sperren,

wodurch die Perioden des ersten und des zweiten Taktsignales verlängert werden, wenn der durch das Adreß-Schaltglied ausgewählte Speicher nicht mit dem Speicher übereinstimmt, auf den ein Zugriff von der Zentraleinheit (1) erfolgt.
7. Datenverarbeitungsanlage nach Anspruch 6, dadurch gekennzeichnet,

909850/0788

daß der Taktsignalgenerator aufweist:

ein erstes Flipflop (71), das seinen Zustand abhängig vom dritten Taktsignal umkehrt, um ein Speicher-Schaltsignal zu erzeugen,

einen Vergleicher (73) zum Vergleichen des niederwertigsten Adreß-Bits eines Adreß-Signales von der Zentraleinheit (1) mit dem Speicher-Schaltsignal, ein mit dem dritten Taktsignal beaufschlagtes Gatter,

ein zweites Flipflop (72) als das bistabile Glied, das seinen Zustand abhängig vom Ausgangssignal des Gatters umkehrt, um ein erstes und ein zweites Taktsignal mit verschiedenen Phasen zu erzeugen, die in die Zentraleinheit (1) eingespeist sind, und

ein ODER-Glied (76) zum logischen Summieren des Ausgangssignales des Vergleichers (73) und des ersten Taktsignales, um das Gatter zu steuern.
8. Datenverarbeitungsanlage nach Anspruch 6, dadurch gekennzeichnet,

daß der Taktsignalgenerator (2 9) aufweist:

ein erstes Flipflop (71), das seinen Zustand abhängig vom dritten Taktsignal umkehrt, um ein Speicher-Schaltsignal zu erzeugen,

ein exklusives ODER-Glied (73) zum Vergleichen des niederwertigsten Adreß-Bits eines Adreß-Signales von der Zentraleinheit (1) mit dem Speicher-Schaltsignal,

ein zweites Flipflop (72), das seinen Zustand abhängig von einem dritten Taktsignal umkehrt, um ein erstes und ein zweites Taktsignal mit verschiedenen Phasen zu erzeugen, die in die Zentraleinheit (1) eingespeist sind, und

ein Umkehr-Steuerglied, das das Ausgangssignal vom exklusiven ODER-Glied (73) und ein drittes sowie ein erstes Taktsignal empfängt, um den Umkehrbetrieb des zweiten Flip-

909850/0788

flops (72) durch das logische Produkt hieraus zu steuern.
9. Datenverarbeitungsanlage nach einem der Ansprüche 1 bis 8,

gekennzeichnet durch

eine Zusatz-Schalteinrichtung zum Schalten eines Datenbusses zu den RAMs (3, 4), synchron mit dem Schaltbetrieb der Speicher-Schalteinrichtung (8A, 8B), um den Datenbus mit dem RAM (3, 4) zu verbinden, auf den ein Zugriff von der Zentraleinheit (1) erfolgen soll.
10. Zeichen-Sichtgerät mit einer Zentraleinheit aus:

wenigstens einem ersten und einem zweiten Speicher zum Speichern von Information eines anzuzeigenden codierten Zeichens, und

einem dritten Speicher zum Speichern der Bildelementinformation eines Anzeige-Zeichens,

gekennzeichnet durch

eine Zeichen-Anzeige-Ansteuereinrichtung zum Entnehmen der zeichencodierten Information aus dem ersten und dem zweiten Speicher und zum Entnehmen und Wiedergeben der Bildelementinformation aus dem dritten Speicher,

eine Adreß-Schalteinrichtung zum aufeinanderfolgenden Schalten eines Adreß-Signales von der Zeichen-Anzeige-Ansteuereinrichtung zum ersten und zum zweiten Speicher, und

eine Ausgangssignal-Schalteinrichtung zum Wählen des ersten und des zweiten Speichers, um kontinuierlich Informationsausgangssignale aus dem ersten und dem zweiten Speicher synchron mit dem Schaltbetrieb der Adreß-Schalteinrichtung zu entnehmen.
11.' Zeichen-Sichtgerät nach Anspruch 10, gekennzeichnet durch

909850/0788

— J —

einen Taktsignalgenerator zum Erzeugen eines Taktsignales, das in die Zentraleinheit (1) eingespeist ist, um Schaltsignale der Speicher-Schalteinrichtung und der Ausgangssignal-Schalteinrichtung zu erzeugen,

daß der Taktsignalgenerator aufweist:

einen Schaltsignal-Generator zum Erzeugen eines Schaltsignales eines Speichers, das in festen Perioden umgekehrt wird,

einen Vergleicher zum Vergleichen des niederwertigsten Bit-Signales eines Adreß-Signales von der Zentraleinheit (1), das in den ersten und den zweiten Speicher mit dem Ausgangssignal vom Schaltsignal-Generator eingespeist ist, und

eine Taktsignal-Änderungseinrichtung zum Ändern der sich wiederholenden Periode eines zur Zentraleinheit (1) gespeisten Taktsignales,

wodurch die Periode des Taktsignales verlängerbar ist, wenn der durch die Adreß-Schalteinrichtung gewählte Speicher nicht mit dem Speicher übereinstimmt, auf den ein Zugriff von der Zentraleinheit (1) erfolgen soll.
12. Zeichen-Sichtgerät, mit

einer Zentraleinheit,

wenigstens einem ersten, einem zweiten und einem dritten dynamischen RAM zum Speichern codierter Zeicheninformation durch einen Datenbus,

gekennzeichnet durch

eine Auffrisch-Steuereinrichtung zum Erzeugen eines Auffrischsignales, um die dynamischen RAMs aufzufrischen,

einen vierten Speicher, der als Zeichen-Generator betreibbar ist, um die Bildelementinformation der anzuzeigenden Zeichen zu speichern,

eine Zeichen-Anzeige-Ansteuereinrichtung zum Entnehmen codierter Information der anzuzeigenden Zeichen aus dem er-

909850/0788

ORIGINAL INSPECTED

sten, dem zweiten und dem dritten dynamischen RAM und zum Entnehmen und Wiedergeben der Bildelementinformation aus dem vierten Speicher,

eine Speicher-Schalteinrichtung zum aufeinanderfolgenden Schalten und Einspeisen des Adreß-Signales von der Zentraleinheit (1), des Adreß-Signales von der Zeichen-Anzeige-Ansteuereinrichtung und des Auffrischsignales von der Auffrisch-Steuereinrichtung in den ersten, den zweiten und den dritten RAM, und

eine Ausgangssignal-Schalteinrichtung zum Wählen der Informationsausgangssignale vom ersten, zweiten und dritten RAM synchron mit dem Schaltbetrieb der Speicher-Schalteinrichtung.
13. Zeichen-Sichtgerät nach Anspruch 12, gekennzeichnet durch

eine Daten-Eingabe/Ausgabe-Schalteinrichtung zum wahlweisen Verbinden des ersten, des zweiten und des dritten RAM mit einem Datenbus, die den Datenbus mit dem RAM, auf den ein Zugriff von der Zentraleinheit (1) erfolgt, synchron mit dem Schaltbetrieb der Speicher-Schalteinrichtung verbindet.

909850/0788