JPS63168684A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPS63168684A JPS63168684A JP61314361A JP31436186A JPS63168684A JP S63168684 A JPS63168684 A JP S63168684A JP 61314361 A JP61314361 A JP 61314361A JP 31436186 A JP31436186 A JP 31436186A JP S63168684 A JPS63168684 A JP S63168684A
- Authority
- JP
- Japan
- Prior art keywords
- display
- output
- display data
- character
- address information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013500 data storage Methods 0.000 description 27
- 102100029968 Calreticulin Human genes 0.000 description 18
- 238000010586 diagram Methods 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 3
- XBDRAUPLGHAFCU-UHFFFAOYSA-N 3-[6-amino-5-(6-ethoxynaphthalen-2-yl)pyridin-3-yl]-n-[2-(dimethylamino)ethyl]benzamide Chemical compound C1=CC2=CC(OCC)=CC=C2C=C1C(C(=NC=1)N)=CC=1C1=CC=CC(C(=O)NCCN(C)C)=C1 XBDRAUPLGHAFCU-UHFFFAOYSA-N 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 102100031584 Cell division cycle-associated 7-like protein Human genes 0.000 description 1
- 101100326671 Homo sapiens CALR gene Proteins 0.000 description 1
- 101000777638 Homo sapiens Cell division cycle-associated 7-like protein Proteins 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
- G09G5/222—Control of the character-code memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0615—Address space extension
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
本発明は、例えばＣＲＴ等、所定のディスプレイに文字
表示を行う表示装置に関する。
表示を行う表示装置に関する。
［従来の技術］
従来この種の表示装置には、表示文字を表すパターンデ
ータが文字コードと対応して格納され、所定の文字コー
ドが入力されるとこれに対応したパターンデータを出力
する文字パターン格納用のＲＯＭと、ディスプレイへの
表示画像を表す表示データが文字コードを用いて格納さ
れ、必要に応じて表示データの書換え可能な表示データ
格納用のＲＡＭと、このＲＡＭに画像表示に必要なアド
レス情報を出力し、このアドレス情報に対応した文字コ
ードをＲＡＭからＲＯＭに出力させるＣＲＴコントロー
ラとが備えられ、ＲＯＭから出力されるパターンデータ
に基づきディスプレイに文字表示を行うものがあった。
ータが文字コードと対応して格納され、所定の文字コー
ドが入力されるとこれに対応したパターンデータを出力
する文字パターン格納用のＲＯＭと、ディスプレイへの
表示画像を表す表示データが文字コードを用いて格納さ
れ、必要に応じて表示データの書換え可能な表示データ
格納用のＲＡＭと、このＲＡＭに画像表示に必要なアド
レス情報を出力し、このアドレス情報に対応した文字コ
ードをＲＡＭからＲＯＭに出力させるＣＲＴコントロー
ラとが備えられ、ＲＯＭから出力されるパターンデータ
に基づきディスプレイに文字表示を行うものがあった。
またＲＯＭに格納されたパターンデータの中から特定の
パターンデータを出力させるためには、ＲＡＭをパター
ンデータの数に対応したビット数の文字コードを記録し
て出力できるように構成する必要があり、従来では、例
えば文字コードとして１３Ｂｉｔの情報が必要な３２ｋ
Ｂ ｉ ｔ （４ｋＸ８Ｂ ｉ ｔ）のＲＯＭから所望
のパターンデータを出力させるような場合には、３Ｂｉ
ｔのデータを出力するＲＡＭを２個使用し、その２個の
ＲＡＭから同時に各々８Ｂｉｔのデータを出力するする
といったことが行われていた。
パターンデータを出力させるためには、ＲＡＭをパター
ンデータの数に対応したビット数の文字コードを記録し
て出力できるように構成する必要があり、従来では、例
えば文字コードとして１３Ｂｉｔの情報が必要な３２ｋ
Ｂ ｉ ｔ （４ｋＸ８Ｂ ｉ ｔ）のＲＯＭから所望
のパターンデータを出力させるような場合には、３Ｂｉ
ｔのデータを出力するＲＡＭを２個使用し、その２個の
ＲＡＭから同時に各々８Ｂｉｔのデータを出力するする
といったことが行われていた。
［発明が解決しようとする問題点］
このため従来では、ＲＯＭに格納するパターンデータが
増加し、文字指定に必要な文字コードのビット数が増え
るとこれに伴いＲＡＭの個数が増加され、回路構成が複
雑になるとか、基板面積が増加するといった問題があっ
た。またこの問題に起因して静電気ノイズやＡＣライン
ノイズ等のノイズに対し弱くなるといった問題もあった
。
増加し、文字指定に必要な文字コードのビット数が増え
るとこれに伴いＲＡＭの個数が増加され、回路構成が複
雑になるとか、基板面積が増加するといった問題があっ
た。またこの問題に起因して静電気ノイズやＡＣライン
ノイズ等のノイズに対し弱くなるといった問題もあった
。
一方この種の表示装置には、文字コードと共にアンダー
ライン等の７トリビユートをＲＡＭ内に記録し、この情
報とＲＯＭから出力されるパターンデータとを合成して
ディスプレイに表示するよう構成されたものもあるが、
このような装置では、ＲＡＭから出力する情報のビット
数が更に増加し、ＲＡＭの個数の増加を招くといった問
題がある。
ライン等の７トリビユートをＲＡＭ内に記録し、この情
報とＲＯＭから出力されるパターンデータとを合成して
ディスプレイに表示するよう構成されたものもあるが、
このような装置では、ＲＡＭから出力する情報のビット
数が更に増加し、ＲＡＭの個数の増加を招くといった問
題がある。
そこで本発明は、ＲＡＭの個数を増加することなく文字
指定に必要な文字コードをＲＯＭに出力することができ
る表示装置を提供することを目的とする。
指定に必要な文字コードをＲＯＭに出力することができ
る表示装置を提供することを目的とする。
［問題点を解決するための手段］
即ち上記目的を達するためになされた本発明の構成は、
表示文字を表すパターンデータが文字コードと対応して
記録され、文字コード入力時には、該文字コードに対応
したパターンデータを出力するパターンデータ記録手段
と、表示画像を表す表示データを上記文字コードを用い
て記録する表示データ記録手段と、該表示データ記録手
段に所定周期で順次更新される所定ビットのアドレス情
報を出力し、該アドレス情報に応じた文字コードを上記
パターンデータ記録手段へ出力させる表示制御手段と、
を備え、上記パターンデータ記録手段から出力されるパ
ターンデータを用いて画像表示を行う表示装置において
、上記表示制御手段から出力されるアドレス情報に、該
アドレス情報の更新周期を複数に分割する周期で内容の
変化するビット情報を付加し、上記表示データ記録手段
に出力するアドレス変換手段と、上記ビット情報の内容
が変化する毎に上記表示データ記録手段から出力される
文字コードを夫々一旦保持し、上記ビット情報の内容が
上記表示制御手段から出力されるアドレス情報の更新周
期を一巡したとき、上記表示データ記録手段から出力さ
れた文字コードを上記パターンデータ記録手段に出力す
る文字コード保持手段と、を備えたことを特徴とする。
表示文字を表すパターンデータが文字コードと対応して
記録され、文字コード入力時には、該文字コードに対応
したパターンデータを出力するパターンデータ記録手段
と、表示画像を表す表示データを上記文字コードを用い
て記録する表示データ記録手段と、該表示データ記録手
段に所定周期で順次更新される所定ビットのアドレス情
報を出力し、該アドレス情報に応じた文字コードを上記
パターンデータ記録手段へ出力させる表示制御手段と、
を備え、上記パターンデータ記録手段から出力されるパ
ターンデータを用いて画像表示を行う表示装置において
、上記表示制御手段から出力されるアドレス情報に、該
アドレス情報の更新周期を複数に分割する周期で内容の
変化するビット情報を付加し、上記表示データ記録手段
に出力するアドレス変換手段と、上記ビット情報の内容
が変化する毎に上記表示データ記録手段から出力される
文字コードを夫々一旦保持し、上記ビット情報の内容が
上記表示制御手段から出力されるアドレス情報の更新周
期を一巡したとき、上記表示データ記録手段から出力さ
れた文字コードを上記パターンデータ記録手段に出力す
る文字コード保持手段と、を備えたことを特徴とする。
［作用］
このように構成された本発明の表示装置にあっては、表
示制御手段から出力されるアドレス情報に、アドレス情
報の更新周期を分割する周期で内容の変化するビット情
報が付加され、表示データ記録手段に入力される。する
と表示データ記録手段からはビット情報の内容が変化す
る垣に異なる文字コードが出力されることとなるが、各
文字コードは文字コード保持手段の動作によってアドレ
ス情報の更新周期を一巡するまで保持され、一つの文字
コードとしてパターンデータ記録手段に出力される。こ
のためパターンデータ記録手段に出力する文字コードを
複数に分割して表示データ記録手段に記録することがで
きるようになり、文字指定に必要な文字コードのビット
数より出力ビツト数の小さい表示データ記録手段を用い
ることが可能となる。
示制御手段から出力されるアドレス情報に、アドレス情
報の更新周期を分割する周期で内容の変化するビット情
報が付加され、表示データ記録手段に入力される。する
と表示データ記録手段からはビット情報の内容が変化す
る垣に異なる文字コードが出力されることとなるが、各
文字コードは文字コード保持手段の動作によってアドレ
ス情報の更新周期を一巡するまで保持され、一つの文字
コードとしてパターンデータ記録手段に出力される。こ
のためパターンデータ記録手段に出力する文字コードを
複数に分割して表示データ記録手段に記録することがで
きるようになり、文字指定に必要な文字コードのビット
数より出力ビツト数の小さい表示データ記録手段を用い
ることが可能となる。
［実施例］
以下に本発明の実施例を図面と共に説明する。
まず第２図は本発明が適用された文書編集装置の構成を
表す概略構成図である。図に示す如く本実施例の文書編
集装置は、文字や編集指示を入力するキーボード１、編
集された文字を印字するプリンタ３、編集中の文字を表
示するＣＲＴ５、及びこれら各部に接続されて文書の入
力・編集・表示・印刷等の各種制御を実行する電子制御
装置７、から構成されている。また電子制御装置７は、
これら各種制御を実行するためのＣＰＵ９、ＣＰＵ９で
各種制御を実行するのに必要な制御プログラムや各種デ
ータが格納されたＲＯＭ１１、及び編集文書を記録した
り各種制御データを一時的に記録するためのＲＡＭ１３
、を中心に論理演算回路として構成され、キーボード１
からのキーデータを入力するキーボード入力回路１５、
プリンタ３に印字信号を出力するプリンタ駆動回路１７
、及びＣＲＴ５に表示信号を出力するＣＲＴ表示回路１
９、等が備えられている。
表す概略構成図である。図に示す如く本実施例の文書編
集装置は、文字や編集指示を入力するキーボード１、編
集された文字を印字するプリンタ３、編集中の文字を表
示するＣＲＴ５、及びこれら各部に接続されて文書の入
力・編集・表示・印刷等の各種制御を実行する電子制御
装置７、から構成されている。また電子制御装置７は、
これら各種制御を実行するためのＣＰＵ９、ＣＰＵ９で
各種制御を実行するのに必要な制御プログラムや各種デ
ータが格納されたＲＯＭ１１、及び編集文書を記録した
り各種制御データを一時的に記録するためのＲＡＭ１３
、を中心に論理演算回路として構成され、キーボード１
からのキーデータを入力するキーボード入力回路１５、
プリンタ３に印字信号を出力するプリンタ駆動回路１７
、及びＣＲＴ５に表示信号を出力するＣＲＴ表示回路１
９、等が備えられている。
次にＣＲＴ表示回路１９には、第１図に示す如く、ＣＲ
Ｔ５への表示データが格納される表示データ格納ＲＡＭ
２１と、この表示データ格納ＲＡＭ２１に、クロック発
振回路２３から出力されるＣＲＴＣＬＫにより更新され
るアドレス情報を出力し、該アドレス情報に応じた表示
データを表示データ格納ＲＡＭ２１から発生させるＣＲ
Ｔコントローラ２５と、が備えられ、ＣＰＵ９とは独立
して、表示データ格納ＲＡＭ２１に格納された表示デー
タをＣＲＴ５に表示できるようにされている。またＣＲ
Ｔコントローラ２５から表示データ格納ＲＡＭ２１への
信号経路上には、表示データ格納ＲＡＭ２１に入力する
アドレス情報をＣＰＵ９からのアドレス情報に切換える
アドレス切換回路２７が設けられ、ＣＰＵ９から表示デ
ータ格納ＲＡＭ２１へのアドレス指定があると表示デー
タ格納ＲＡＭ２１にそのアドレス情報を入力するよ、う
されている。従ってＣＲＴ５の表示内容の変更は、ＣＰ
Ｕ９から表示データ格納ＲＡＭ２１のアドレス指定を行
い、指定したアドレス内の表示データを書換えるといっ
た手順で実行される。
Ｔ５への表示データが格納される表示データ格納ＲＡＭ
２１と、この表示データ格納ＲＡＭ２１に、クロック発
振回路２３から出力されるＣＲＴＣＬＫにより更新され
るアドレス情報を出力し、該アドレス情報に応じた表示
データを表示データ格納ＲＡＭ２１から発生させるＣＲ
Ｔコントローラ２５と、が備えられ、ＣＰＵ９とは独立
して、表示データ格納ＲＡＭ２１に格納された表示デー
タをＣＲＴ５に表示できるようにされている。またＣＲ
Ｔコントローラ２５から表示データ格納ＲＡＭ２１への
信号経路上には、表示データ格納ＲＡＭ２１に入力する
アドレス情報をＣＰＵ９からのアドレス情報に切換える
アドレス切換回路２７が設けられ、ＣＰＵ９から表示デ
ータ格納ＲＡＭ２１へのアドレス指定があると表示デー
タ格納ＲＡＭ２１にそのアドレス情報を入力するよ、う
されている。従ってＣＲＴ５の表示内容の変更は、ＣＰ
Ｕ９から表示データ格納ＲＡＭ２１のアドレス指定を行
い、指定したアドレス内の表示データを書換えるといっ
た手順で実行される。
−力木実施例ではＣＲＴコントローラ２５から表示デー
タ格納ＲＡＭ２１のアドレス指定に必要なビット数（１
３）より１ビツト少ないビット数（１２）のアドレス情
報を出力させ、最上位ビットにクロック発振回路２３か
ら出力される第３図に示す如きＣＲＴＣＬＫを付加して
表示データ格納ＲＡＭ２１に入力するようされている。
タ格納ＲＡＭ２１のアドレス指定に必要なビット数（１
３）より１ビツト少ないビット数（１２）のアドレス情
報を出力させ、最上位ビットにクロック発振回路２３か
ら出力される第３図に示す如きＣＲＴＣＬＫを付加して
表示データ格納ＲＡＭ２１に入力するようされている。
このため表示データ格納ＲＡＭ２１に入力されるアドレ
ス情報は、ＣＲＴコントローラ２５からのアドレス情報
の出力周期を２分する周期で変更され、表示データ格納
ＲＡＭ２１からは第３図に示す如くＣＲＴＣＬＫの一周
期内に２つの表示データが出力されるようになる。そし
て本実施例では、ＣＲＴＣＬＫの一周期内の最初に表示
データ格納ＲＡＭ２１から出力される表示データを一時
的に保持するラッチ回路２９が設けられ、このラッチ回
路２９で保持した表示データとその後出力される表示デ
ータとを一つの表示データとして文字パターン、格納Ｒ
ＯＭ３１に出力するようされている。尚このラッチ回路
２９はクロック発振回路２３からのＣＲＴＣＬＫにより
動作される。
ス情報は、ＣＲＴコントローラ２５からのアドレス情報
の出力周期を２分する周期で変更され、表示データ格納
ＲＡＭ２１からは第３図に示す如くＣＲＴＣＬＫの一周
期内に２つの表示データが出力されるようになる。そし
て本実施例では、ＣＲＴＣＬＫの一周期内の最初に表示
データ格納ＲＡＭ２１から出力される表示データを一時
的に保持するラッチ回路２９が設けられ、このラッチ回
路２９で保持した表示データとその後出力される表示デ
ータとを一つの表示データとして文字パターン、格納Ｒ
ＯＭ３１に出力するようされている。尚このラッチ回路
２９はクロック発振回路２３からのＣＲＴＣＬＫにより
動作される。
また本実施例では、表示データ格納ＲＡＭ２１に５ｓｉ
ｔのＲＡＭが使用され、文字パターン格納ＲＯＭ３１に
は３２ｋＢ ｉ ｔ （４ｋｘ８Ｂ ｉ ｔ）のＲＯＭ
が使用されており、表示データ格納ＲＡＭ２１からＣＲ
ＴＣＬＫの一周期内に出力される２種の表示データを合
せると１６ビツトの表示データとなって、文字パターン
格納ＲＯＭ３１に格納された文字パターンデータを指定
するのに必要なビット数（１２）より大きい情報口とな
るが、表示データ格納ＲＡＭ２１には、文字パターンデ
ータの指定に必要な１２ビツトの文字コードとこれに付
加するアンダーライン情報などの４ビツトのアトリビュ
ートが一つの表示データとして格納され、表示データ格
納ＲＡＭ２１が無駄なく使用されている。
ｔのＲＡＭが使用され、文字パターン格納ＲＯＭ３１に
は３２ｋＢ ｉ ｔ （４ｋｘ８Ｂ ｉ ｔ）のＲＯＭ
が使用されており、表示データ格納ＲＡＭ２１からＣＲ
ＴＣＬＫの一周期内に出力される２種の表示データを合
せると１６ビツトの表示データとなって、文字パターン
格納ＲＯＭ３１に格納された文字パターンデータを指定
するのに必要なビット数（１２）より大きい情報口とな
るが、表示データ格納ＲＡＭ２１には、文字パターンデ
ータの指定に必要な１２ビツトの文字コードとこれに付
加するアンダーライン情報などの４ビツトのアトリビュ
ートが一つの表示データとして格納され、表示データ格
納ＲＡＭ２１が無駄なく使用されている。
そしてラッチ回路２９に保持された８ビツトの表示デー
タとその俊表示データ格納ＲＡＭ２１から出力される表
示データの内の４ビツトが共に文字パターン格納ＲＯＭ
３１に入力されると、第３図に示す如くその時点でＣＲ
Ｔ５に表示する文字を表す文字コードが確定され、この
確定された時点で文字パターン格納ＲＯＭ３１から出力
される文字パターンデータが表示信号出力回路３３に取
込まれる。また表示データ格納ＲＡＭ２１から出力され
るアトリビュートも文字コードが確定した時点で表示信
号出力回路３３に取込まれる。すると表示信号出力回路
３３では、文字パターン格納ＲＯＭ３１からの文字パタ
ーンデータと７トリビユートとが合成され、クロック発
振回路２３から出力されるＤＯＴＣＬＫによりＣＲＴ５
の表示に必要な表示信号に変換されて、ＣＲＴ５に出力
される。尚ＤＯＴＣＬＫはＣＲＴ５に表示する文字のド
ツトの出力タイミングをとるためのもので、本実施例で
は第３図に示す如く、８ドツトで文字の横表示を形成し
ている。
タとその俊表示データ格納ＲＡＭ２１から出力される表
示データの内の４ビツトが共に文字パターン格納ＲＯＭ
３１に入力されると、第３図に示す如くその時点でＣＲ
Ｔ５に表示する文字を表す文字コードが確定され、この
確定された時点で文字パターン格納ＲＯＭ３１から出力
される文字パターンデータが表示信号出力回路３３に取
込まれる。また表示データ格納ＲＡＭ２１から出力され
るアトリビュートも文字コードが確定した時点で表示信
号出力回路３３に取込まれる。すると表示信号出力回路
３３では、文字パターン格納ＲＯＭ３１からの文字パタ
ーンデータと７トリビユートとが合成され、クロック発
振回路２３から出力されるＤＯＴＣＬＫによりＣＲＴ５
の表示に必要な表示信号に変換されて、ＣＲＴ５に出力
される。尚ＤＯＴＣＬＫはＣＲＴ５に表示する文字のド
ツトの出力タイミングをとるためのもので、本実施例で
は第３図に示す如く、８ドツトで文字の横表示を形成し
ている。
以上説明したように本実施例では、表示データ格納ＲＡ
Ｍ２１にアドレス指定を行うためのアドレス情報として
、ＣＲＴコントローラ２５から出力されるアドレス情報
にＣＲＴＣＬＫを付加したものを使用することで、表示
データ格納ＲＡＭ２１からＣＲＴＣＬＫの一周期内に２
種の表示データを出力させ、この２種の表示データを合
成して文字パターン格納ＲＯＭ３１に表示文字のコード
指定を行うようにされている。このため一つの表示デー
タを表示データ格納ＲＡＭ２１の２つの記録エリアに分
割して記録させることができ、表示データ格納ＲＡＭを
複数使用することなく、文字パターン格納ＲＯＭ３１へ
のコード指定を行うことが可能となる。
Ｍ２１にアドレス指定を行うためのアドレス情報として
、ＣＲＴコントローラ２５から出力されるアドレス情報
にＣＲＴＣＬＫを付加したものを使用することで、表示
データ格納ＲＡＭ２１からＣＲＴＣＬＫの一周期内に２
種の表示データを出力させ、この２種の表示データを合
成して文字パターン格納ＲＯＭ３１に表示文字のコード
指定を行うようにされている。このため一つの表示デー
タを表示データ格納ＲＡＭ２１の２つの記録エリアに分
割して記録させることができ、表示データ格納ＲＡＭを
複数使用することなく、文字パターン格納ＲＯＭ３１へ
のコード指定を行うことが可能となる。
尚上記実施例において、文字パターン格納ＲＯＭ３１に
文字コードが入力され、それに対応した文字パターンデ
ータが出力されるまでに時間がかかるような場合には、
第１図に点線で示す如く、表示データ格納ＲＡＭ２１か
らＣＲＴＣＬＫの一周期の後半で出力される表示データ
の信号線路上にラッチ回路３５を挿入し、ＣＲＴＣＬＫ
をインバータ３７を介して入力して動作させるようにす
ればよい。この場合第３図に点線で示す如く、文字パタ
ーン格納ＲＯＭ３１に入力される文字コードの確定時間
が長くなり、問題なく文字表示を行うことができる。ま
た、本実施例においては、ＣＲＴコントローラ２５から
出力されるアドレス情報の更新周期を２分するＣＲＴＣ
ＬＫを表示データ格納ＲＡＭ２１のＡ１２に入力させる
ことにより、表示データ格納ＲＡＭ２１から文字パター
ン格納ＲＯＭ３１に出力する文字コードを２分して出力
しているが、上記更新周期を２分するＣＲＴＣＬＫと４
分するＣＲＴＣＬＫとを表示データ格納ＲＡＭ２１のＡ
１２とＡ１１とに入力させることにより、上記文字コー
ドを４分し、これにともないラッチ回路を３個備えた構
成とする等、上記文字コードを任意の複数に分割し得る
。
文字コードが入力され、それに対応した文字パターンデ
ータが出力されるまでに時間がかかるような場合には、
第１図に点線で示す如く、表示データ格納ＲＡＭ２１か
らＣＲＴＣＬＫの一周期の後半で出力される表示データ
の信号線路上にラッチ回路３５を挿入し、ＣＲＴＣＬＫ
をインバータ３７を介して入力して動作させるようにす
ればよい。この場合第３図に点線で示す如く、文字パタ
ーン格納ＲＯＭ３１に入力される文字コードの確定時間
が長くなり、問題なく文字表示を行うことができる。ま
た、本実施例においては、ＣＲＴコントローラ２５から
出力されるアドレス情報の更新周期を２分するＣＲＴＣ
ＬＫを表示データ格納ＲＡＭ２１のＡ１２に入力させる
ことにより、表示データ格納ＲＡＭ２１から文字パター
ン格納ＲＯＭ３１に出力する文字コードを２分して出力
しているが、上記更新周期を２分するＣＲＴＣＬＫと４
分するＣＲＴＣＬＫとを表示データ格納ＲＡＭ２１のＡ
１２とＡ１１とに入力させることにより、上記文字コー
ドを４分し、これにともないラッチ回路を３個備えた構
成とする等、上記文字コードを任意の複数に分割し得る
。
［発明の効果］
以上説明したように本発明の表示装置によれば、パター
ンデータ記録手段に出力する文字コードを複数に分割し
て表示データ記録手段に記録し、表示制御手段のアドレ
ス情報更新周期内に表示データ記録手段からこの分割さ
れた複数の文字コードを出力させることができる。この
ため従来の装置のようにパターンデータ記録手段に文字
コードを出力するため複数の表示データ記録手段を用い
る必要はなく、回路構成を簡素化して基板面積を縮小す
ることができ、更には耐ノイズ性を向上することもでき
る。
ンデータ記録手段に出力する文字コードを複数に分割し
て表示データ記録手段に記録し、表示制御手段のアドレ
ス情報更新周期内に表示データ記録手段からこの分割さ
れた複数の文字コードを出力させることができる。この
ため従来の装置のようにパターンデータ記録手段に文字
コードを出力するため複数の表示データ記録手段を用い
る必要はなく、回路構成を簡素化して基板面積を縮小す
ることができ、更には耐ノイズ性を向上することもでき
る。
第１図乃至第３図は本発明の一実施例を表し、第１図は
実施例のＣＲＴ表示回路の回路構成を表す構成図、第２
図はこのＣＲＴ表示回路が備えられた文書編集装置全体
の構成を表す構成図、第３図はＣＲＴ表示回路の動作を
表すシーケンス図、である。 ５・・・ＣＲＴ ２１・・・表示データ格納ＲＡＭ２
５・・・ＣＲＴコントローラ ２９・・・ラッチ回路３
１・・・文字パターン格納ＲＯＭ ３３・・・表示信号出力回路
実施例のＣＲＴ表示回路の回路構成を表す構成図、第２
図はこのＣＲＴ表示回路が備えられた文書編集装置全体
の構成を表す構成図、第３図はＣＲＴ表示回路の動作を
表すシーケンス図、である。 ５・・・ＣＲＴ ２１・・・表示データ格納ＲＡＭ２
５・・・ＣＲＴコントローラ ２９・・・ラッチ回路３
１・・・文字パターン格納ＲＯＭ ３３・・・表示信号出力回路
Claims (1)
- 【特許請求の範囲】 表示文字を表すパターンデータが文字コードと対応して
記録され、文字コード入力時には、該文字コードに対応
したパターンデータを出力するパターンデータ記録手段
と、 表示画像を表す表示データを上記文字コードを用いて記
録する表示データ記録手段と、 該表示データ記録手段に所定周期で順次更新される所定
ビットのアドレス情報を出力し、該アドレス情報に応じ
た文字コードを上記パターンデータ記録手段へ出力させ
る表示制御手段と、 を備え、上記パターンデータ記録手段から出力されるパ
ターンデータを用いて画像表示を行う表示装置において
、 上記表示制御手段から出力されるアドレス情報に、該ア
ドレス情報の更新周期を複数に分割する周期で内容の変
化するビット情報を付加し、上記表示データ記録手段に
出力するアドレス変換手段と、 上記ビット情報の内容が変化する毎に上記表示データ記
録手段から出力される文字コードを夫々一旦保持し、上
記ビット情報の内容が上記表示制御手段から出力される
アドレス情報の更新周期を一巡したとき、上記表示デー
タ記録手段から出力された文字コードを上記パターンデ
ータ記録手段に出力する文字コード保持手段と、 を備えたことを特徴とする表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61314361A JPS63168684A (ja) | 1986-12-29 | 1986-12-29 | 表示装置 |
| US07/135,323 US4931958A (en) | 1986-12-29 | 1987-12-21 | Display system with fewer display memory chips |
| EP87311468A EP0273749B1 (en) | 1986-12-29 | 1987-12-24 | Display system with fewer display memory chips |
| DE8787311468T DE3774410D1 (de) | 1986-12-29 | 1987-12-24 | Anzeigesystem mit weniger anzeigespeicherchips. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61314361A JPS63168684A (ja) | 1986-12-29 | 1986-12-29 | 表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63168684A true JPS63168684A (ja) | 1988-07-12 |
Family
ID=18052406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61314361A Pending JPS63168684A (ja) | 1986-12-29 | 1986-12-29 | 表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4931958A (ja) |
| EP (1) | EP0273749B1 (ja) |
| JP (1) | JPS63168684A (ja) |
| DE (1) | DE3774410D1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5321806A (en) * | 1991-08-21 | 1994-06-14 | Digital Equipment Corporation | Method and apparatus for transmitting graphics command in a computer graphics system |
| GB2259835B (en) * | 1991-09-18 | 1995-05-17 | Rohm Co Ltd | Character generator and video display device using the same |
| US5349372A (en) * | 1993-07-16 | 1994-09-20 | Pellucid Inc. | Video subsystems utilizing asymmetrical column interleaving |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4298931A (en) * | 1978-06-02 | 1981-11-03 | Hitachi, Ltd. | Character pattern display system |
| JPS602669B2 (ja) * | 1980-12-24 | 1985-01-23 | 松下電器産業株式会社 | 画面表示装置 |
| US4462028A (en) * | 1981-02-19 | 1984-07-24 | Honeywell Information Systems Inc. | Access control logic for video terminal display memory |
| US4663619A (en) * | 1985-04-08 | 1987-05-05 | Honeywell Inc. | Memory access modes for a video display generator |
-
1986
- 1986-12-29 JP JP61314361A patent/JPS63168684A/ja active Pending
-
1987
- 1987-12-21 US US07/135,323 patent/US4931958A/en not_active Expired - Fee Related
- 1987-12-24 EP EP87311468A patent/EP0273749B1/en not_active Expired - Lifetime
- 1987-12-24 DE DE8787311468T patent/DE3774410D1/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0273749A3 (en) | 1990-04-25 |
| DE3774410D1 (de) | 1991-12-12 |
| US4931958A (en) | 1990-06-05 |
| EP0273749B1 (en) | 1991-11-06 |
| EP0273749A2 (en) | 1988-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4896148A (en) | Display apparatus | |
| KR870008248A (ko) | 표시제어 시스템 및 방법 | |
| JPS63169687A (ja) | 表示装置 | |
| JPS63168684A (ja) | 表示装置 | |
| JPH03196188A (ja) | 情報処理装置の表示方式 | |
| JPS5945589A (ja) | グラフ作成装置 | |
| JPH042958B2 (ja) | ||
| JPS5790741A (en) | Print information producing device of price tag printer | |
| JP2631788B2 (ja) | 任意波形及び任意データ編集方法 | |
| JPH0338874B2 (ja) | ||
| JPH0610393Y2 (ja) | キヤラクタデイスプレイ装置におけるカ−ソル幅制御回路 | |
| JP2564470B2 (ja) | 文書処理装置 | |
| JPS606876Y2 (ja) | ドットパタ−−ン表示装置 | |
| JP3241715B2 (ja) | 文書処理装置 | |
| JPS6263366A (ja) | ワ−ドプロセツサにおける無記入部サ−チ方式 | |
| JPH0444781B2 (ja) | ||
| JPH04107652A (ja) | 文字処理装置 | |
| JPH02223990A (ja) | 文字処理装置 | |
| JPH06138913A (ja) | プログラマブルコントローラ | |
| JPH05158757A (ja) | ダンプ出力方法 | |
| JPS63127355A (ja) | タブレツト付電子手帳装置 | |
| JPH0546152A (ja) | 文字パターン拡大方法及び装置 | |
| JPH01105797A (ja) | Ｘｙプロッタ機能を有するｘｙレコーダ | |
| JPS6355715B2 (ja) | ||
| JP2000190570A (ja) | 印刷濃度設定装置 |