JPS5960480A - デイスプレイ装置 - Google Patents
デイスプレイ装置Info
- Publication number
- JPS5960480A JPS5960480A JP57172460A JP17246082A JPS5960480A JP S5960480 A JPS5960480 A JP S5960480A JP 57172460 A JP57172460 A JP 57172460A JP 17246082 A JP17246082 A JP 17246082A JP S5960480 A JPS5960480 A JP S5960480A
- Authority
- JP
- Japan
- Prior art keywords
- data
- display
- memory
- screen
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/40—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which both a pattern determined by character code and another pattern are displayed simultaneously, or either pattern is displayed selectively, e.g. with character code memory and APA, i.e. all-points-addressable, memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明はディスプレイ装置に関し、特にキャラクタメモ
リ或はグラフィックメモリへのデータ転送手段の改良に
関するものである。
リ或はグラフィックメモリへのデータ転送手段の改良に
関するものである。
従来技術と問題点
画面用メモリであるキャラクタメモリ或はグラフィック
メモリの内容をＣＲＴコントローラのスキャン用アドレ
スでサイクリ′ツクに読み出して表示を行なうディスプ
レイ装置において、表示内容を変更するには、画面用メ
モリの内容を畏き換える必要がある。この書き換えは、
従来、ＣＲＴコントローラによる画面用メモリの各リー
ドザイクル直後にライトサイクルを発生させ、ワークＲ
ＡＭに記憶した書き換えデータをマイクロプロセツサを
弁して間接的に、或はダイレクト・メモリ・アクセス（
１）ＭＡ）機能によシ直接に前記両面用メモリに転送す
ることにより行なわれている。しかしながら、このよう
なデータ転送手段では、ライトサイクルをハードウェア
にて発生させる必要があるためハードウェアの構成部品
点数が多くなる欠点がある。
メモリの内容をＣＲＴコントローラのスキャン用アドレ
スでサイクリ′ツクに読み出して表示を行なうディスプ
レイ装置において、表示内容を変更するには、画面用メ
モリの内容を畏き換える必要がある。この書き換えは、
従来、ＣＲＴコントローラによる画面用メモリの各リー
ドザイクル直後にライトサイクルを発生させ、ワークＲ
ＡＭに記憶した書き換えデータをマイクロプロセツサを
弁して間接的に、或はダイレクト・メモリ・アクセス（
１）ＭＡ）機能によシ直接に前記両面用メモリに転送す
ることにより行なわれている。しかしながら、このよう
なデータ転送手段では、ライトサイクルをハードウェア
にて発生させる必要があるためハードウェアの構成部品
点数が多くなる欠点がある。
また、大型の画面を使用し或は解像度を筒めるほど使用
し得る書き込み可能期間が短くなるので、転送データ量
が多い場合には有き換え完了までに多くの時間を要して
いた。更にこの間にも表示が行なわれている結果、表示
画面がぶれたシ或は両面切換がスムーズに行なわれない
といった問題点もあった。
し得る書き込み可能期間が短くなるので、転送データ量
が多い場合には有き換え完了までに多くの時間を要して
いた。更にこの間にも表示が行なわれている結果、表示
画面がぶれたシ或は両面切換がスムーズに行なわれない
といった問題点もあった。
発明の目的
本発明はこのような従来の欠点を改善したものであり、
その目的は、画面用メモリへのデータ転送に要する・・
−ドウエアの削減を図るとともに、画面切換を視覚的に
円滑に行ない得るようにすることにある。
その目的は、画面用メモリへのデータ転送に要する・・
−ドウエアの削減を図るとともに、画面切換を視覚的に
円滑に行ない得るようにすることにある。
発明の構成
本発明は上記目的を達成するだめに、画面用メモリの書
き換えデータを予めワークメモリに準備しておき、その
データをディスプレイ画面の垂直帰線期間を使用して画
面用メモリに転送するようにしだものである。そのため
に本発明のディスプレイ装置には、ＣＲＴコントローラ
の垂直同期信号により起動されるとワークメモリのデー
タを読み取って垂直帰線期間に画面用メモリへそのデー
タを転送するデータ転送手段と、このデータ転送手段と
ＣＲＴコントローラの画面用メモリに対するアドレス出
力を切換えるアト１／ス切換回路とが設けられている。
き換えデータを予めワークメモリに準備しておき、その
データをディスプレイ画面の垂直帰線期間を使用して画
面用メモリに転送するようにしだものである。そのため
に本発明のディスプレイ装置には、ＣＲＴコントローラ
の垂直同期信号により起動されるとワークメモリのデー
タを読み取って垂直帰線期間に画面用メモリへそのデー
タを転送するデータ転送手段と、このデータ転送手段と
ＣＲＴコントローラの画面用メモリに対するアドレス出
力を切換えるアト１／ス切換回路とが設けられている。
発明の実施例
第１図は本発明ディスプレイ装置のノ・−ドウエア構成
の一例を示すブロック図であ、ｐ、ｉｔよマイクロコン
ピュータ、２はＣＲＴコントローラ、３ｔ、ｊニアドレ
ス切換回路、４はグラフィック表示用ＲＡＭ 。
の一例を示すブロック図であ、ｐ、ｉｔよマイクロコン
ピュータ、２はＣＲＴコントローラ、３ｔ、ｊニアドレ
ス切換回路、４はグラフィック表示用ＲＡＭ 。
５はキャラクタ表示用ＲＡＭ、６はキャラクタゼネレー
タ用ＲＯＭ、 ７は表示コントロール回路、８Ｉ−１
：ワークＲＡＭ、 ９はディスプレイ部、１０ 、１
１はマイクロコンピュータ１のデータバス及ヒアトレス
ノ（ス、１２ 、１３はドライバ、１４はアドレスデコ
ーダ、１５はデータラッチ回路である。
タ用ＲＯＭ、 ７は表示コントロール回路、８Ｉ−１
：ワークＲＡＭ、 ９はディスプレイ部、１０ 、１
１はマイクロコンピュータ１のデータバス及ヒアトレス
ノ（ス、１２ 、１３はドライバ、１４はアドレスデコ
ーダ、１５はデータラッチ回路である。
ｔｉｌにおいて、マイクロコンピュータ１は図示しない
ＲＯＭに格納されたプログラムに従って新規画面データ
の作成、その曹込みその他本ディスプレイ装置の動作を
制御するもので、データバス１０を介してワークＲＡＭ
８．アドレス切換回路３．グラフィック表示用ＲＡＭ４
．キャラクタ表示用ＲＡＭ５、データラッチ回路１５に
接続さ）し、そのアドレスバス１１はアドレス切換回路
３を介しでグラフィック表示用ＲＡＭ ４及びキャラク
タ表示用ＲＡＭ ５に接続されている。
ＲＯＭに格納されたプログラムに従って新規画面データ
の作成、その曹込みその他本ディスプレイ装置の動作を
制御するもので、データバス１０を介してワークＲＡＭ
８．アドレス切換回路３．グラフィック表示用ＲＡＭ４
．キャラクタ表示用ＲＡＭ５、データラッチ回路１５に
接続さ）し、そのアドレスバス１１はアドレス切換回路
３を介しでグラフィック表示用ＲＡＭ ４及びキャラク
タ表示用ＲＡＭ ５に接続されている。
ＣＲＴコントローラ２は、表示用アドレス（スキャン用
アドレス）、水平同期信号、垂直同期信号。
アドレス）、水平同期信号、垂直同期信号。
表示コントロール信号を発生し、表示用アト１／スはア
ドレス切換回路３を介してグラフィック表示用ＲＡＭ４
及びキャラクタ表示用ＲＡＭ ５に、水平同期信号はデ
ィスプレイ部９に、垂直同期イ１１号はディスプレイ部
９及び割り込みイＭ号と【７てマイクロコンピュータ１
に、表示コントロール信号は表示コントロール回路７に
それぞれ加えられる。
ドレス切換回路３を介してグラフィック表示用ＲＡＭ４
及びキャラクタ表示用ＲＡＭ ５に、水平同期信号はデ
ィスプレイ部９に、垂直同期イ１１号はディスプレイ部
９及び割り込みイＭ号と【７てマイクロコンピュータ１
に、表示コントロール信号は表示コントロール回路７に
それぞれ加えられる。
アドレス切換回路３は、マイクロコンピュータ１からの
切換制御データを受け、グラフィック表示用ＲＡＭ ４
及びキャラクタ表示用ＲＡＭ５に加わるアドレスをマイ
クロコンピュータ１１からのアドレス（ＣＰＵアドレス
）と表示用アドレスとに切シ換えるものである。
切換制御データを受け、グラフィック表示用ＲＡＭ ４
及びキャラクタ表示用ＲＡＭ５に加わるアドレスをマイ
クロコンピュータ１１からのアドレス（ＣＰＵアドレス
）と表示用アドレスとに切シ換えるものである。
グラフィック表示用ＲＡＭ ４は、ディスプレイ部９の
画面に表示する図形を記憶する書き込み、読み出し可能
なメモリで、両面に対応する記憶領域を有している。寸
だ、キャラクタ表示用ＲＡＭ ５は、画面に表示する文
字に関するデータを記憶する貫き込み、ｌ！ｉ！み出し
可能なメモリで、その出力はキャラクタゼネレータＲＯ
Ｍでキャラクタ。データに変換されて表示コントロール
回路７を弁してディスプレイ部９に入力される。
画面に表示する図形を記憶する書き込み、読み出し可能
なメモリで、両面に対応する記憶領域を有している。寸
だ、キャラクタ表示用ＲＡＭ ５は、画面に表示する文
字に関するデータを記憶する貫き込み、ｌ！ｉ！み出し
可能なメモリで、その出力はキャラクタゼネレータＲＯ
Ｍでキャラクタ。データに変換されて表示コントロール
回路７を弁してディスプレイ部９に入力される。
表示コントロール回路７は、グラフィック表示用ＲＡＭ
４及びキャラクタゼネレータＲＯＭ ６の出力データ
をＣＲＴコントローラ２及びデータラッチ回路１５の光
示コントロール信号により制御してビデオ信号を作成す
るものである。
４及びキャラクタゼネレータＲＯＭ ６の出力データ
をＣＲＴコントローラ２及びデータラッチ回路１５の光
示コントロール信号により制御してビデオ信号を作成す
るものである。
ワークＲＡＭ ８は、グラフィック表示用ＲＡＭ ４及
びキャラクタ表示用ＲＡＭ ５の旨き換え用データを記
憶するメモリで、記憶内容は表示期間中に濤イクロコン
ピュータ１で作成され記憶される。
びキャラクタ表示用ＲＡＭ ５の旨き換え用データを記
憶するメモリで、記憶内容は表示期間中に濤イクロコン
ピュータ１で作成され記憶される。
第２図は本発明ディスプレイ装置におりるデータ転送手
段を実現するソフトウェア構成の一例を示すフローチャ
ート、第３図は第２図示装置を動作させた場合における
各部の動作状態を示すタイミングチャートである。以下
これらを参照して第２図示装置の動作を説明する。
段を実現するソフトウェア構成の一例を示すフローチャ
ート、第３図は第２図示装置を動作させた場合における
各部の動作状態を示すタイミングチャートである。以下
これらを参照して第２図示装置の動作を説明する。
今、グラフィック表示用ＲＡＭ４にデータαが記−され
、キャラクタ表示用ＲＡＭ ５にデータβが記憶されて
いるものとする。表示モードにおいては、アドレス切換
回路３はＣＲＴコントローラ２側に切換わっており、グ
ラフィック表示用１１ＡＭ ４及びＡ゛ヤラクタ表示用
ＲＡＭ ５の内容がその表示用アドレスにより１晒次に
読１み出され、ディスプレイ部９の画面にデータα、β
に対応する図形及び文字が表示される。
、キャラクタ表示用ＲＡＭ ５にデータβが記憶されて
いるものとする。表示モードにおいては、アドレス切換
回路３はＣＲＴコントローラ２側に切換わっており、グ
ラフィック表示用１１ＡＭ ４及びＡ゛ヤラクタ表示用
ＲＡＭ ５の内容がその表示用アドレスにより１晒次に
読１み出され、ディスプレイ部９の画面にデータα、β
に対応する図形及び文字が表示される。
グラフィック表示用ＲＡＭ ４及びキャラクタ表示用Ｒ
ＡＭ ５の一走査終了時、ＣＲＴコントローラ２から垂
直同期信号が発せられると、マイクロコンピュータ１は
割込みモードに移行し、第３図に示す処理を実行する。
ＡＭ ５の一走査終了時、ＣＲＴコントローラ２から垂
直同期信号が発せられると、マイクロコンピュータ１は
割込みモードに移行し、第３図に示す処理を実行する。
マイクロコンピュータ１は割込みがかかると、先ずデー
タ転送すべきデータがあるか否かを判断しくステップＳ
１）、転送すべきデータがないときは当該処理を終了す
る。転送すべきデータが存在するときは、データラッチ
回路１５の内容をクリアした後（ステップＳ２）、
カウンタをセットしくステップＳ３）、アドレス切換回
路３をマイクロコンピュータ１側に切換える為に切換情
報をアドレス切換回路３に出力する（ステップ８４）。
タ転送すべきデータがあるか否かを判断しくステップＳ
１）、転送すべきデータがないときは当該処理を終了す
る。転送すべきデータが存在するときは、データラッチ
回路１５の内容をクリアした後（ステップＳ２）、
カウンタをセットしくステップＳ３）、アドレス切換回
路３をマイクロコンピュータ１側に切換える為に切換情
報をアドレス切換回路３に出力する（ステップ８４）。
ここで上記カウンタは、オーバーフローするまでの時間
が非表示期間（垂直帰線期間）よシ多少小さくなるよう
に設定されるもので、ソフトウェアで実現しても良く又
外部に・・−ドウエアのカウンタを設ける構成にしても
良い。
が非表示期間（垂直帰線期間）よシ多少小さくなるよう
に設定されるもので、ソフトウェアで実現しても良く又
外部に・・−ドウエアのカウンタを設ける構成にしても
良い。
次にマイクロコンピュータ１は、ワークＩζＡＭ８に予
め準備しておいた岩、き換え用データ（例としてグラフ
ィックデータα′、キャラクタデータβ′とする）を読
み出し、グラフィック表示用ＲＡＭ ４及びキャラクタ
表示用ＲＡＭ ５の対応するアドレスの内容をそのデー
タで」き換える（ステップＳＳ）。
め準備しておいた岩、き換え用データ（例としてグラフ
ィックデータα′、キャラクタデータβ′とする）を読
み出し、グラフィック表示用ＲＡＭ ４及びキャラクタ
表示用ＲＡＭ ５の対応するアドレスの内容をそのデー
タで」き換える（ステップＳＳ）。
このデータ転送中、カウンタのオーバーフロー及びデー
タの終了の有無が検出されておシ（ステップ′ｓ６ 、
Ｓ７ ） 、オーバーフロー前にデータが終了した場合
、本処理を終了する。データ終了前にオーバーフローが
生じたときは、一旦データ転送を中止し、データ転送量
が多いか少ないかの判別が行なわれる（ステップＳＳ）
。
タの終了の有無が検出されておシ（ステップ′ｓ６ 、
Ｓ７ ） 、オーバーフロー前にデータが終了した場合
、本処理を終了する。データ終了前にオーバーフローが
生じたときは、一旦データ転送を中止し、データ転送量
が多いか少ないかの判別が行なわれる（ステップＳＳ）
。
データ転送量が少ない場合、たとえば画面の一部を変更
するような場合、垂直帰線期間のみによるデータ転送に
よってもそれほど時間がかからず表示に支障が生じない
ので本処理を終了し、残シのデータは次回の割り込み時
に転送する。また、データ転送量空多い場合、たとえば
画面を全面的に変更するような場合、垂直帰線期間のみ
によるデータ転送では長時間を要して表示に支障が生じ
るので、以下の処理を行なって表示期間に割シ込んでデ
ータの転送を実行する。
するような場合、垂直帰線期間のみによるデータ転送に
よってもそれほど時間がかからず表示に支障が生じない
ので本処理を終了し、残シのデータは次回の割り込み時
に転送する。また、データ転送量空多い場合、たとえば
画面を全面的に変更するような場合、垂直帰線期間のみ
によるデータ転送では長時間を要して表示に支障が生じ
るので、以下の処理を行なって表示期間に割シ込んでデ
ータの転送を実行する。
即ち、表示期間に割シ込むめで不必要な画面が表示され
るのを防止するため、先ずデータラッチ回路１５をセッ
トして表示コントロール回路７で表示を禁止させ（ステ
ップ８９）、次いでデータが終了するまでデータの転送
を行なう（ステップＳ １０ 。
るのを防止するため、先ずデータラッチ回路１５をセッ
トして表示コントロール回路７で表示を禁止させ（ステ
ップ８９）、次いでデータが終了するまでデータの転送
を行なう（ステップＳ １０ 。
８１１）。そして、データ転送が終了すると、アドレス
切換回路３をＣＲＴコントローラ２側に切換える為に切
換情報をアドレス切換回路３に出力しくステップ８１２
）、次いで、次の最初の垂直同期信号の入力時点でデー
クラッチ回路１５をリセットして表示を再開させる（ス
テップ５１３）。
切換回路３をＣＲＴコントローラ２側に切換える為に切
換情報をアドレス切換回路３に出力しくステップ８１２
）、次いで、次の最初の垂直同期信号の入力時点でデー
クラッチ回路１５をリセットして表示を再開させる（ス
テップ５１３）。
このように本実施例に依れば、データ量の多少によって
垂直帰線期間内のみによるデータ転送と表示期間も使用
するデータ転送とを切換えているので、常に垂直帰線期
間のみを使用してデータ転送な行なう場合のように書き
換え時間が増大する欠点はなく、またデータが残ってい
るときは常に表示期間に割シ込む場合のように頻繁に光
示禁ＩＦが為されることによる画面のチラッキも防止で
きる利点がある。更に、数フィールドの表示期間を使用
してデータの転送を行ガつでも視覚的にはほんの一瞬画
面が消えたかのように感じるだけでほとんど影響がない
げかυか、却って書き換えられた箇所の認識が容易にな
るという効果もある。
垂直帰線期間内のみによるデータ転送と表示期間も使用
するデータ転送とを切換えているので、常に垂直帰線期
間のみを使用してデータ転送な行なう場合のように書き
換え時間が増大する欠点はなく、またデータが残ってい
るときは常に表示期間に割シ込む場合のように頻繁に光
示禁ＩＦが為されることによる画面のチラッキも防止で
きる利点がある。更に、数フィールドの表示期間を使用
してデータの転送を行ガつでも視覚的にはほんの一瞬画
面が消えたかのように感じるだけでほとんど影響がない
げかυか、却って書き換えられた箇所の認識が容易にな
るという効果もある。
なお、本発明は垂直帰線期間を利用してデータの転送を
行なうことを骨子とするものであシ、従ってその範囲内
において自由に変形し待るものである。例えば、データ
の多少にかかわらず常に垂直帰線期間のみを使用してデ
ータ転送を行なっても良く、またデータが残っていると
きは常に表示期間に割り込んでデータ転送を行なう構成
としても良い。上記実施例はグラフィック及びキャラク
タ双方の表示を行なうものであるが、いずれか一方のみ
を表示するディスプレイ装置にも本発明は適用し得るも
のであシ、また白黒の他カラー表示する構成としても良
い。
行なうことを骨子とするものであシ、従ってその範囲内
において自由に変形し待るものである。例えば、データ
の多少にかかわらず常に垂直帰線期間のみを使用してデ
ータ転送を行なっても良く、またデータが残っていると
きは常に表示期間に割り込んでデータ転送を行なう構成
としても良い。上記実施例はグラフィック及びキャラク
タ双方の表示を行なうものであるが、いずれか一方のみ
を表示するディスプレイ装置にも本発明は適用し得るも
のであシ、また白黒の他カラー表示する構成としても良
い。
発明の詳細
な説明したように、本発明は、ワークメモリに予め準備
しておいた両面用メモリの店″き換えデータをディスプ
レイ画面の垂直帰線期間に前記両面用メモリへ転送する
ものであυ、連続したデータ転送が可能となるので従来
の如く画面用メモリの各リードサイクル直後゛にライト
ザイクルを発生させてデータ転送を行なう場合に比ベタ
イミング発生手段等のハードウェア構成が簡略化される
利点がある。また、画面が大型化し解像度も高めると従
来は相対的に転送時間が短くなり、データ転送量が多い
と表示に支障が生じるが、本発明に依れば垂直帰線期間
に相当する時間だけ最低限の転送時間が確保されている
のでそのような問題はない。
しておいた両面用メモリの店″き換えデータをディスプ
レイ画面の垂直帰線期間に前記両面用メモリへ転送する
ものであυ、連続したデータ転送が可能となるので従来
の如く画面用メモリの各リードサイクル直後゛にライト
ザイクルを発生させてデータ転送を行なう場合に比ベタ
イミング発生手段等のハードウェア構成が簡略化される
利点がある。また、画面が大型化し解像度も高めると従
来は相対的に転送時間が短くなり、データ転送量が多い
と表示に支障が生じるが、本発明に依れば垂直帰線期間
に相当する時間だけ最低限の転送時間が確保されている
のでそのような問題はない。
第１図は本発明ディスプレイ装置のノ・−ドウエア構成
の一例を示すブロック図、第２図は本発明ディスプレイ
装置におけるデータ転送手段を実現するソフトウェア構
成の一例を示すフローチャート、第３図は第２図示装置
を動作させた場合における各部の信号を示すタイミング
チャートである。 １はマイクロコンピュータ、２＆ｊ：ＣＲＴコントロー
ラ、３はアドレス切換回路、４はグラフィック表示用Ｒ
ＡＭ、 ５はキャラクタ表示用ＲＡＭ、６はキャラク
タゼネレータ用ＩｔＯＭ 、 ７は表示コントロール
回路、８はワークＲＡ、Ｍ、、 ９はディスプレイ部、
１５はデータラッチ回路である。 特許出願人 ファナック株式会社 代理人弁理士 玉 蟲 久 五 部（外３名）第１図 ／１
の一例を示すブロック図、第２図は本発明ディスプレイ
装置におけるデータ転送手段を実現するソフトウェア構
成の一例を示すフローチャート、第３図は第２図示装置
を動作させた場合における各部の信号を示すタイミング
チャートである。 １はマイクロコンピュータ、２＆ｊ：ＣＲＴコントロー
ラ、３はアドレス切換回路、４はグラフィック表示用Ｒ
ＡＭ、 ５はキャラクタ表示用ＲＡＭ、６はキャラク
タゼネレータ用ＩｔＯＭ 、 ７は表示コントロール
回路、８はワークＲＡ、Ｍ、、 ９はディスプレイ部、
１５はデータラッチ回路である。 特許出願人 ファナック株式会社 代理人弁理士 玉 蟲 久 五 部（外３名）第１図 ／１
Claims (1)
- 画面用メモリの内容をＣＲＴコントローラのスキャン用
アドレスによシザイクリックに読み出してビデオ信号を
得るディスプレイ装置において、前記画面用メモリの書
き換え用データを記憶するワークメモリと、前記ＣＲＴ
コントローラの垂直同期信号により起動され前記ワーク
メモリのデータを読み取って垂直帰線期間に前記両面用
メモリに転送するデータ転送手段と、該データ転送手段
及び前記ＣＲＴコントローラの前記画面用メモリに対す
るアドレス出力を切換えるアドレス切換回路とを具備し
たことを特徴とするディスプレイ装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57172460A JPS5960480A (ja) | 1982-09-29 | 1982-09-29 | デイスプレイ装置 |
| DE8383305877T DE3380464D1 (en) | 1982-09-29 | 1983-09-29 | Display unit |
| EP83305877A EP0105725B1 (en) | 1982-09-29 | 1983-09-29 | Display unit |
| US06/536,878 US4661812A (en) | 1982-09-29 | 1983-09-29 | Data transfer system for display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57172460A JPS5960480A (ja) | 1982-09-29 | 1982-09-29 | デイスプレイ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5960480A true JPS5960480A (ja) | 1984-04-06 |
| JPS644193B2 JPS644193B2 (ja) | 1989-01-24 |
Family
ID=15942401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57172460A Granted JPS5960480A (ja) | 1982-09-29 | 1982-09-29 | デイスプレイ装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4661812A (ja) |
| EP (1) | EP0105725B1 (ja) |
| JP (1) | JPS5960480A (ja) |
| DE (1) | DE3380464D1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61198992U (ja) * | 1985-06-03 | 1986-12-12 | ||
| US5029289A (en) * | 1987-12-21 | 1991-07-02 | Ncr Corporation | Character display system |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60113395A (ja) * | 1983-11-25 | 1985-06-19 | Hitachi Ltd | メモリ制御回路 |
| JPS60173580A (ja) * | 1984-02-20 | 1985-09-06 | 株式会社アスキ− | 表示制御装置 |
| DE3573037D1 (en) * | 1984-04-19 | 1989-10-19 | Ncr Co | Cathode ray tube display system |
| JPS60225887A (ja) * | 1984-04-19 | 1985-11-11 | エヌ・シー・アール・コーポレーション | Ｃｒｔデイスプレイ装置 |
| EP0166046B1 (en) * | 1984-06-25 | 1988-08-24 | International Business Machines Corporation | Graphical display apparatus with pipelined processors |
| JPS6194290A (ja) * | 1984-10-15 | 1986-05-13 | Fujitsu Ltd | 半導体メモリ |
| JPS61125665A (ja) * | 1984-11-19 | 1986-06-13 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 直列データ・リンクと入出力端末装置をインターフェースするアダプタ |
| JPS61159686A (ja) * | 1985-01-07 | 1986-07-19 | 株式会社日立製作所 | 画像表示装置 |
| US4796203A (en) * | 1986-08-26 | 1989-01-03 | Kabushiki Kaisha Toshiba | High resolution monitor interface and related interfacing method |
| US5630032A (en) * | 1987-04-07 | 1997-05-13 | Minolta Camera Kabushiki Kaisha | Image generating apparatus having a memory for storing data and method of using same |
| US4996649A (en) * | 1987-08-11 | 1991-02-26 | Minolta Camera Kabushiki Kaisha | Image processor capable of storing character images and graphic images in a memory and including a timer for ensuring image processing operations are carried out in a predetermined time period |
| US5018081A (en) * | 1988-01-07 | 1991-05-21 | Minolta Camera Kabushiki Kaisha | Printer with automatic restart |
| US5148516A (en) * | 1988-08-30 | 1992-09-15 | Hewlett-Packard Company | Efficient computer terminal system utilizing a single slave processor |
| GB2250668B (en) * | 1990-11-21 | 1994-07-20 | Apple Computer | Tear-free updates of computer graphical output displays |
| JPH05158433A (ja) * | 1991-12-03 | 1993-06-25 | Rohm Co Ltd | 表示装置 |
| JPH05210085A (ja) * | 1992-01-30 | 1993-08-20 | Canon Inc | 表示制御装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4117469A (en) * | 1976-12-20 | 1978-09-26 | Levine Michael R | Computer assisted display processor having memory sharing by the computer and the processor |
| US4298931A (en) * | 1978-06-02 | 1981-11-03 | Hitachi, Ltd. | Character pattern display system |
| JPS55163578A (en) * | 1979-06-05 | 1980-12-19 | Nippon Electric Co | Image control system |
| JPS6036592B2 (ja) * | 1979-06-13 | 1985-08-21 | 株式会社日立製作所 | 文字図形表示装置 |
| JPS5678880A (en) * | 1979-12-03 | 1981-06-29 | Hitachi Ltd | Character and graphic display unit |
| US4379293A (en) * | 1980-07-28 | 1983-04-05 | Honeywell Inc. | Transparent addressing for CRT controller |
| JPS5799686A (en) * | 1980-12-11 | 1982-06-21 | Omron Tateisi Electronics Co | Display controller |
| JPS602669B2 (ja) * | 1980-12-24 | 1985-01-23 | 松下電器産業株式会社 | 画面表示装置 |
| US4418343A (en) * | 1981-02-19 | 1983-11-29 | Honeywell Information Systems Inc. | CRT Refresh memory system |
| US4482979A (en) * | 1982-02-04 | 1984-11-13 | May George A | Video computing system with automatically refreshed memory |
| US4511965A (en) * | 1983-03-21 | 1985-04-16 | Zenith Electronics Corporation | Video ram accessing system |
-
1982
- 1982-09-29 JP JP57172460A patent/JPS5960480A/ja active Granted
-
1983
- 1983-09-29 EP EP83305877A patent/EP0105725B1/en not_active Expired
- 1983-09-29 DE DE8383305877T patent/DE3380464D1/de not_active Expired
- 1983-09-29 US US06/536,878 patent/US4661812A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61198992U (ja) * | 1985-06-03 | 1986-12-12 | ||
| US5029289A (en) * | 1987-12-21 | 1991-07-02 | Ncr Corporation | Character display system |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0105725A3 (en) | 1986-02-26 |
| EP0105725A2 (en) | 1984-04-18 |
| DE3380464D1 (en) | 1989-09-28 |
| US4661812A (en) | 1987-04-28 |
| JPS644193B2 (ja) | 1989-01-24 |
| EP0105725B1 (en) | 1989-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5960480A (ja) | デイスプレイ装置 | |
| JPS60158484A (ja) | 表示メモリ制御方式 | |
| EP0195163B1 (en) | Video converter device | |
| JPS63169687A (ja) | 表示装置 | |
| KR970003090B1 (ko) | 표시 데이터 기입제어장치 | |
| JP2761335B2 (ja) | 画面表示装置 | |
| JP2861159B2 (ja) | ウィンドウ表示制御装置 | |
| JP2858831B2 (ja) | ビットマップ表示方式 | |
| JPH0720833A (ja) | グラフィックスコンピュータ | |
| JP2821121B2 (ja) | 表示制御装置 | |
| JP2817483B2 (ja) | 映像表示制御回路 | |
| JPS644187B2 (ja) | ||
| JPS60220386A (ja) | フレ−ムメモリアクセス方式 | |
| JPS6364085A (ja) | 表示制御装置 | |
| JPS63239488A (ja) | 動画表示制御装置 | |
| JPH07191953A (ja) | 画像表示用ワンチップマイクロコンピュータ | |
| JPH06102857A (ja) | フレームバッファアクセス装置 | |
| JPH0814753B2 (ja) | 表示情報処理方式 | |
| JPH06308908A (ja) | 表示制御装置 | |
| JPS60153085A (ja) | デイスプレイ装置 | |
| JPS63271288A (ja) | ウインドウ表示装置 | |
| JPS60159787A (ja) | 表示メモリ制御方式 | |
| JPH0347516B2 (ja) | ||
| JPH08234725A (ja) | 画像アクセス制御方法及び画像データ制御装置 | |
| JPS60153083A (ja) | 表示装置 |