JPH05158433A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPH05158433A JPH05158433A JP3348208A JP34820891A JPH05158433A JP H05158433 A JPH05158433 A JP H05158433A JP 3348208 A JP3348208 A JP 3348208A JP 34820891 A JP34820891 A JP 34820891A JP H05158433 A JPH05158433 A JP H05158433A
- Authority
- JP
- Japan
- Prior art keywords
- display
- circuit
- signal
- frequency
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
Abstract
(57)【要約】
【目的】 電源投入直後の不定表示を防止する。
【構成】 選択的又は同時に駆動すべき複数の表示素子
（ＬＥＤ対２０、ＬＥＤ２１、２２）と、この表示素子
に表示させるべき表示データを記憶する記憶手段（ＲＡ
Ｍ４、６）と、電源の投入時、前記記憶手段の前記表示
データが確定するまでの一定時間、表示禁止信号（Ｉ
Ｐ）を発生する記憶制御手段（メモリ制御回路２４）
と、この記憶制御手段が前記表示禁止信号を発生してい
るとき、前記表示素子に対する駆動電流の供給を遮断す
る表示駆動制御手段（表示駆動制御回路３６）とを備え
たものである。
（ＬＥＤ対２０、ＬＥＤ２１、２２）と、この表示素子
に表示させるべき表示データを記憶する記憶手段（ＲＡ
Ｍ４、６）と、電源の投入時、前記記憶手段の前記表示
データが確定するまでの一定時間、表示禁止信号（Ｉ
Ｐ）を発生する記憶制御手段（メモリ制御回路２４）
と、この記憶制御手段が前記表示禁止信号を発生してい
るとき、前記表示素子に対する駆動電流の供給を遮断す
る表示駆動制御手段（表示駆動制御回路３６）とを備え
たものである。
Description
【０００１】
【産業上の利用分野】本発明は、蛍光表示管、プラズマ
ディスプレイ、ＬＣＤディスプレイ、ＬＥＤディスプレ
イ等、各種の表示素子を以て任意のパターン表示を行う
表示装置に関する。
ディスプレイ、ＬＣＤディスプレイ、ＬＥＤディスプレ
イ等、各種の表示素子を以て任意のパターン表示を行う
表示装置に関する。
【０００２】
【従来の技術】従来、ＬＥＤ等からなる複数の表示素子
を以て文字等の任意のパターン表示を行う表示装置は、
例えば、ＬＥＤを複数行複数列に配設したＬＥＤモジュ
ールに対して表示制御ＩＣを備えたものであり、表示制
御ＩＣには２つのメモリが設置されている。各メモリで
は、その一方にデータを書き込んでいる間、他方から表
示データを読み出すことにより、表示データの書込みと
読出しを交互に行うことによってＬＥＤモジュールに表
示データを表示する方法が取られている。
を以て文字等の任意のパターン表示を行う表示装置は、
例えば、ＬＥＤを複数行複数列に配設したＬＥＤモジュ
ールに対して表示制御ＩＣを備えたものであり、表示制
御ＩＣには２つのメモリが設置されている。各メモリで
は、その一方にデータを書き込んでいる間、他方から表
示データを読み出すことにより、表示データの書込みと
読出しを交互に行うことによってＬＥＤモジュールに表
示データを表示する方法が取られている。
【０００３】
【発明が解決しようとする課題】ところで、このような
２つのメモリを備えて１つのＬＥＤモジュールを駆動す
る表示装置では、電源を投入した直後、最初にデータ読
出しが行われるメモリの記憶データは不定となっている
ため、そのようなデータによるＬＥＤモジュールの表示
内容も不定状態となる。
２つのメモリを備えて１つのＬＥＤモジュールを駆動す
る表示装置では、電源を投入した直後、最初にデータ読
出しが行われるメモリの記憶データは不定となっている
ため、そのようなデータによるＬＥＤモジュールの表示
内容も不定状態となる。
【０００４】また、この種の表示装置では、アプリケー
ションによって複数の異なる周波数を必要とする場合、
表示制御に必要な周波数を得るためにその周波数種に対
応するカウンタを設置しなければならない。必要な周波
数種が増加すれば、回路規模が増大し、ゲート数も増加
するという欠点がある。
ションによって複数の異なる周波数を必要とする場合、
表示制御に必要な周波数を得るためにその周波数種に対
応するカウンタを設置しなければならない。必要な周波
数種が増加すれば、回路規模が増大し、ゲート数も増加
するという欠点がある。
【０００５】そこで、本発明は、電源投入直後の不定表
示を防止した表示装置を提供することを目的とする。
示を防止した表示装置を提供することを目的とする。
【０００６】また、本発明は、必要に応じて外部から任
意の周波数を選択可能にした表示装置を提供することを
目的とする。
意の周波数を選択可能にした表示装置を提供することを
目的とする。
【０００７】
【課題を解決するための手段】本発明の表示装置は、選
択的又は同時に駆動すべき複数の表示素子（ＬＥＤモジ
ュール２、ＬＥＤ対２０、ＬＥＤ２１、２２）と、この
表示素子に表示させるべき表示データを記憶する記憶手
段（ＲＡＭ４、６）と、電源の投入時、前記記憶手段の
前記表示データが確定するまでの一定時間、表示禁止信
号（ＩＰ）を発生する記憶制御手段（メモリ制御回路２
４）と、この記憶制御手段が前記表示禁止信号を発生し
ているとき、前記表示素子に対する駆動電流の供給を遮
断する表示駆動制御手段（表示駆動制御回路３６）とを
備えたことを特徴とする。
択的又は同時に駆動すべき複数の表示素子（ＬＥＤモジ
ュール２、ＬＥＤ対２０、ＬＥＤ２１、２２）と、この
表示素子に表示させるべき表示データを記憶する記憶手
段（ＲＡＭ４、６）と、電源の投入時、前記記憶手段の
前記表示データが確定するまでの一定時間、表示禁止信
号（ＩＰ）を発生する記憶制御手段（メモリ制御回路２
４）と、この記憶制御手段が前記表示禁止信号を発生し
ているとき、前記表示素子に対する駆動電流の供給を遮
断する表示駆動制御手段（表示駆動制御回路３６）とを
備えたことを特徴とする。
【０００８】また、本発明の表示装置は、選択的又は同
時に駆動すべき複数の表示素子（ＬＥＤモジュール２、
ＬＥＤ対２０、ＬＥＤ２１、２２）と、クロック信号
（ＣＬＫ）を受けて前記表示素子に対する駆動電流の通
流区間を設定する複数の異なるコモン信号を発生するコ
モン信号発生手段（タイミング制御回路３０）と、この
コモン信号発生手段の前段に設置されて前記クロック信
号を受け、外部からその選択信号に応じて前記クロック
信号の周波数を変更して前記コモン信号発生手段に加え
るクロック周波数変更手段（分周回路４４）とを備えた
ことを特徴とする。
時に駆動すべき複数の表示素子（ＬＥＤモジュール２、
ＬＥＤ対２０、ＬＥＤ２１、２２）と、クロック信号
（ＣＬＫ）を受けて前記表示素子に対する駆動電流の通
流区間を設定する複数の異なるコモン信号を発生するコ
モン信号発生手段（タイミング制御回路３０）と、この
コモン信号発生手段の前段に設置されて前記クロック信
号を受け、外部からその選択信号に応じて前記クロック
信号の周波数を変更して前記コモン信号発生手段に加え
るクロック周波数変更手段（分周回路４４）とを備えた
ことを特徴とする。
【０００９】
【作用】記憶制御手段は、電源の投入時、記憶手段の表
示データが確定するまでの一定時間、表示禁止信号を発
生する。この表示禁止信号は表示駆動制御手段に加えら
れ、表示駆動制御手段では、その表示禁止信号を受けて
表示素子に対する駆動電流の供給を遮断する。したがっ
て、この表示装置では、電源投入から記憶手段の表示デ
ータが確定するまでの間、表示素子の表示が禁止される
ので、不定表示が防止でき、表示の信頼性が高められ
る。
示データが確定するまでの一定時間、表示禁止信号を発
生する。この表示禁止信号は表示駆動制御手段に加えら
れ、表示駆動制御手段では、その表示禁止信号を受けて
表示素子に対する駆動電流の供給を遮断する。したがっ
て、この表示装置では、電源投入から記憶手段の表示デ
ータが確定するまでの間、表示素子の表示が禁止される
ので、不定表示が防止でき、表示の信頼性が高められ
る。
【００１０】また、本発明では、表示素子に対する駆動
電流の通流区間がコモン信号によって設定されており、
このコモン信号は、クロック信号によって形成される。
そこで、このクロック信号の周波数を外部からの選択信
号によって変更可能とし、任意の周波数のクロック信号
を以てコモン信号を発生するようにしたのである。した
がって、この表示装置では、アプリケーションの周波数
に対応したクロック信号を以てコモン信号を形成でき、
回路構成の簡略化を図ることができる。
電流の通流区間がコモン信号によって設定されており、
このコモン信号は、クロック信号によって形成される。
そこで、このクロック信号の周波数を外部からの選択信
号によって変更可能とし、任意の周波数のクロック信号
を以てコモン信号を発生するようにしたのである。した
がって、この表示装置では、アプリケーションの周波数
に対応したクロック信号を以てコモン信号を形成でき、
回路構成の簡略化を図ることができる。
【００１１】
【実施例】以下、この発明を図面に示した実施例を参照
して詳細に説明する。図１は、本発明の表示装置の実施
例を示している。この表示装置には、２色のＬＥＤ、例
えば、緑色発光をするＬＥＤと赤色発光をするＬＥＤと
からなるＬＥＤモジュール２が設置され、このＬＥＤモ
ジュール２に対してカラー表示を行う表示データの記憶
手段として２つの随時書込みメモリ（ＲＡＭ）４、６が
設置されている。ＲＡＭ４にはアドレスデコーダ（Ａ
Ｄ）８及びデータバッファ（ＤＢ）１０、１２が、又、
ＲＡＭ６にはアドレスデコーダ（ＡＤ）１４及びデータ
バッファ（ＤＢ）１６、１８が並設されている。ＲＡＭ
４、６のアドレスデコーダ８、１４には、表示データの
書き込むべき又は読み出すべき表示データのアドレスデ
ータＡｄが入力される。また、各ＲＡＭ４、６では、表
示データとして緑色データＧＲ及び赤色データＲＤの書
込み又は読出しが行われ、緑色データＧＲはシフトレジ
スタ（ＳＩＲ）１５を経てデータバッファ１０からＲＡ
Ｍ４、データバッファ１６からＲＡＭ６に書込み又は読
出しが行われ、また、赤色データＲＤはシフトレジスタ
（ＳＩＲ）１７を経てデータバッファ１２からＲＡＭ
４、データバッファ１８からＲＡＭ６に書込み又は読出
しが行われる。
して詳細に説明する。図１は、本発明の表示装置の実施
例を示している。この表示装置には、２色のＬＥＤ、例
えば、緑色発光をするＬＥＤと赤色発光をするＬＥＤと
からなるＬＥＤモジュール２が設置され、このＬＥＤモ
ジュール２に対してカラー表示を行う表示データの記憶
手段として２つの随時書込みメモリ（ＲＡＭ）４、６が
設置されている。ＲＡＭ４にはアドレスデコーダ（Ａ
Ｄ）８及びデータバッファ（ＤＢ）１０、１２が、又、
ＲＡＭ６にはアドレスデコーダ（ＡＤ）１４及びデータ
バッファ（ＤＢ）１６、１８が並設されている。ＲＡＭ
４、６のアドレスデコーダ８、１４には、表示データの
書き込むべき又は読み出すべき表示データのアドレスデ
ータＡｄが入力される。また、各ＲＡＭ４、６では、表
示データとして緑色データＧＲ及び赤色データＲＤの書
込み又は読出しが行われ、緑色データＧＲはシフトレジ
スタ（ＳＩＲ）１５を経てデータバッファ１０からＲＡ
Ｍ４、データバッファ１６からＲＡＭ６に書込み又は読
出しが行われ、また、赤色データＲＤはシフトレジスタ
（ＳＩＲ）１７を経てデータバッファ１２からＲＡＭ
４、データバッファ１８からＲＡＭ６に書込み又は読出
しが行われる。
【００１２】各ＲＡＭ４、６には、緑色データＧＲ及び
赤色データＲＤの各データの書込み及び読出しを交互に
行うメモリ制御とともに、電源投入時から一定時間、表
示データの確定までの一定時間、表示禁止信号ＩＰを発
生する記憶制御手段としてメモリ制御回路２４が設置さ
れている。
赤色データＲＤの各データの書込み及び読出しを交互に
行うメモリ制御とともに、電源投入時から一定時間、表
示データの確定までの一定時間、表示禁止信号ＩＰを発
生する記憶制御手段としてメモリ制御回路２４が設置さ
れている。
【００１３】そして、ＲＡＭ４、６から読み出された緑
色データＧＲは、データバッファ１０、１６を通して表
示駆動手段であるプリドライバ２５に加えられ、このプ
リドライバ２５から緑色表示信号ＧＲ０、ＧＲ１・・・
ＧＲ１５が出力される。また、ＲＡＭ４、６から読み出
された赤色データＲＤは、データバッファ１２、１８を
通して表示駆動手段であるプリドライバ２６に加えら
れ、このプリドライバ２６から赤色表示信号ＲＤ０、Ｒ
Ｄ１・・・ＲＤ１５が出力される。緑色表示信号ＧＲ
０、ＧＲ１・・・ＧＲ１５及び赤色表示信号ＲＤ０、Ｒ
Ｄ１・・・ＲＤ１５は、ＬＥＤモジュール２に対して駆
動電流を流す表示駆動手段としての表示駆動回路２８に
加えられている。
色データＧＲは、データバッファ１０、１６を通して表
示駆動手段であるプリドライバ２５に加えられ、このプ
リドライバ２５から緑色表示信号ＧＲ０、ＧＲ１・・・
ＧＲ１５が出力される。また、ＲＡＭ４、６から読み出
された赤色データＲＤは、データバッファ１２、１８を
通して表示駆動手段であるプリドライバ２６に加えら
れ、このプリドライバ２６から赤色表示信号ＲＤ０、Ｒ
Ｄ１・・・ＲＤ１５が出力される。緑色表示信号ＧＲ
０、ＧＲ１・・・ＧＲ１５及び赤色表示信号ＲＤ０、Ｒ
Ｄ１・・・ＲＤ１５は、ＬＥＤモジュール２に対して駆
動電流を流す表示駆動手段としての表示駆動回路２８に
加えられている。
【００１４】また、表示駆動回路２８に対するコモン信
号ＣＯＭ０、ＣＯＭ１・・・ＣＯＭ１５を発生するコモ
ン信号発生手段としてタイミング制御回路３０が設置さ
れ、このタイミング制御回路３０では、図示していない
クロック発生回路によって発生させたクロック信号ＣＬ
ＫからＬＥＤに対する駆動電流の通流区間を設定するコ
モン信号ＣＯＭ０、ＣＯＭ１・・・ＣＯＭ１５が形成さ
れる。このタイミング制御回路３０には、クロック信号
ＣＬＫの周波数を選択するスイッチ３２が接続されてお
り、このスイッチ３２によってクロック信号ＣＬＫの周
波数を変更するための周波数選択信号ＦＳが与えられ
る。タイミング制御回路３０では、スイッチ３２によっ
て指定される周波数を持つクロック信号ＣＬＫによりコ
モン信号ＣＯＭ０、ＣＯＭ１・・・ＣＯＭ１５が形成さ
れる。
号ＣＯＭ０、ＣＯＭ１・・・ＣＯＭ１５を発生するコモ
ン信号発生手段としてタイミング制御回路３０が設置さ
れ、このタイミング制御回路３０では、図示していない
クロック発生回路によって発生させたクロック信号ＣＬ
ＫからＬＥＤに対する駆動電流の通流区間を設定するコ
モン信号ＣＯＭ０、ＣＯＭ１・・・ＣＯＭ１５が形成さ
れる。このタイミング制御回路３０には、クロック信号
ＣＬＫの周波数を選択するスイッチ３２が接続されてお
り、このスイッチ３２によってクロック信号ＣＬＫの周
波数を変更するための周波数選択信号ＦＳが与えられ
る。タイミング制御回路３０では、スイッチ３２によっ
て指定される周波数を持つクロック信号ＣＬＫによりコ
モン信号ＣＯＭ０、ＣＯＭ１・・・ＣＯＭ１５が形成さ
れる。
【００１５】各コモン信号ＣＯＭ０、ＣＯＭ１・・・Ｃ
ＯＭ１５は、表示駆動回路２８の前段に表示駆動手段と
して設置されたプリドライバ３４に加えられている。こ
のプリドライバ３４には、メモリ制御回路２４から表示
禁止信号ＩＰを受けることにより、電源投入時から一定
時間、ＲＡＭ４又はＲＡＭ６の表示データが確定するま
での一定時間、プリドライバ３４の出力を停止させ、不
定表示を防止するための表示駆動制御手段として表示駆
動制御回路３６が付加されている。
ＯＭ１５は、表示駆動回路２８の前段に表示駆動手段と
して設置されたプリドライバ３４に加えられている。こ
のプリドライバ３４には、メモリ制御回路２４から表示
禁止信号ＩＰを受けることにより、電源投入時から一定
時間、ＲＡＭ４又はＲＡＭ６の表示データが確定するま
での一定時間、プリドライバ３４の出力を停止させ、不
定表示を防止するための表示駆動制御手段として表示駆
動制御回路３６が付加されている。
【００１６】この表示駆動制御回路３６は、メモリ制御
回路２４、クロック検出回路３８、ＡＮＤ回路４０及び
プリドライバ３４を以て構成され、ＡＮＤ回路４０には
表示禁止信号ＩＰ、クロック検出回路３８からのクロッ
ク検出信号ＣＫ及び制御信号ＥＮが加えられている。ク
ロック検出回路３８は、タイミング制御回路３０におけ
るクロック信号ＣＬＫの有無を検出し、正常にクロック
信号ＣＬＫが存在しているとき、Ｈレベルのクロック検
出信号ＣＫが出力される。また、制御信号ＥＮは、表示
を停止させるときに解除されるので、通常の表示動作で
は、Ｈレベルとなる信号である。したがって、この実施
例では、制御信号ＥＮがＨ、クロック検出信号ＣＫが
Ｈ、表示禁止信号ＩＰがＬのとき、ＡＮＤ回路４０のＡ
ＮＤ条件が不成立となり、このＡＮＤ回路４０のＬ出力
を以てプリドライバ３４の動作が停止、即ち、コモン信
号ＣＯＭ０、ＣＯＭ１・・・ＣＯＭ１５の通過を禁止す
るように構成されており、電源投入から一定時間、表示
禁止信号ＩＰがＬレベルになる区間でプリドライバ３４
の動作が禁止される。
回路２４、クロック検出回路３８、ＡＮＤ回路４０及び
プリドライバ３４を以て構成され、ＡＮＤ回路４０には
表示禁止信号ＩＰ、クロック検出回路３８からのクロッ
ク検出信号ＣＫ及び制御信号ＥＮが加えられている。ク
ロック検出回路３８は、タイミング制御回路３０におけ
るクロック信号ＣＬＫの有無を検出し、正常にクロック
信号ＣＬＫが存在しているとき、Ｈレベルのクロック検
出信号ＣＫが出力される。また、制御信号ＥＮは、表示
を停止させるときに解除されるので、通常の表示動作で
は、Ｈレベルとなる信号である。したがって、この実施
例では、制御信号ＥＮがＨ、クロック検出信号ＣＫが
Ｈ、表示禁止信号ＩＰがＬのとき、ＡＮＤ回路４０のＡ
ＮＤ条件が不成立となり、このＡＮＤ回路４０のＬ出力
を以てプリドライバ３４の動作が停止、即ち、コモン信
号ＣＯＭ０、ＣＯＭ１・・・ＣＯＭ１５の通過を禁止す
るように構成されており、電源投入から一定時間、表示
禁止信号ＩＰがＬレベルになる区間でプリドライバ３４
の動作が禁止される。
【００１７】そして、プリドライバ２５からの緑色表示
信号ＧＲ０、ＧＲ１・・・ＧＲ１５、プリドライバ２６
からの赤色表示信号ＲＤ０、ＲＤ１・・・ＲＤ１５及び
プリドライバ３４からのコモン信号ＣＯＭ０、ＣＯＭ１
・・・ＣＯＭ１５は表示駆動回路２８に加えられ、緑色
表示信号ＧＲ０、ＧＲ１・・・ＧＲ１５とコモン信号Ｃ
ＯＭ０、ＣＯＭ１・・・ＣＯＭ１５、赤色表示信号ＲＤ
０、ＲＤ１・・・ＲＤ１５とコモン信号ＣＯＭ０、ＣＯ
Ｍ１・・・ＣＯＭ１５に応じて駆動電流がＬＥＤモジュ
ール２の緑色、赤色のＬＥＤに選択的に供給され、表示
データを表す表示が行われる。
信号ＧＲ０、ＧＲ１・・・ＧＲ１５、プリドライバ２６
からの赤色表示信号ＲＤ０、ＲＤ１・・・ＲＤ１５及び
プリドライバ３４からのコモン信号ＣＯＭ０、ＣＯＭ１
・・・ＣＯＭ１５は表示駆動回路２８に加えられ、緑色
表示信号ＧＲ０、ＧＲ１・・・ＧＲ１５とコモン信号Ｃ
ＯＭ０、ＣＯＭ１・・・ＣＯＭ１５、赤色表示信号ＲＤ
０、ＲＤ１・・・ＲＤ１５とコモン信号ＣＯＭ０、ＣＯ
Ｍ１・・・ＣＯＭ１５に応じて駆動電流がＬＥＤモジュ
ール２の緑色、赤色のＬＥＤに選択的に供給され、表示
データを表す表示が行われる。
【００１８】次に、図２は、図１に示した表示装置の具
体的な実施例を示している。タイミング制御回路３０に
は、外部クロック信号ＣＬＫが加えられ、そのクロック
信号ＣＬＫを分周する分周回路４４が設置されている。
この分周回路４４では、外部クロック信号ＣＬＫを適当
な周波数のクロック信号ＣＬＫに変換している。この分
周回路４４は、外部から任意に分周比が変更可能に構成
されており、その分周比を外部から切り換える手段とし
てスイッチ３２が設置されている。スイッチ３２の操作
によって分周回路４４には所望の分周比が設定され、そ
の分周比に応じた周波数のクロック信号ＣＬＫが得られ
る。
体的な実施例を示している。タイミング制御回路３０に
は、外部クロック信号ＣＬＫが加えられ、そのクロック
信号ＣＬＫを分周する分周回路４４が設置されている。
この分周回路４４では、外部クロック信号ＣＬＫを適当
な周波数のクロック信号ＣＬＫに変換している。この分
周回路４４は、外部から任意に分周比が変更可能に構成
されており、その分周比を外部から切り換える手段とし
てスイッチ３２が設置されている。スイッチ３２の操作
によって分周回路４４には所望の分周比が設定され、そ
の分周比に応じた周波数のクロック信号ＣＬＫが得られ
る。
【００１９】この分周回路４４の出力側には、クロック
信号ＣＬＫを駆動すべき表示素子に対応するコモン信号
を形成するためのカウンタ４６が設置されている。この
実施例では、４ビットのカウンタ４６が設置されてい
る。そして、このカウンタ４６のカウント値をデコード
するためのデコーダ４８が設置され、図３に示すよう
に、１６種のデコード出力としてコモン信号ＣＯＭ０、
ＣＯＭ１・・・ＣＯＭ１５に変換される。各コモン信号
ＣＯＭ０、ＣＯＭ１・・・ＣＯＭ１５には、一定時間Ｔ
ｓのＬレベル区間が設定され、このＬレベル区間がトラ
ンジスタ５２、５４の導通時間となり、コモン信号ＣＯ
Ｍ０、ＣＯＭ１・・・ＣＯＭ１５が持続する限り、この
導通区間が繰り返し到来することになる。そして、各コ
モン信号ＣＯＭ０、ＣＯＭ１・・・ＣＯＭ１５はプリド
ライバ３４に加えられており、プリドライバ３４は、各
コモン信号ＣＯＭ０、ＣＯＭ１・・・ＣＯＭ１５毎にＡ
ＮＤ回路４０の出力によって信号の通過が制御されるゲ
ート回路としてのバッファ回路５０で構成されている。
この実施例では、各バッファ回路５０は、ＡＮＤ回路４
０の出力がＨレベルのとき、コモン信号ＣＯＭ０、ＣＯ
Ｍ１・・・ＣＯＭ１５の通過が禁止される。
信号ＣＬＫを駆動すべき表示素子に対応するコモン信号
を形成するためのカウンタ４６が設置されている。この
実施例では、４ビットのカウンタ４６が設置されてい
る。そして、このカウンタ４６のカウント値をデコード
するためのデコーダ４８が設置され、図３に示すよう
に、１６種のデコード出力としてコモン信号ＣＯＭ０、
ＣＯＭ１・・・ＣＯＭ１５に変換される。各コモン信号
ＣＯＭ０、ＣＯＭ１・・・ＣＯＭ１５には、一定時間Ｔ
ｓのＬレベル区間が設定され、このＬレベル区間がトラ
ンジスタ５２、５４の導通時間となり、コモン信号ＣＯ
Ｍ０、ＣＯＭ１・・・ＣＯＭ１５が持続する限り、この
導通区間が繰り返し到来することになる。そして、各コ
モン信号ＣＯＭ０、ＣＯＭ１・・・ＣＯＭ１５はプリド
ライバ３４に加えられており、プリドライバ３４は、各
コモン信号ＣＯＭ０、ＣＯＭ１・・・ＣＯＭ１５毎にＡ
ＮＤ回路４０の出力によって信号の通過が制御されるゲ
ート回路としてのバッファ回路５０で構成されている。
この実施例では、各バッファ回路５０は、ＡＮＤ回路４
０の出力がＨレベルのとき、コモン信号ＣＯＭ０、ＣＯ
Ｍ１・・・ＣＯＭ１５の通過が禁止される。
【００２０】また、分周回路４４の出力側には、クロッ
ク信号ＣＬＫが停止状態に移行したことを検出し、タイ
ミング制御回路３０が発生するコモン信号ＣＯＭ０、Ｃ
ＯＭ１・・・ＣＯＭ１５を解除することにより、表示素
子の動作を停止させる表示駆動制御回路３６が設置され
ている。即ち、分周回路４４の出力側には、分周回路４
４からのクロック信号ＣＬＫの有無を検出し、そのクロ
ック信号ＣＬＫが存在しているとき、その検出信号とし
てＨレベルの出力を発生するクロック検出回路３８が設
置されている。このクロック検出回路３８は、例えば、
クロック信号ＣＬＫを受け、そのクロック信号ＣＬＫが
存在しているとき、クロック検出信号ＣＫとしてＨ出力
を発生するモノマルチバイブレータで構成することがで
きる。
ク信号ＣＬＫが停止状態に移行したことを検出し、タイ
ミング制御回路３０が発生するコモン信号ＣＯＭ０、Ｃ
ＯＭ１・・・ＣＯＭ１５を解除することにより、表示素
子の動作を停止させる表示駆動制御回路３６が設置され
ている。即ち、分周回路４４の出力側には、分周回路４
４からのクロック信号ＣＬＫの有無を検出し、そのクロ
ック信号ＣＬＫが存在しているとき、その検出信号とし
てＨレベルの出力を発生するクロック検出回路３８が設
置されている。このクロック検出回路３８は、例えば、
クロック信号ＣＬＫを受け、そのクロック信号ＣＬＫが
存在しているとき、クロック検出信号ＣＫとしてＨ出力
を発生するモノマルチバイブレータで構成することがで
きる。
【００２１】そして、ＡＮＤ回路４０には、クロック検
出回路３８からのクロック検出信号ＣＫ、メモリ制御回
路２４からの表示禁止信号ＩＰ及び制御信号ＥＮが加え
られ、ＡＮＤ条件が成立したときＡＮＤ回路４０からＨ
出力が発生し、プリドライバ３４ではコモン信号ＣＯＭ
０、ＣＯＭ１・・・ＣＯＭ１５の通過が許可されるよう
になっている。
出回路３８からのクロック検出信号ＣＫ、メモリ制御回
路２４からの表示禁止信号ＩＰ及び制御信号ＥＮが加え
られ、ＡＮＤ条件が成立したときＡＮＤ回路４０からＨ
出力が発生し、プリドライバ３４ではコモン信号ＣＯＭ
０、ＣＯＭ１・・・ＣＯＭ１５の通過が許可されるよう
になっている。
【００２２】また、表示駆動回路２８には、複数の表示
素子又は表示素子対として一対のＬＥＤ２１、２２から
なる複数のＬＥＤ対２０が接続されている。この実施例
では、ＬＥＤ２１には緑色の発光色を持つＬＥＤ、ＬＥ
Ｄ２２には赤色の発光色を持つＬＥＤが用いられてい
る。
素子又は表示素子対として一対のＬＥＤ２１、２２から
なる複数のＬＥＤ対２０が接続されている。この実施例
では、ＬＥＤ２１には緑色の発光色を持つＬＥＤ、ＬＥ
Ｄ２２には赤色の発光色を持つＬＥＤが用いられてい
る。
【００２３】次に、図４は、分周回路４４の具体的な回
路構成例を示している。この分周回路４４には、外部ク
ロック信号ＣＬＫを受けて分周する分周器４００が設置
され、この分周器５２の後段にデコーダ４２０が設置さ
れている。分周器４００には、縦続接続されたインバー
タ４０２及びフリップフロップ４０４、４０６、４０８
が設置されている。各フリップフロップ４０４〜４０８
のリセット入力Ｒには共通のリセット信号ＲＥＳが加え
られている。したがって、この分周器４００では、イン
バータ４０２の出力側からクロック信号ＣＬＫと同一周
波数Ａのクロック信号ＣＬＫ、フリップフロップ４０４
の出力側から周波数Ｂ（＜Ａ）のクロック信号ＣＬＫ、
フリップフロップ４０６の出力側から周波数Ｃ（＜Ｂ）
のクロック信号ＣＬＫ、フリップフロップ４０８の出力
側から周波数Ｄ（＜Ｃ）のクロック信号ＣＬＫが取り出
される。
路構成例を示している。この分周回路４４には、外部ク
ロック信号ＣＬＫを受けて分周する分周器４００が設置
され、この分周器５２の後段にデコーダ４２０が設置さ
れている。分周器４００には、縦続接続されたインバー
タ４０２及びフリップフロップ４０４、４０６、４０８
が設置されている。各フリップフロップ４０４〜４０８
のリセット入力Ｒには共通のリセット信号ＲＥＳが加え
られている。したがって、この分周器４００では、イン
バータ４０２の出力側からクロック信号ＣＬＫと同一周
波数Ａのクロック信号ＣＬＫ、フリップフロップ４０４
の出力側から周波数Ｂ（＜Ａ）のクロック信号ＣＬＫ、
フリップフロップ４０６の出力側から周波数Ｃ（＜Ｂ）
のクロック信号ＣＬＫ、フリップフロップ４０８の出力
側から周波数Ｄ（＜Ｃ）のクロック信号ＣＬＫが取り出
される。
【００２４】デコーダ４２０にはＮＡＮＤ回路４２２、
４２４、４２６、４２８が設置されているとともに、各
ＮＡＮＤ回路４２２〜４２８のＮＡＮＤ条件を選択的に
切り換えるためにスイッチ３２からの周波数選択信号Ｆ
Ｓ、即ち、ＦＳＥＬ０、ＦＳＥＬ１によって論理条件を
設定するゲート回路としてインバータ４３０、４３２、
４３４、４３６が設置され、各ＮＡＮＤ回路４２２〜４
２８の出力側には、各ＮＡＮＤ回路４２２〜４２８の出
力を通過させるためのＮＯＲ回路４３８が設置されてい
る。即ち、ＮＡＮＤ回路４２２には、インバータ４０２
から周波数Ａのクロック信号ＣＬＫ、インバータ４３０
によって反転させたＦＳＥＬ０、及びインバータ４３２
によって反転させた周波数選択信号ＦＳＥＬ１が加えら
れ、また、ＮＡＮＤ回路４２４には、フリップフロップ
４０４から周波数Ｂのクロック信号ＣＬＫ、インバータ
４３０によって反転させたＦＳＥＬ０、及びインバータ
４３２、４３６を通過させた周波数選択信号ＦＳＥＬ１
が加えられている。そして、ＮＡＮＤ回路４２６には、
フリップフロップ４０６から周波数Ｃのクロック信号Ｃ
ＬＫ、インバータ４３０によって反転させたＦＳＥＬ
０、及びインバータ４３２、４３６を通過させた周波数
選択信号ＦＳＥＬ１が加えられ、また、ＮＡＮＤ回路４
２８には、フリップフロップ４０８から周波数Ｄのクロ
ック信号ＣＬＫ、インバータ４３０、４３４を通過させ
たＦＳＥＬ０、インバータ４３２、４３６を通過させた
周波数選択信号ＦＳＥＬ１が加えられている。したがっ
て、周波数選択信号ＦＳによって一定のクロック信号Ｃ
ＬＫから異なる周波数Ａ、Ｂ、Ｃ、Ｄのクロック信号Ｃ
ＬＫが選択的に取り出され、周波数選択信号ＦＳＥＬ
０、ＦＳＥＬ１に対応する周波数Ａ〜Ｄの関係は表１の
通りである。
４２４、４２６、４２８が設置されているとともに、各
ＮＡＮＤ回路４２２〜４２８のＮＡＮＤ条件を選択的に
切り換えるためにスイッチ３２からの周波数選択信号Ｆ
Ｓ、即ち、ＦＳＥＬ０、ＦＳＥＬ１によって論理条件を
設定するゲート回路としてインバータ４３０、４３２、
４３４、４３６が設置され、各ＮＡＮＤ回路４２２〜４
２８の出力側には、各ＮＡＮＤ回路４２２〜４２８の出
力を通過させるためのＮＯＲ回路４３８が設置されてい
る。即ち、ＮＡＮＤ回路４２２には、インバータ４０２
から周波数Ａのクロック信号ＣＬＫ、インバータ４３０
によって反転させたＦＳＥＬ０、及びインバータ４３２
によって反転させた周波数選択信号ＦＳＥＬ１が加えら
れ、また、ＮＡＮＤ回路４２４には、フリップフロップ
４０４から周波数Ｂのクロック信号ＣＬＫ、インバータ
４３０によって反転させたＦＳＥＬ０、及びインバータ
４３２、４３６を通過させた周波数選択信号ＦＳＥＬ１
が加えられている。そして、ＮＡＮＤ回路４２６には、
フリップフロップ４０６から周波数Ｃのクロック信号Ｃ
ＬＫ、インバータ４３０によって反転させたＦＳＥＬ
０、及びインバータ４３２、４３６を通過させた周波数
選択信号ＦＳＥＬ１が加えられ、また、ＮＡＮＤ回路４
２８には、フリップフロップ４０８から周波数Ｄのクロ
ック信号ＣＬＫ、インバータ４３０、４３４を通過させ
たＦＳＥＬ０、インバータ４３２、４３６を通過させた
周波数選択信号ＦＳＥＬ１が加えられている。したがっ
て、周波数選択信号ＦＳによって一定のクロック信号Ｃ
ＬＫから異なる周波数Ａ、Ｂ、Ｃ、Ｄのクロック信号Ｃ
ＬＫが選択的に取り出され、周波数選択信号ＦＳＥＬ
０、ＦＳＥＬ１に対応する周波数Ａ〜Ｄの関係は表１の
通りである。
【００２５】
【表１】
【００２６】次に、図５は、表示駆動回路２８の具体的
な回路構成例を示している。表示素子対として設置され
たＬＥＤ対２０のカソード側、即ち、接地側には、コモ
ン信号ＣＯＭ０、ＣＯＭ１・・・ＣＯＭ１５を受けて導
通状態となる第１の駆動素子としてトランジスタ５２、
５４が設置されている。トランジスタ５２はＰＮＰ型ト
ランジスタ、トランジスタ５４はＮＰＮ型トランジスタ
で構成されている。トランジスタ５２のベース側には抵
抗５６が接続されているとともに、電源ライン５８に加
えられている電源電圧Ｖｃｃが抵抗６０を介して加えら
れ、所定のバイアスが設定されている。また、トランジ
スタ５２のエミッタには電源電圧Ｖｃｃが加えられ、そ
のコレクタとトランジスタ５４のベースとの間には抵抗
６２が接続されている。トランジスタ５４のエミッタは
接地され、そのベースも抵抗６４を介して接地されてお
り、トランジスタ５２の導通に応じてバイアスが設定さ
れるようになっている。
な回路構成例を示している。表示素子対として設置され
たＬＥＤ対２０のカソード側、即ち、接地側には、コモ
ン信号ＣＯＭ０、ＣＯＭ１・・・ＣＯＭ１５を受けて導
通状態となる第１の駆動素子としてトランジスタ５２、
５４が設置されている。トランジスタ５２はＰＮＰ型ト
ランジスタ、トランジスタ５４はＮＰＮ型トランジスタ
で構成されている。トランジスタ５２のベース側には抵
抗５６が接続されているとともに、電源ライン５８に加
えられている電源電圧Ｖｃｃが抵抗６０を介して加えら
れ、所定のバイアスが設定されている。また、トランジ
スタ５２のエミッタには電源電圧Ｖｃｃが加えられ、そ
のコレクタとトランジスタ５４のベースとの間には抵抗
６２が接続されている。トランジスタ５４のエミッタは
接地され、そのベースも抵抗６４を介して接地されてお
り、トランジスタ５２の導通に応じてバイアスが設定さ
れるようになっている。
【００２７】また、この表示駆動回路２８には、ＬＥＤ
対２０のアノード側に表示制御信号を以て導通状態に制
御すべき第２の駆動素子としてトランジスタ６６、６８
が設置されている。即ち、電源ライン５８とＬＥＤ２１
との間にはトランジスタ６６及び抵抗７０の直列回路、
電源ライン５８とＬＥＤ２２との間にはトランジスタ６
８及び抵抗７２の直列回路が接続されている。トランジ
スタ６６、６８のベース側には抵抗７４、７６がそれぞ
れ接続されているとともに、抵抗７８、８０を以て一定
のバイアスが設定されている。そして、トランジスタ６
６のベースにはプリドライバ２５から緑色表示信号ＧＲ
０、ＧＲ１・・・ＧＲ１５、トランジスタ６８のベース
にはプリドライバ２６から赤色表示信号ＲＤ０、ＲＤ１
・・・ＲＤ１５が加えられる。
対２０のアノード側に表示制御信号を以て導通状態に制
御すべき第２の駆動素子としてトランジスタ６６、６８
が設置されている。即ち、電源ライン５８とＬＥＤ２１
との間にはトランジスタ６６及び抵抗７０の直列回路、
電源ライン５８とＬＥＤ２２との間にはトランジスタ６
８及び抵抗７２の直列回路が接続されている。トランジ
スタ６６、６８のベース側には抵抗７４、７６がそれぞ
れ接続されているとともに、抵抗７８、８０を以て一定
のバイアスが設定されている。そして、トランジスタ６
６のベースにはプリドライバ２５から緑色表示信号ＧＲ
０、ＧＲ１・・・ＧＲ１５、トランジスタ６８のベース
にはプリドライバ２６から赤色表示信号ＲＤ０、ＲＤ１
・・・ＲＤ１５が加えられる。
【００２８】ところで、１つのＬＥＤ対２０に対応して
おり、図６に示すように、表示モジュールとして複数
（ｍ）行複数（ｎ）列にＬＥＤ対２０を配置したＬＥＤ
モジュール２を駆動する場合には、図７に示すように、
その行側と列側の各ＬＥＤ対２０をグループ化すること
により、行数及び列数に対応した第１の駆動素子として
のトランジスタ５２、５４と、第２の駆動素子としてト
ランジスタ６６、６８を設置して駆動電流を選択的に流
すように構成する。この実施例では、ＬＥＤ対２０が一
対のＬＥＤ２１、２２を以て構成されているが、単一の
ＬＥＤ２１又はＬＥＤ２２のみで構成される場合にはト
ランジスタ６６、６８の何れか一方で第２の駆動素子を
構成すればよい。
おり、図６に示すように、表示モジュールとして複数
（ｍ）行複数（ｎ）列にＬＥＤ対２０を配置したＬＥＤ
モジュール２を駆動する場合には、図７に示すように、
その行側と列側の各ＬＥＤ対２０をグループ化すること
により、行数及び列数に対応した第１の駆動素子として
のトランジスタ５２、５４と、第２の駆動素子としてト
ランジスタ６６、６８を設置して駆動電流を選択的に流
すように構成する。この実施例では、ＬＥＤ対２０が一
対のＬＥＤ２１、２２を以て構成されているが、単一の
ＬＥＤ２１又はＬＥＤ２２のみで構成される場合にはト
ランジスタ６６、６８の何れか一方で第２の駆動素子を
構成すればよい。
【００２９】以上の構成に基づいて動作を説明すると、
図８は電源投入時の最初のデータ書込みを示しており、
Ａに示すように、電源が投入されると、ＲＡＭ４、６の
初期設定が行われ、メモリ制御回路２４のメモリ制御に
よって例えば、図８のＢに示すように時間Ｔｄの間でＲ
ＡＭ４にデータの書込み、この時間Ｔｄの後、図８のＣ
に示すようにＲＡＭ６にデータの書込みが行われる。Ｒ
ＡＭ４、６のデータの書込みは交互に行われ、一方がデ
ータの書込み期間、他方はデータの読出し期間となる。
図８は電源投入時の最初のデータ書込みを示しており、
Ａに示すように、電源が投入されると、ＲＡＭ４、６の
初期設定が行われ、メモリ制御回路２４のメモリ制御に
よって例えば、図８のＢに示すように時間Ｔｄの間でＲ
ＡＭ４にデータの書込み、この時間Ｔｄの後、図８のＣ
に示すようにＲＡＭ６にデータの書込みが行われる。Ｒ
ＡＭ４、６のデータの書込みは交互に行われ、一方がデ
ータの書込み期間、他方はデータの読出し期間となる。
【００３０】この場合、電源投入時ｔ0 からＲＡＭ４、
６のデータが確定するまでの時点ｔ 1 に至る一定時間Ｔ
ｄは、ＲＡＭ４に対する最初のデータ書込みを表してお
り、時点ｔ1 でＲＡＭ４の書込みデータが確定すること
になる。このとき、図８のＤに示すように、表示禁止信
号ＩＰは、時間Ｔｄの間、Ｌレベルとなる。
６のデータが確定するまでの時点ｔ 1 に至る一定時間Ｔ
ｄは、ＲＡＭ４に対する最初のデータ書込みを表してお
り、時点ｔ1 でＲＡＭ４の書込みデータが確定すること
になる。このとき、図８のＤに示すように、表示禁止信
号ＩＰは、時間Ｔｄの間、Ｌレベルとなる。
【００３１】この表示禁止信号は図１及び図２のＡＮＤ
回路４０に加えられ、表示禁止信号ＩＰがＬレベルの
間、ＡＮＤ条件が不成立となり、その出力はＬ出力とな
る。このとき、クロック検出回路３８は、正常な動作状
態を維持してクロック信号ＣＬＫを検出してＨ出力、表
示動作を行うために、制御信号ＥＮはＨレベルとなって
いるものとする。
回路４０に加えられ、表示禁止信号ＩＰがＬレベルの
間、ＡＮＤ条件が不成立となり、その出力はＬ出力とな
る。このとき、クロック検出回路３８は、正常な動作状
態を維持してクロック信号ＣＬＫを検出してＨ出力、表
示動作を行うために、制御信号ＥＮはＨレベルとなって
いるものとする。
【００３２】ＡＮＤ回路４０がＬ出力を発生すると、プ
リドライバ３４のバッファ回路５０は信号遮断状態に制
御され、コモン信号ＣＯＭ０、ＣＯＭ１・・・ＣＯＭ１
５の通過が禁止される。したがって、表示駆動回路２８
のトランジスタ５２、５４の動作が停止され、ＬＥＤ対
２０に対する駆動電流の供給が解除状態となる。
リドライバ３４のバッファ回路５０は信号遮断状態に制
御され、コモン信号ＣＯＭ０、ＣＯＭ１・・・ＣＯＭ１
５の通過が禁止される。したがって、表示駆動回路２８
のトランジスタ５２、５４の動作が停止され、ＬＥＤ対
２０に対する駆動電流の供給が解除状態となる。
【００３３】そして、時間Ｔｄの後、表示禁止信号ＩＰ
がＨレベルに移行してＡＮＤ回路４０がＨ出力を発生す
ると、プリドライバ３４のバッファ回路５０はコモン信
号ＣＯＭ０、ＣＯＭ１・・・ＣＯＭ１５の通過を許可
し、表示駆動回路２８の各トランジスタ５２、５４はコ
モン信号ＣＯＭ０、ＣＯＭ１・・・ＣＯＭ１５の導通区
間Ｔｓ（図３）の到来で順次に間欠的に導通状態とな
り、ＬＥＤ対２０に対する駆動電流の供給を許可する。
このような状態において、プリドライバ２５から緑色表
示信号ＧＲ０、ＧＲ１・・・ＧＲ１５が出力されると、
トランジスタ６６が導通してＬＥＤ２１側に駆動電流が
流れ、ＬＥＤ２１が点灯する。また、プリドライバ２６
から赤色表示信号ＲＤ０、ＲＤ１・・・ＲＤ１５が出力
されると、トランジスタ６８が導通してＬＥＤ２２側に
駆動電流が流れ、ＬＥＤ２２が点灯することになる。
がＨレベルに移行してＡＮＤ回路４０がＨ出力を発生す
ると、プリドライバ３４のバッファ回路５０はコモン信
号ＣＯＭ０、ＣＯＭ１・・・ＣＯＭ１５の通過を許可
し、表示駆動回路２８の各トランジスタ５２、５４はコ
モン信号ＣＯＭ０、ＣＯＭ１・・・ＣＯＭ１５の導通区
間Ｔｓ（図３）の到来で順次に間欠的に導通状態とな
り、ＬＥＤ対２０に対する駆動電流の供給を許可する。
このような状態において、プリドライバ２５から緑色表
示信号ＧＲ０、ＧＲ１・・・ＧＲ１５が出力されると、
トランジスタ６６が導通してＬＥＤ２１側に駆動電流が
流れ、ＬＥＤ２１が点灯する。また、プリドライバ２６
から赤色表示信号ＲＤ０、ＲＤ１・・・ＲＤ１５が出力
されると、トランジスタ６８が導通してＬＥＤ２２側に
駆動電流が流れ、ＬＥＤ２２が点灯することになる。
【００３４】したがって、この表示装置では、電源投入
後、どちらか一方のＲＡＭにデータが書き込み完了する
までの間、ＬＥＤ対２０に対する駆動電流の通流を禁止
したので、不定表示を阻止することができ、表示の信頼
性を高めることができる。
後、どちらか一方のＲＡＭにデータが書き込み完了する
までの間、ＬＥＤ対２０に対する駆動電流の通流を禁止
したので、不定表示を阻止することができ、表示の信頼
性を高めることができる。
【００３５】また、タイミング制御回路３０に設置され
た分周回路４４は、例えば、図４に示したような構成と
することにより、外部クロック信号ＣＬＫを周波数選択
信号ＦＳによって任意の周波数のクロック信号ＣＬＫに
変換してコモン信号ＣＯＭ０、ＣＯＭ１・・・ＣＯＭ１
５を形成することができる。したがって、このような構
成によれば、アプリケーションにより複数の周波数を必
要とするとき、複数のカウンタが不要になり、回路規模
を縮小でき、ゲート数の削減をも図ることができる。
た分周回路４４は、例えば、図４に示したような構成と
することにより、外部クロック信号ＣＬＫを周波数選択
信号ＦＳによって任意の周波数のクロック信号ＣＬＫに
変換してコモン信号ＣＯＭ０、ＣＯＭ１・・・ＣＯＭ１
５を形成することができる。したがって、このような構
成によれば、アプリケーションにより複数の周波数を必
要とするとき、複数のカウンタが不要になり、回路規模
を縮小でき、ゲート数の削減をも図ることができる。
【００３６】また、この表示装置では、外部クロック信
号ＣＬＫが停止した場合、クロック検出回路３８のクロ
ック検出信号ＣＫは、クロック信号ＣＬＫが停止したこ
とを示すＬレベルに移行する。このとき、クロック信号
ＣＬＫの停止によってデコーダ４８から出力されるコモ
ン信号ＣＯＭ０、ＣＯＭ１・・・ＣＯＭ１５はＨレベル
出力となっても、ＡＮＤ回路４０の出力はＬレベル出力
となり、プリドライバ３４の出力が解除状態となり、ト
ランジスタ４６、４８の動作が停止されて遮断状態とな
り、ＬＥＤ対２０の駆動電流を遮断させる。したがっ
て、緑色表示信号ＧＲ０、ＧＲ１・・・ＧＲ１５や赤色
表示信号ＲＤ０、ＲＤ１・・・ＲＤ１５の到来でトラン
ジスタ６６、６８に移行しても、各ＬＥＤ対２０は駆動
電流の通過が禁止される結果、クロック信号ＣＬＫの停
止によるトランジスタ５２、５４の連続した導通状態に
よる破壊から各ＬＥＤ対２０を保護することができる。
号ＣＬＫが停止した場合、クロック検出回路３８のクロ
ック検出信号ＣＫは、クロック信号ＣＬＫが停止したこ
とを示すＬレベルに移行する。このとき、クロック信号
ＣＬＫの停止によってデコーダ４８から出力されるコモ
ン信号ＣＯＭ０、ＣＯＭ１・・・ＣＯＭ１５はＨレベル
出力となっても、ＡＮＤ回路４０の出力はＬレベル出力
となり、プリドライバ３４の出力が解除状態となり、ト
ランジスタ４６、４８の動作が停止されて遮断状態とな
り、ＬＥＤ対２０の駆動電流を遮断させる。したがっ
て、緑色表示信号ＧＲ０、ＧＲ１・・・ＧＲ１５や赤色
表示信号ＲＤ０、ＲＤ１・・・ＲＤ１５の到来でトラン
ジスタ６６、６８に移行しても、各ＬＥＤ対２０は駆動
電流の通過が禁止される結果、クロック信号ＣＬＫの停
止によるトランジスタ５２、５４の連続した導通状態に
よる破壊から各ＬＥＤ対２０を保護することができる。
【００３７】そして、この表示装置では、図１のスイッ
チ３２、表示駆動回路２８及びＬＥＤモジュール２を除
いた全回路を単一のＩＣで構成することができ、表示装
置の簡略化を図ることができる。
チ３２、表示駆動回路２８及びＬＥＤモジュール２を除
いた全回路を単一のＩＣで構成することができ、表示装
置の簡略化を図ることができる。
【００３８】
【発明の効果】以上説明したように、本発明によれば、
次の効果が得られる。 ａ．電源投入時の不定表示を防止でき、表示の信頼性を
高めることができる。 ｂ．クロック周波数を外部から変更でき、回路規模の増
大を防止でき、ゲート数の削減を図ることができる。
次の効果が得られる。 ａ．電源投入時の不定表示を防止でき、表示の信頼性を
高めることができる。 ｂ．クロック周波数を外部から変更でき、回路規模の増
大を防止でき、ゲート数の削減を図ることができる。
【図１】本発明の表示装置の一実施例を示すブロック図
である。
である。
【図２】図１に示した表示装置の具体的な実施例を示す
ブロック図である。
ブロック図である。
【図３】図２に示した表示装置に用いるコモン信号を示
すタイミングチャートである。
すタイミングチャートである。
【図４】図２に示した表示装置における分周回路の具体
的な回路構成例を示す回路図である。
的な回路構成例を示す回路図である。
【図５】図１に示した表示装置における表示駆動回路の
具体的な回路構成例を示す回路図である。
具体的な回路構成例を示す回路図である。
【図６】図１に示した表示装置におけるＬＥＤモジュー
ルを示す図である。
ルを示す図である。
【図７】図１に示した表示駆動回路及びＬＥＤモジュー
ルを示す回路図である。
ルを示す回路図である。
【図８】図１に示した表示装置の動作を示すタイミング
チャートである。
チャートである。
２ ＬＥＤモジュール（表示素子） ２０ ＬＥＤ対（表示素子） ２１、２２ ＬＥＤ（表示素子） ４、６ ＲＡＭ（記憶手段） ２４ メモリ制御回路（記憶制御手段） ３０ タイミング制御回路（コモン信号発生手段） ３６ 表示駆動制御回路（表示駆動制御手段） ４４ 分周回路（クロック周波数変更手段）
Claims (2)
- 【請求項１】 選択的又は同時に駆動すべき複数の表示
素子と、 この表示素子に表示させるべき表示データを記憶する記
憶手段と、 電源の投入時、前記記憶手段の前記表示データが確定す
るまでの一定時間、表示禁止信号を発生する記憶制御手
段と、 この記憶制御手段が前記表示禁止信号を発生していると
き、前記表示素子に対する駆動電流の供給を遮断する表
示駆動制御手段と、 を備えたことを特徴とする表示装置。 - 【請求項２】 選択的又は同時に駆動すべき複数の表示
素子と、 クロック信号を受けて前記表示素子に対する駆動電流の
通流区間を設定する複数の異なるコモン信号を発生する
コモン信号発生手段と、 このコモン信号発生手段の前段に設置されて前記クロッ
ク信号を受け、外部からその選択信号に応じて前記クロ
ック信号の周波数を変更して前記コモン信号発生手段に
加えるクロック周波数変更手段と、 を備えたことを特徴とする表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3348208A JPH05158433A (ja) | 1991-12-03 | 1991-12-03 | 表示装置 |
| DE4240552A DE4240552B4 (de) | 1991-12-03 | 1992-12-02 | Anzeigevorrichtung |
| US07/984,674 US5699085A (en) | 1991-12-03 | 1992-12-02 | Display device |
| KR1019920023158A KR100231394B1 (ko) | 1991-12-03 | 1992-12-03 | 표시장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3348208A JPH05158433A (ja) | 1991-12-03 | 1991-12-03 | 表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05158433A true JPH05158433A (ja) | 1993-06-25 |
Family
ID=18395482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3348208A Pending JPH05158433A (ja) | 1991-12-03 | 1991-12-03 | 表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5699085A (ja) |
| JP (1) | JPH05158433A (ja) |
| KR (1) | KR100231394B1 (ja) |
| DE (1) | DE4240552B4 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001051639A (ja) * | 1999-08-17 | 2001-02-23 | Toyoda Gosei Co Ltd | 車両用暗電流遮断装置 |
| EP1538593A2 (en) | 2003-12-04 | 2005-06-08 | Canon Kabushiki Kaisha | Driver for electroluminescent display, display comprising such a driver, and recorder comprising such a display |
| JP2010259814A (ja) * | 2010-06-23 | 2010-11-18 | Sophia Co Ltd | 遊技機 |
| JP2010259815A (ja) * | 2010-06-23 | 2010-11-18 | Sophia Co Ltd | 遊技機 |
| JP2011011061A (ja) * | 2010-06-23 | 2011-01-20 | Sophia Co Ltd | 遊技機 |
| JP2011139884A (ja) * | 2010-06-23 | 2011-07-21 | Sophia Co Ltd | 遊技機 |
| JP2011183141A (ja) * | 2010-06-23 | 2011-09-22 | Sophia Co Ltd | 遊技機 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08101669A (ja) * | 1994-09-30 | 1996-04-16 | Semiconductor Energy Lab Co Ltd | 表示装置駆動回路 |
| EP0923067B1 (en) * | 1997-03-12 | 2004-08-04 | Seiko Epson Corporation | Pixel circuit, display device and electronic equipment having current-driven light-emitting device |
| US5935247A (en) * | 1997-09-18 | 1999-08-10 | Geneticware Co., Ltd. | Computer system having a genetic code that cannot be directly accessed and a method of maintaining the same |
| US6271812B1 (en) * | 1997-09-25 | 2001-08-07 | Denso Corporation | Electroluminescent display device |
| JP2001042827A (ja) * | 1999-08-03 | 2001-02-16 | Pioneer Electronic Corp | ディスプレイ装置及びディスプレイパネルの駆動回路 |
| JP2002123208A (ja) * | 2000-10-13 | 2002-04-26 | Nec Corp | 画像表示装置およびその駆動方法 |
| US7598684B2 (en) * | 2001-05-30 | 2009-10-06 | Philips Solid-State Lighting Solutions, Inc. | Methods and apparatus for controlling devices in a networked lighting system |
| JP2003098992A (ja) * | 2001-09-19 | 2003-04-04 | Nec Corp | ディスプレイの駆動方法、その回路及び携帯用電子機器 |
| US7102645B2 (en) * | 2003-12-15 | 2006-09-05 | Seiko Epson Corporation | Graphics display controller providing enhanced read/write efficiency for interfacing with a RAM-integrated graphics display device |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54132196A (en) * | 1978-04-06 | 1979-10-13 | Seiko Instr & Electronics Ltd | Driving system for display unit |
| JPS5550294A (en) * | 1978-10-09 | 1980-04-11 | Nippon Chemical Ind | Device for driving display unit having storage property |
| JPS5960480A (ja) * | 1982-09-29 | 1984-04-06 | フアナツク株式会社 | デイスプレイ装置 |
| CA1233282A (en) * | 1985-05-28 | 1988-02-23 | Brent W. Brown | Solid state color display system and light emitting diode pixels therefor |
| EP0242468A1 (en) * | 1986-04-22 | 1987-10-28 | Seiko Instruments Inc. | Liquid crystal display device and method of driving same |
| US4739323A (en) * | 1986-05-22 | 1988-04-19 | Chrysler Motors Corporation | Serial data bus for serial communication interface (SCI), serial peripheral interface (SPI) and buffered SPI modes of operation |
| JP2713893B2 (ja) * | 1986-11-10 | 1998-02-16 | 株式会社東芝 | 平面表示装置 |
| JP2702941B2 (ja) * | 1987-10-28 | 1998-01-26 | 株式会社日立製作所 | 液晶表示装置 |
| JPH07122782B2 (ja) * | 1987-12-26 | 1995-12-25 | キヤノン株式会社 | エレクトロルミネセンスパネルの駆動装置 |
| US4967373A (en) * | 1988-03-16 | 1990-10-30 | Comfuture, Visual Information Management Systems | Multi-colored dot display device |
| JP2892010B2 (ja) * | 1988-05-28 | 1999-05-17 | 株式会社東芝 | 表示制御方式 |
| JP2619067B2 (ja) * | 1989-08-23 | 1997-06-11 | 松下電工株式会社 | 表示装置 |
-
1991
- 1991-12-03 JP JP3348208A patent/JPH05158433A/ja active Pending
-
1992
- 1992-12-02 US US07/984,674 patent/US5699085A/en not_active Expired - Lifetime
- 1992-12-02 DE DE4240552A patent/DE4240552B4/de not_active Expired - Fee Related
- 1992-12-03 KR KR1019920023158A patent/KR100231394B1/ko not_active IP Right Cessation
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001051639A (ja) * | 1999-08-17 | 2001-02-23 | Toyoda Gosei Co Ltd | 車両用暗電流遮断装置 |
| JP4654473B2 (ja) * | 1999-08-17 | 2011-03-23 | 豊田合成株式会社 | 車両用暗電流遮断装置 |
| EP1538593A2 (en) | 2003-12-04 | 2005-06-08 | Canon Kabushiki Kaisha | Driver for electroluminescent display, display comprising such a driver, and recorder comprising such a display |
| US7817114B2 (en) | 2003-12-04 | 2010-10-19 | Canon Kabushiki Kaisha | Driver with driving current interruption |
| JP2010259814A (ja) * | 2010-06-23 | 2010-11-18 | Sophia Co Ltd | 遊技機 |
| JP2010259815A (ja) * | 2010-06-23 | 2010-11-18 | Sophia Co Ltd | 遊技機 |
| JP2011011061A (ja) * | 2010-06-23 | 2011-01-20 | Sophia Co Ltd | 遊技機 |
| JP2011139884A (ja) * | 2010-06-23 | 2011-07-21 | Sophia Co Ltd | 遊技機 |
| JP2011183141A (ja) * | 2010-06-23 | 2011-09-22 | Sophia Co Ltd | 遊技機 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4240552A1 (en) | 1993-06-17 |
| KR930014239A (ko) | 1993-07-22 |
| KR100231394B1 (ko) | 1999-11-15 |
| DE4240552B4 (de) | 2006-04-20 |
| US5699085A (en) | 1997-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05158433A (ja) | 表示装置 | |
| KR100598298B1 (ko) | 디스크 드라이브용 반도체 집적회로장치 | |
| KR100249933B1 (ko) | 표시장치 | |
| US6711084B2 (en) | Semiconductor device capable of reliable power-on reset | |
| US20060022927A1 (en) | Display driver circuits having gray scale voltage amplifiers with variable drive capability | |
| JP2006203568A (ja) | スルーレート制御装置、出力バッファ及び情報処理装置 | |
| EP0105757A2 (en) | Asynchronous semiconductor memory device | |
| US3903516A (en) | Control logic for gas discharge display panel | |
| JPH087930B2 (ja) | フロッピーディスク装置 | |
| US3969717A (en) | Digital circuit to eliminate display flicker | |
| US4262292A (en) | Multiplexed scan display circuit | |
| US4801875A (en) | Integrated circuit with frequency dividing test function | |
| JP2007025806A (ja) | 操作装置 | |
| KR102623784B1 (ko) | 발광 시간의 제어가 가능한 ｌｅｄ 픽셀 패키지 | |
| JPH0134393B2 (ja) | ||
| KR890006223Y1 (ko) | 시프트 레지스터를 이용한 정역 표시회로 | |
| RU1795512C (ru) | Устройство дл индикации | |
| JPH06138191A (ja) | 半導体集積回路 | |
| KR100522258B1 (ko) | 동기식 반도체 메모리 장치의 열선택 제어 회로 및 열선택신호 구동 방법 | |
| JPH0743577B2 (ja) | ドットマトリックス表示装置 | |
| JP2606455B2 (ja) | 観測及びトリガチャネル切替信号発生装置 | |
| JPS59100629A (ja) | プログラマブル集積回路 | |
| JPH10240184A (ja) | 蛍光表示部駆動制御装置 | |
| JPS5846029B2 (ja) | 表示回路 | |
| JPS6131874B2 (ja) |