JPH087930B2 - フロッピーディスク装置 - Google Patents
フロッピーディスク装置Info
- Publication number
- JPH087930B2 JPH087930B2 JP2067735A JP6773590A JPH087930B2 JP H087930 B2 JPH087930 B2 JP H087930B2 JP 2067735 A JP2067735 A JP 2067735A JP 6773590 A JP6773590 A JP 6773590A JP H087930 B2 JPH087930 B2 JP H087930B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- timing
- memory
- floppy disk
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B33/00—Constructional parts, details or accessories not provided for in the other groups of this subclass
- G11B33/10—Indicating arrangements; Warning arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/02—Control of operating function, e.g. switching from recording to reproducing
Landscapes
- Debugging And Monitoring (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、情報処理装置等に使用するフロッピーディ
スク装置に関する。
スク装置に関する。
従来の技術 従来のフロッピーディスク装置に装填されるフロッピ
ーディスクの制御は、ゲートアレイによるランダムロジ
ックによる制御またはマイクロコンピュータによる制御
回路で構成されており、このうち、前者のロッジク処理
のタイミングに関するオプション設定については、スイ
ッチまたはチップ抵抗器の実装等により変更している。
ーディスクの制御は、ゲートアレイによるランダムロジ
ックによる制御またはマイクロコンピュータによる制御
回路で構成されており、このうち、前者のロッジク処理
のタイミングに関するオプション設定については、スイ
ッチまたはチップ抵抗器の実装等により変更している。
第３図はスイッチによりタイミング設定変更を行うロ
ジック回路のブロック図であり、第３図において、１は
一端をグランドに接続し、他端をアンドゲート２の第２
入力端およびインバータ３を介してアンドゲート４の第
２入力端に接続したスイッチであり、５はインバータ３
の入力端と＋5Vの電源間に接続した抵抗である。
ジック回路のブロック図であり、第３図において、１は
一端をグランドに接続し、他端をアンドゲート２の第２
入力端およびインバータ３を介してアンドゲート４の第
２入力端に接続したスイッチであり、５はインバータ３
の入力端と＋5Vの電源間に接続した抵抗である。
アンドゲート２の第１入力端には、レディ信号が入力
され、アンドゲート４の第１入力端には、ディスクイン
信号が入力される。
され、アンドゲート４の第１入力端には、ディスクイン
信号が入力される。
また、６はＨアンドゲート２、４からそれぞれ出力さ
れるレディ信号とディスクイン信号とをセレトしてイン
ターフェース出力信号を出力するセレクタである。
れるレディ信号とディスクイン信号とをセレトしてイン
ターフェース出力信号を出力するセレクタである。
次に、上記従来例の動作について説明する。第３図に
おいて、スイッチ１をグランドにショートすると、イン
バータ３の入力端はローレベルとなり、アンドゲート４
の第２入力端はハイレベルとなって、アンドゲート４の
第１入力端にディスクイン信号が入力されると、このデ
ィスクイン信号はセレクタ６でセレクトされて、ディス
クイン信号がインタフェース出力信号として出力され
る。
おいて、スイッチ１をグランドにショートすると、イン
バータ３の入力端はローレベルとなり、アンドゲート４
の第２入力端はハイレベルとなって、アンドゲート４の
第１入力端にディスクイン信号が入力されると、このデ
ィスクイン信号はセレクタ６でセレクトされて、ディス
クイン信号がインタフェース出力信号として出力され
る。
このディスクイン信号は、フロッピーディスクク駆動
装置にメディアが装着されている状態をホストシステム
に知らせる信号である。
装置にメディアが装着されている状態をホストシステム
に知らせる信号である。
また、スイッチ１をオープンにすると、アンドゲート
２の第２入力端がハイレベルで、アンドゲート４の第２
入力端がローベレルとなり、レディ信号がアンドゲート
２の第１入力端に入力されると、このレディ信号がセレ
クタ６でセレクトされてレディ信号がインタフェース出
力信号として出力される。
２の第２入力端がハイレベルで、アンドゲート４の第２
入力端がローベレルとなり、レディ信号がアンドゲート
２の第１入力端に入力されると、このレディ信号がセレ
クタ６でセレクトされてレディ信号がインタフェース出
力信号として出力される。
このレディ信号はフロッピーディスク装置はメディア
が装着され、かつスピンドルモータの回転が一定周期と
なり、フロッピーディスク装置が読出し、書込み準備が
整った状態を知らせる信号である。
が装着され、かつスピンドルモータの回転が一定周期と
なり、フロッピーディスク装置が読出し、書込み準備が
整った状態を知らせる信号である。
一方、第４図はチップ抵抗器の設定によりタイミング
を変換する場合のロジック回路のブロック図であり、第
４図において、構成の説明に際し、第３図と同一部分に
は同一符号を付すのみにとどめ、第３図とは異なる部分
を主体に述べる。
を変換する場合のロジック回路のブロック図であり、第
４図において、構成の説明に際し、第３図と同一部分に
は同一符号を付すのみにとどめ、第３図とは異なる部分
を主体に述べる。
第４図において、７はチップ抵抗器であり、プリント
基板（図示せず）の端子8bと8c間に接続し、端子7aには
＋5Vの電源を接続し、端子8cはグランドに接続してい
る。
基板（図示せず）の端子8bと8c間に接続し、端子7aには
＋5Vの電源を接続し、端子8cはグランドに接続してい
る。
また、９は発光ダイオードであり、フロッピーディス
ク装置の前面パネルに設けられ、使用中を表示するもの
であり、インタフェース信号のインユース信号にて点灯
するものである。また10は、発光ダイオード９と＋5Vの
電源間に接続された270Ωの抵抗器である。
ク装置の前面パネルに設けられ、使用中を表示するもの
であり、インタフェース信号のインユース信号にて点灯
するものである。また10は、発光ダイオード９と＋5Vの
電源間に接続された270Ωの抵抗器である。
次に、第４図の従来例の動作について説明する。チッ
プ抵抗器７が端子8bと8c間に実装することによりインバ
ータ３の入力端とアンドゲート２の第２入力端がローレ
ベルとなり、アンドゲート４の第２入力端がハイレベル
となる。
プ抵抗器７が端子8bと8c間に実装することによりインバ
ータ３の入力端とアンドゲート２の第２入力端がローレ
ベルとなり、アンドゲート４の第２入力端がハイレベル
となる。
したがって、インユース信号がアンドゲート４の第１
入力端に入力されると、セレクタ６によりセレクトされ
て、インタフェース出力信号として、インユース信号が
出力され、発光ダイオード９が点灯され、この発光ダイ
オード９は使用中表示を行う。
入力端に入力されると、セレクタ６によりセレクトされ
て、インタフェース出力信号として、インユース信号が
出力され、発光ダイオード９が点灯され、この発光ダイ
オード９は使用中表示を行う。
また、チップ抵抗器７が端子8aと8b間に実装される
と、アンドゲート２の第２入力端子がハイレベルで、ア
ンドゲート４の第２入力端がローレベルとなる。
と、アンドゲート２の第２入力端子がハイレベルで、ア
ンドゲート４の第２入力端がローレベルとなる。
したがって、ドレイブセレクト信号がアンドゲート２
の第１入力端に入力されると、セレクタ６でこのドライ
ブセレクト信号がセレクトされ、このドライブセレクト
信号により、発光ダイオード９が点灯する。
の第１入力端に入力されると、セレクタ６でこのドライ
ブセレクト信号がセレクトされ、このドライブセレクト
信号により、発光ダイオード９が点灯する。
ここで、上記インユース信号とは、使用中表示用の発
光ダイオード９を点灯させる点灯信号であり、またドラ
イブセレクト信号とは、接続されているフロッピーディ
スク装置をホストシステムが選択している信号である。
光ダイオード９を点灯させる点灯信号であり、またドラ
イブセレクト信号とは、接続されているフロッピーディ
スク装置をホストシステムが選択している信号である。
発明が解決しようとする課題 しかしながら、従来の第３図のロジック回路では、ロ
ジックのタイミングについて任意に変更する必要がある
場合に、スイッチのオン・オフにより設定する必要があ
る。
ジックのタイミングについて任意に変更する必要がある
場合に、スイッチのオン・オフにより設定する必要があ
る。
また、第４図のロジック回路では、ロジック回路のタ
イミングについて任意に変更する必要がある場合に、チ
ップ抵抗器７を半田付け等により実装して設定する必要
があり、特定のロジックタイミングに設定されたプリン
ト基板の設定状況を確認するとき、実物の部品の実装、
または設定を目視確認するか、あるいは実際にタイミン
グ確認する必要がある。
イミングについて任意に変更する必要がある場合に、チ
ップ抵抗器７を半田付け等により実装して設定する必要
があり、特定のロジックタイミングに設定されたプリン
ト基板の設定状況を確認するとき、実物の部品の実装、
または設定を目視確認するか、あるいは実際にタイミン
グ確認する必要がある。
さらに、第３図、第４図のいずれのロジック回路にお
いても、各種のロジックタイミングに設定されたフロッ
ピーディスク装置を製造工程で確認しながら調整、検査
する事が難しい。
いても、各種のロジックタイミングに設定されたフロッ
ピーディスク装置を製造工程で確認しながら調整、検査
する事が難しい。
本発明は、このような従来の問題を解決するためのも
のであり、ロジックタイミングの設定状況確認と変更が
簡単にできる優れたフロッピーディスク装置を提供する
ことを目的とするものである。
のであり、ロジックタイミングの設定状況確認と変更が
簡単にできる優れたフロッピーディスク装置を提供する
ことを目的とするものである。
課題を解決するための手段 本発明は、上記目的を達成するために、再書込み可能
なメモリに、任意に書き込んだ情報を所定のタイミング
で読み出すタイミング信号を作成するメモリ読出しタイ
ミング作成回路と、このタイミング信号で読出したメモ
リの情報を入力してロジック回路のインタフェース出力
信号と使用中表示用の発光素子の点灯用信号をセレクト
するタイミングを設定するシフトレジスタとを設け、メ
モリ読出しタイミング作成回路で作成したタイミングで
メモリの情報を読出してシフトレジスタに入力し、シフ
トレジスタからインタフェース出力信号と使用中表示用
の点灯信号をセレクトするセレクタのタイミング信号を
設定するようにしたものである。
なメモリに、任意に書き込んだ情報を所定のタイミング
で読み出すタイミング信号を作成するメモリ読出しタイ
ミング作成回路と、このタイミング信号で読出したメモ
リの情報を入力してロジック回路のインタフェース出力
信号と使用中表示用の発光素子の点灯用信号をセレクト
するタイミングを設定するシフトレジスタとを設け、メ
モリ読出しタイミング作成回路で作成したタイミングで
メモリの情報を読出してシフトレジスタに入力し、シフ
トレジスタからインタフェース出力信号と使用中表示用
の点灯信号をセレクトするセレクタのタイミング信号を
設定するようにしたものである。
作用 したがって、本発明によれば、メモリに任意のタイミ
ングで情報を書込み、それを読出してシフトレジスタか
任意のタイミングでセレクト用の信号を出力することに
よって、ロジックのタイミングを任意に設定でき、チッ
プ抵抗器またはスイッチ等による設定が不要となるとと
もに、ロジックのタイミング状況を知りたいときに、メ
モリの内容を読み出すことで確認でき、各種のロジック
タイミングに設定されたフロッピーディスク装置を同一
の製造ラインで、調整、検査するとき、メモリの情報を
確認することで、適切な調整、検査が実現でき、ロジッ
クのタイミングの修正を実施する際、メモリの内容を書
き直すことで、容易に修正ができるという効果を有す
る。
ングで情報を書込み、それを読出してシフトレジスタか
任意のタイミングでセレクト用の信号を出力することに
よって、ロジックのタイミングを任意に設定でき、チッ
プ抵抗器またはスイッチ等による設定が不要となるとと
もに、ロジックのタイミング状況を知りたいときに、メ
モリの内容を読み出すことで確認でき、各種のロジック
タイミングに設定されたフロッピーディスク装置を同一
の製造ラインで、調整、検査するとき、メモリの情報を
確認することで、適切な調整、検査が実現でき、ロジッ
クのタイミングの修正を実施する際、メモリの内容を書
き直すことで、容易に修正ができるという効果を有す
る。
実施例 第１図は本発明の一実施例の構成を示すものである。
第１図において11は電源監視回路で、フロッピーディス
ク装置の電源電圧が立ち上がるときに、ローレベルのパ
ルス（以下、PSn信号という）を発生する。
第１図において11は電源監視回路で、フロッピーディス
ク装置の電源電圧が立ち上がるときに、ローレベルのパ
ルス（以下、PSn信号という）を発生する。
12はメモリ読出しタイミング作成回路であり、電源監
視回路で発生するローレベルのPSn信号により、再書込
み可能なメモリ13よりのデータを読み出すタイミングを
発生し、メモリ13に対する読出しコマンドの発生とアド
レス指定信号を出力する。
視回路で発生するローレベルのPSn信号により、再書込
み可能なメモリ13よりのデータを読み出すタイミングを
発生し、メモリ13に対する読出しコマンドの発生とアド
レス指定信号を出力する。
14はメモリ13よりのデータを取り込むシフトレジスタ
である。このシフトレジスタ14の情報は、ロジック回路
15のロジックタイミングの設定信号として使われる。
である。このシフトレジスタ14の情報は、ロジック回路
15のロジックタイミングの設定信号として使われる。
16〜19はそれぞれ第２入力端にシフトレジスタ14の出
力端子1Q、１、2Q、２からの情報が上記ロジックタ
イミングの設定信号として入力されるアンドゲートであ
る。
力端子1Q、１、2Q、２からの情報が上記ロジックタ
イミングの設定信号として入力されるアンドゲートであ
る。
アンドゲート16〜19の第１入力端には、それぞれレデ
ィ信号、ディスクイン信号、ドライブセレクト信号、イ
ンユース信号が入力される。
ィ信号、ディスクイン信号、ドライブセレクト信号、イ
ンユース信号が入力される。
20はアンドゲート16、17から出力されるレディ信号と
ディスクイン信号をセレクトしてインタフェース出力信
号として出力するセレクタであり、21は同じくアンドゲ
ート18、19から出力されるドライブセレクト信号、イン
ユース信号をセレクトして、使用中表示用の表示を行う
発光素子としての発光ダイオード22を点灯させるセレク
タである。
ディスクイン信号をセレクトしてインタフェース出力信
号として出力するセレクタであり、21は同じくアンドゲ
ート18、19から出力されるドライブセレクト信号、イン
ユース信号をセレクトして、使用中表示用の表示を行う
発光素子としての発光ダイオード22を点灯させるセレク
タである。
23はこの発光ダイオード22と＋5Vの電源との間に挿入
された抵抗である。
された抵抗である。
なお、CKはクロック信号をメモリ読出しタイミング作
成回路12とシフトレジスタ14の端子CKに入力するクロッ
ク端子、WDはメモリ13に書き込みデータを入力する書込
み端子、RDはメモリ13から読出しされたデータを取り出
し、かつシフトレジスタ14の端子Ｄに導く読出し端子で
ある。
成回路12とシフトレジスタ14の端子CKに入力するクロッ
ク端子、WDはメモリ13に書き込みデータを入力する書込
み端子、RDはメモリ13から読出しされたデータを取り出
し、かつシフトレジスタ14の端子Ｄに導く読出し端子で
ある。
次に、上記実施例の動作について第２図のタイミング
チャートを参照して説明する。
チャートを参照して説明する。
まず、第２図（ａ）に示すように、フロッピーディス
ク装置の動作に入る前に、電源が投入される。このと
き、電源監視回路11からローベレルのPSn信号が作成さ
れ、第２図（ｂ）に示すように、メモリ読出しタイミン
グ作成回路12に入力される。
ク装置の動作に入る前に、電源が投入される。このと
き、電源監視回路11からローベレルのPSn信号が作成さ
れ、第２図（ｂ）に示すように、メモリ読出しタイミン
グ作成回路12に入力される。
このPSn信号の発生より一定時間T1の間、フロッピー
ディスク装置の制御回路は、第２図（ｃ）に示すよう
に、メモリ14の取り込み回路以外は、リセット状態に保
持され、フロッピーディスク装置はホストシステム側よ
りの信号を受けない。
ディスク装置の制御回路は、第２図（ｃ）に示すよう
に、メモリ14の取り込み回路以外は、リセット状態に保
持され、フロッピーディスク装置はホストシステム側よ
りの信号を受けない。
このフロッピーディスク装置の準備状態の時間T1（第
２図（ｃ））内にメモリ読出しタイミング作成回路12は
PSn信号を入力して動作状態となり、第２図（ｄ）に示
すように、クロック端子CKに入力されたクロック信号を
カウントして、メモリ読出しタイミング信号を作成す
る。
２図（ｃ））内にメモリ読出しタイミング作成回路12は
PSn信号を入力して動作状態となり、第２図（ｄ）に示
すように、クロック端子CKに入力されたクロック信号を
カウントして、メモリ読出しタイミング信号を作成す
る。
まず、第２図（ｆ）に示すように、時間T2でメモリ13
に対し、読出しコマンドの発生を行うとともにアドレス
指定を行い、時間T2が経過すると、第２図（ｆ）で時間
T3として示すように、メモリ13に書き込まれているデー
タが第２図（ｅ）に示すように読み出され、読出し端子
RDを経由して、シフトレジスタ14の端子Ｄにクロック信
号にしたがって入力され、それぞれセレクタ20、21を設
定する制御回路15のタイミング信号をシフトレジスタ14
の出力端子1Q、１、2Q、２から出力される。
に対し、読出しコマンドの発生を行うとともにアドレス
指定を行い、時間T2が経過すると、第２図（ｆ）で時間
T3として示すように、メモリ13に書き込まれているデー
タが第２図（ｅ）に示すように読み出され、読出し端子
RDを経由して、シフトレジスタ14の端子Ｄにクロック信
号にしたがって入力され、それぞれセレクタ20、21を設
定する制御回路15のタイミング信号をシフトレジスタ14
の出力端子1Q、１、2Q、２から出力される。
この出力端子1Qの出力がハイレベルのときにレディ信
号がアンドゲート16から出力され、セレクタ20でセレク
トされて、インタフェース出力信号として出力される。
号がアンドゲート16から出力され、セレクタ20でセレク
トされて、インタフェース出力信号として出力される。
また、シフトレジスタ14の出力端子1Qの出力がローレ
ベルのときには、シフトレジスタ14の出力端子１の出
力がハイレベルとなるので、今度はディスクイン信号が
アンドゲート17から出力され、セレクタ20でこのディス
クイン信号がセレクトされて、インタフェース出力信号
として出力される。
ベルのときには、シフトレジスタ14の出力端子１の出
力がハイレベルとなるので、今度はディスクイン信号が
アンドゲート17から出力され、セレクタ20でこのディス
クイン信号がセレクトされて、インタフェース出力信号
として出力される。
同様にして、シフトレジスタ14の出力端子2Q、２の
出力がそれぞれハイレベルになると、アンドゲート18、
19からそれぞれドレイブセレクト信号、インユース信号
が出力され、セレクタ21により、これらをセレクトして
使用中表示用の発光ダイオード22を点灯させる。
出力がそれぞれハイレベルになると、アンドゲート18、
19からそれぞれドレイブセレクト信号、インユース信号
が出力され、セレクタ21により、これらをセレクトして
使用中表示用の発光ダイオード22を点灯させる。
このように、メモリ13に書き込む情報を変えることに
より、メモリ13から読み出された情報をシフトレジスタ
14に入力し、このシフトレジスタ14の出力をセレクタ2
0、21のセレクト動作のタイミングの信号として設定す
ることができる。
より、メモリ13から読み出された情報をシフトレジスタ
14に入力し、このシフトレジスタ14の出力をセレクタ2
0、21のセレクト動作のタイミングの信号として設定す
ることができる。
次いで、上述のように、第２図（ｃ）に示すごとくデ
ータをメモリ13から取り込む時間T3が経過すると、すな
わち、時間T1が経過すると、フロッピーディスク装置
は、スタンバイ状態となり、ホストシステムの信号によ
り、フロッピーディスク装置が動作する。
ータをメモリ13から取り込む時間T3が経過すると、すな
わち、時間T1が経過すると、フロッピーディスク装置
は、スタンバイ状態となり、ホストシステムの信号によ
り、フロッピーディスク装置が動作する。
また、クロック端子CK、読出し端子RD、書き込み端子
WDにメモリ13を書き込むテスタを接続することにより、
メモリ13の内容の読み取りおよび書き込みが実施でき
る。
WDにメモリ13を書き込むテスタを接続することにより、
メモリ13の内容の読み取りおよび書き込みが実施でき
る。
発明の効果 本発明は上記実施例より明らかなように、メモリに任
意のタイミングで情報を書込み、メモリ読出しタイミン
グ作成回路で作成したタイミングでメモリの内容を読出
してシフトレジスタに入力し、シフトレジスタからセレ
クタのセレクト信号として任意のタイミング信号でロジ
ック回路に出力するようにしたものであり、電気回路の
スイッチやチップ抵抗器を削減できるとともに、タイミ
ング設定の変更の必要が発生したときに、容易に変更で
きる。
意のタイミングで情報を書込み、メモリ読出しタイミン
グ作成回路で作成したタイミングでメモリの内容を読出
してシフトレジスタに入力し、シフトレジスタからセレ
クタのセレクト信号として任意のタイミング信号でロジ
ック回路に出力するようにしたものであり、電気回路の
スイッチやチップ抵抗器を削減できるとともに、タイミ
ング設定の変更の必要が発生したときに、容易に変更で
きる。
また、メモリの情報を読み出すことにより、ロジック
の設定状況等が確認できるので、保守や調整、検査の管
理が効率化できるという効果を有する。
の設定状況等が確認できるので、保守や調整、検査の管
理が効率化できるという効果を有する。
第１図は本発明の一実施例によるフロッピーディスク装
置の概略ブロック図、第２図は同装置のメモリの内容の
取り込みを説明するためのタイミングチャート、第３図
および第４図はそれぞれ従来のフロッピーディスク装置
におけるロジックタイミング指定を行う場合のロジック
回路の回路図である。 11……電源監視回路、12……メモリ読出しタイミング作
成回路、13……メモリ、14……シフトレジスタ、16〜19
……アンドゲート、15……ロジック回路、20、21……セ
レクタ、22……発光ダイオード。
置の概略ブロック図、第２図は同装置のメモリの内容の
取り込みを説明するためのタイミングチャート、第３図
および第４図はそれぞれ従来のフロッピーディスク装置
におけるロジックタイミング指定を行う場合のロジック
回路の回路図である。 11……電源監視回路、12……メモリ読出しタイミング作
成回路、13……メモリ、14……シフトレジスタ、16〜19
……アンドゲート、15……ロジック回路、20、21……セ
レクタ、22……発光ダイオード。
Claims (1)
- 【請求項１】任意のタイミングで再書込み可能なメモリ
と、このメモリの読出しタイミングを作成するメモリ読
出しタイミング作成回路と、上記読出しタイミングで読
出された上記メモリの内容を取り込んでロジックタイミ
ングを決定して出力するシフトレジスタと、このシフト
レジスタの出力によりフロッピーディスク装置にメディ
アが装着されている信号とこメディアが装着されかつ上
記フロッピーディスク装置が読出し、書込み準備の整っ
た状態を知らせる信号のセレクトを行い、かつ接続され
るフロッピーディスク装置をホストシステムが選択して
いる信号と使用中表示用の発光素子点灯のための信号と
のセレクトを行うロジック回路を備えたフロッピーディ
スク装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2067735A JPH087930B2 (ja) | 1990-03-16 | 1990-03-16 | フロッピーディスク装置 |
| US07/668,175 US5301293A (en) | 1990-03-16 | 1991-03-12 | Logic circuit for selecting signals indicative of operating states of floppy disk apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2067735A JPH087930B2 (ja) | 1990-03-16 | 1990-03-16 | フロッピーディスク装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03268266A JPH03268266A (ja) | 1991-11-28 |
| JPH087930B2 true JPH087930B2 (ja) | 1996-01-29 |
Family
ID=13353509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2067735A Expired - Lifetime JPH087930B2 (ja) | 1990-03-16 | 1990-03-16 | フロッピーディスク装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5301293A (ja) |
| JP (1) | JPH087930B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2606098B2 (ja) * | 1993-09-16 | 1997-04-30 | 日本電気株式会社 | スタンバイ機能を持つフロッピィディスクコントローラ |
| US5675833A (en) * | 1994-06-29 | 1997-10-07 | Microsoft Corporation | Apparatus and method for detecting insertions and removals of floppy disks by monitoring write-protect signal |
| US5625799A (en) * | 1994-06-29 | 1997-04-29 | Microsoft Corporation | Method and apparatus for determining the logic and functionality of a changeline |
| KR0157688B1 (ko) * | 1995-02-24 | 1998-11-16 | 김광호 | 동작상태 표시부를 갖는 컴퓨터 시스템 및 그 제어방법 |
| KR0167644B1 (ko) * | 1995-11-30 | 1999-02-01 | 김광호 | 다수의 통신 전송 방식을 선택적으로 사용하기 위한 통신시스템 |
| CN1088218C (zh) * | 1999-11-14 | 2002-07-24 | 邓国顺 | 用于数据处理系统的快闪电子式外存储方法及其装置 |
| JP2002074930A (ja) | 2000-09-05 | 2002-03-15 | Alps Electric Co Ltd | フロッピー（登録商標）ディスク駆動装置 |
| US20040034738A1 (en) * | 2002-08-13 | 2004-02-19 | Ke-Pu Huang | Structure of an extendable and detachable USB memory |
| US7277987B2 (en) * | 2003-05-26 | 2007-10-02 | Canon Kabushiki Kaisha | Information processing apparatus, storage medium supporting device, and identifier changing method |
| US20060031599A1 (en) * | 2004-08-09 | 2006-02-09 | International Business Machines Corporation | Shared led control within a storage enclosure via modulation of a single led control signal |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4940969A (en) * | 1989-05-22 | 1990-07-10 | Databook, Inc. | Apparatus and method for indicating when it is safe and unsafe to insert a memory cartridge into or remove a memory cartridge from a memory cartridge receiving device |
-
1990
- 1990-03-16 JP JP2067735A patent/JPH087930B2/ja not_active Expired - Lifetime
-
1991
- 1991-03-12 US US07/668,175 patent/US5301293A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03268266A (ja) | 1991-11-28 |
| US5301293A (en) | 1994-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH087930B2 (ja) | フロッピーディスク装置 | |
| US5438536A (en) | Flash memory module | |
| JP2744738B2 (ja) | 半導体記憶装置 | |
| KR100231394B1 (ko) | 표시장치 | |
| JPH0628528A (ja) | Ｉｃカード用インターフェース回路 | |
| JPH0420201B2 (ja) | ||
| RU98119737A (ru) | Схемное устройство с некоторым числом электронных схемных компонентов | |
| JPS6113315B2 (ja) | ||
| US5293601A (en) | Floppy disk control unit and apparatus having a floppy disk control unit | |
| JP3758931B2 (ja) | Ｆｄｄ装置 | |
| KR920003271B1 (ko) | 마이컴의 제어에 의한 메모리 라이트 방지회로 | |
| KR960001096B1 (ko) | 부팅 드라이브 시스템 | |
| EP0217348B1 (en) | Memory connected state detecting circuit | |
| KR900002433B1 (ko) | 액정콘트롤러 자동 초기화회로 | |
| JP3039631B2 (ja) | 信号線監視装置 | |
| JPS592116B2 (ja) | 半導体メモリ | |
| JP2877505B2 (ja) | Ｌｓｉ実装ボード及びデータ処理装置 | |
| JPS587710Y2 (ja) | インジケ−タ装置 | |
| JP3022792B2 (ja) | 半導体集積回路装置 | |
| JPH07174827A (ja) | 半導体試験装置の試験パターン発生装置 | |
| JP3117984B2 (ja) | 半導体不揮発性メモリ装置 | |
| JPH0675866A (ja) | メモリ制御回路 | |
| JPS5810240Y2 (ja) | Ｉｃメモリユニツト | |
| KR0116678Y1 (ko) | 하드 디스크의 동작 상태 표시장치 | |
| JPH08123582A (ja) | 情報入出力装置 |