JPS587710Y2 - インジケ−タ装置 - Google Patents

Description

【考案の詳細な説明】 この考案は、テレビジョン受像機においてメモノー素子
を用いたディジタル電子選局方式の選局装置に関して、
チューニング電圧書込み読出し切換スイッチ及びメモリ
ーキーの操作時の動作確認用などとして有効なインジケ
ータ装置に関するものである。

一般にディジタル制御装置において、メモリー素子を用
いたプログラム可能な制御方式の場合、あらかじめ制御
実行のためのプログラムを組んでメモリー素子に記憶さ
せておく必要がある。

そのためプログラムを記憶させるモードと、プログラム
を実行させるモードとを切換える外部スイッチを必要と
するとともに、メモリーにプログラム内容を指定番地に
入力するためのキーボタン等を備えることが多い。

このような装置を家庭電気製品等に使用する場合には、
操作の面で使用者がまごつかないようにインジケータラ
ンプ等を操作スイッチ等と連動させて、視覚的に操作の
確認ができるようにする方が好ましい。

しかし、モード切換スイッチ、メモリーキーそれぞれに
インジケータを備えては価格及びスペースの面で不経済
となってしまう。

又、どちらか一方だけに付ける場合には下記の点で不都
合が生じる。

即ち、モード切換えのみに使用すると、メモリーキーを
押しても視覚的に何等の変化がないので、メモリー人力
記憶が確実になされたかどうかが不明確となる。

また、メモリーキーのみに使用するとモード切換スイッ
チを書込みモードから読出しモードに最後に戻すのを忘
れる可能性が多くなる。

この考案は上記の事情に対処すべくなされたもので、１
つのインジケータでモード切換スイッチの切換え及びメ
モリーキー操作時に全て視覚的な変化を与えて操作時の
動作モードの確認の容易性及びスイッチの戻し忘れ防止
等を得るインジケータ装置を提供することを目的とする
ものである。

以下この考案の実施例を図面を参照して詳細に説明する
。

すなわち、図において、１１は中央演算処理装置（以下
ＣＰＵと称する）であす、１２は記憶装置である。

前記ＣＰＵＩＩは、記憶指令制御端ａを有し、ここにハ
イレベルの信号たとえば電源電圧（十Ｂ）が加えられる
と、データ入力端Ｃの情報を読込み、記憶装置１２に対
して記憶情報導入端ｅ、ｅ’を介して読込み情報を記憶
させるように設定されている。

また、前記ＣＰＵＩＩは、読出指令制御端すを有するも
ので、ここにロウレベルの信号たとえば電源電圧（十Ｂ
）が断のときの信号が加えられると、他の番地指定信号
入力端（図示せず）に加れる指定信号によって、記憶装
置１２の記憶情報（指定番地のもの）を記憶情報導出端
ｆ’、ｆ及びデ−タ入力端ｄを通して出力するように設
定されている。

前記ＣＰＵ１１の記憶指令制御端ａ及び読出指令制御端
すに対しては、記憶指令用スイッチ手段として設けられ
たメモリーキー１３、さらにモード切換スイッチ装置Ｕ
が付加して設けられる。

すなわち、前記記憶指令制御端ａは、メモリーキー１３
の一方短絡用の端子１３□に接続される。

また、前記読出指令制御端すは、メモリーキー１３の他
方の短絡用の端子１３□に接続されるとともに、前記モ
ード切換スイッチ装置艮の第１の切換端子１４、に接続
されている。

前記メモリーキーＵは操作によってその第１゜第２の端
子１３．．１３□間を短絡あるいは開放できる。

また、前記モード切換スイッチ装置Ｕは、第１．第２の
切換端子１４．．１４□を有し、その可動端子１４３を
何れか一方の切換端子に選択接続することができる。

可動端子１４３は電源端子１５に接続されている。

更に、前記読出指令制御端すには、発光素子１６のアノ
ードが接続され、この素子のカソードは、抵抗１７を介
して接地されている。

また前記記憶指令制御端すは、ダイオード１８のアノー
ドに接続されており、このダイオード１８のカソードは
前記発光素子１６のカソードと抵抗１７の接続点に接続
されている。

この考案は上記の如く構成されるもので次に動作を説明
する。

まずモード切換スイッチ装置Ｕが書込みモードにするた
めに端子１４１側に切換えられると、インジケータとし
ての発光素子１６が点灯する。

次にＣＰＵＩＩのデータ入力端Ｃに対する入力を設定後
にメモリーキー星を操作してその端子１３□、１３□間
を短絡すると、ＣＰＵ１１の記憶指令制御端ａに書込み
信号が加わるとともに、ダイオード１８を通して抵抗１
７に電流が流れる。

この場合抵抗１７と発光素子１６及びダイオード１８の
交点の電圧は、電源電圧（十Ｂ）から発光素子１６又は
ダイオード１８の電圧降下分の小さい方だけ下がった電
圧となる。

一般に発光素子（ＬＥＤ）の電圧降下は発光するに充分
の電流（１５〜２０ｍＡ）が流れる場合１．５Ｖ以上と
なるのに対しシリコンダイオードの順方向電圧（■Ｆ）
は０．４〜０．８ Ｖである。

このためメモリーキーリが押されて端子１３□、１３□
間を短絡している間は抵抗との交点電圧は、＋Ｂ −０
，４Ｖ〜十Ｂ−０，８Ｖとなり、発光素子１６は順方向
バイアスが小さくなり、非導通となるため消灯状態とな
る。

このように書込みモード時は、発光素子は点灯を継続す
る。

（これによってモードを確認できる。）そして、メモリ
ーキーが押されると消灯する。

（これによって、情報が書込まれたことを確認できる。

）また、読出し７モ一ド時は、スイッチ装置１４が端子
１４□側に切換えられるために発光素子は常に消灯して
いる。

なお、従来２つの発光素子を用いて、モード切換え表示
と、記憶指令操作の表示とを別々に行う方法も考えられ
たが構成が複雑になるとともに部品数も多くなり、好ま
しくない。

この点この考案の装置によると、発光素子は１つで良く
、多くの操作状態を表示することができる。

このように、この考案は、１つの発光素子でモードの切
換え及びメモリーキー操作時に全て視覚的な変化を与え
ることができる安価な構成とし得しかも、スペース的に
も有利で、動作の確認及びスイッチの戻し忘れ等を極力
押え得るインジケータ装置を提供することができる。

【図面の簡単な説明】 図はこの考案インジケータ装置の一実施例を示す構成説
明図である。 １１・・・・・・中央演算処理装置（ＣＰＵ）、１２・
・・・・・記憶装置、す・・・・・・記憶指令用スイッ
チ手段（メモリーキー）、秤・・・・・モード切換スイ
ッチ装置、１６・・・・・・発光素子、１７・・・・・
・抵抗、１８・・・・・・ダイオード。

Claims (1)

【実用新案登録請求の範囲】
1. 記憶情報導入端及び記憶情報導出端を有した記憶装置と
   、この記憶装置に対する情報書込み及び読出し制御が可
   能で前記記憶情報導入及び導出端に対応したデータ入力
   端及びデータ出力端を有した中央演算処理装置と、この
   中央演算処理装置に設けられ、前記記憶装置に対する情
   報書込み及び読出し指令を所定の電圧によって行うため
   の記憶指令制御端及び読出指令制御端と、前記読出指令
   制御端に一方の被選択側の端子が接続されておりこれに
   所定の電圧を選択的に出力することのできるモード切換
   スイッチ装置と、このスイッチ装置の前記被選択側の端
   子に一方の短絡用端子が接続され、他方の短絡用端子が
   前記記憶指令制御端に接続されており両短絡用端子間を
   任意に短絡又は開放できる記憶指令用スイッチ手段と、
   前記モード切換スイッチ装置の前記被選択側端子に一方
   の端子が接続された他方の端子が抵抗を介して基準電位
   端に接続された発光素子と、前記記憶指令用スイッチ手
   段の他方の短絡用端子に一方の端子が接続され他方の端
   子が前記発光素子と抵抗との接続点に接続されたダイオ
   ードとを具備したことを特徴とするインジケータ装置。