JPS6226119B2 - - Google Patents
Info
- Publication number
- JPS6226119B2 JPS6226119B2 JP14751279A JP14751279A JPS6226119B2 JP S6226119 B2 JPS6226119 B2 JP S6226119B2 JP 14751279 A JP14751279 A JP 14751279A JP 14751279 A JP14751279 A JP 14751279A JP S6226119 B2 JPS6226119 B2 JP S6226119B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- memory
- power
- match
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 48
- 238000013500 data storage Methods 0.000 claims description 14
- 230000010355 oscillation Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Power Sources (AREA)
- Direct Current Feeding And Distribution (AREA)
Description
【発明の詳細な説明】
本発明は電源オフ状態の間にも電源遮断時（電
源オン状態から電源オフ状態に転じた時）の回路
状態又は信号等のデータを記憶保持させておく装
置に関するものである。
源オン状態から電源オフ状態に転じた時）の回路
状態又は信号等のデータを記憶保持させておく装
置に関するものである。
テレビ受像機のチヤネルセレクタを機械的スイ
ツチにて構成した場合には、電源スイツチを開路
して電源オフとしても電源遮断時のチヤネル選択
状態はそのまま記憶保持されている。ところが純
電子的スイツチにて構成した場合には電源遮断に
伴つてそれまでのチヤネル選択状態、即ち純電子
的スイツチの操作状態は記憶されることなく揮発
してしまう。従つて電源オフ状態の間にも電源遮
断時のチヤネル選択状態を記憶保持させておくこ
とを望む場合は不揮発性メモリを設け、電源遮断
操作と同時的にその時点でのチヤネル選択状態を
この不揮発性メモリに記憶させるような構成とす
る必要がある。然るところ純電子的スイツチには
100万回以上の電源オン／オフに耐えることが要
求され、またこれを満たしているのに対し、不揮
発性メモリは書き換え回数の増大に伴い劣化して
破損し易くなり、その寿命は10万回程度が限度で
あり、受像機全体としての寿命は不揮発性メモリ
の短寿命にて制限されるという不都合がある。
ツチにて構成した場合には、電源スイツチを開路
して電源オフとしても電源遮断時のチヤネル選択
状態はそのまま記憶保持されている。ところが純
電子的スイツチにて構成した場合には電源遮断に
伴つてそれまでのチヤネル選択状態、即ち純電子
的スイツチの操作状態は記憶されることなく揮発
してしまう。従つて電源オフ状態の間にも電源遮
断時のチヤネル選択状態を記憶保持させておくこ
とを望む場合は不揮発性メモリを設け、電源遮断
操作と同時的にその時点でのチヤネル選択状態を
この不揮発性メモリに記憶させるような構成とす
る必要がある。然るところ純電子的スイツチには
100万回以上の電源オン／オフに耐えることが要
求され、またこれを満たしているのに対し、不揮
発性メモリは書き換え回数の増大に伴い劣化して
破損し易くなり、その寿命は10万回程度が限度で
あり、受像機全体としての寿命は不揮発性メモリ
の短寿命にて制限されるという不都合がある。
本発明は斯かる事情に鑑みてなされたものであ
つて、電源遮断時のデータを記憶させるための不
揮発性メモリを複数用い、合理的なバツクアツプ
を順次的に行わせることによつて、全体として純
電子的スイツチに比して遜色のない長寿命の不揮
発性記憶装置を提供することを目的とし、以下に
本発明をその実施例を示す図面に基いて詳述す
る。
つて、電源遮断時のデータを記憶させるための不
揮発性メモリを複数用い、合理的なバツクアツプ
を順次的に行わせることによつて、全体として純
電子的スイツチに比して遜色のない長寿命の不揮
発性記憶装置を提供することを目的とし、以下に
本発明をその実施例を示す図面に基いて詳述す
る。
図面は本発明に係る不揮発性記憶装置を装備し
てなるテレビ受像機要部の略示ブロツク図であ
る。アンテナ１１で捉えられた電波は高周波増幅
回路１２、混合回路１３、中間周波増幅回路１４
を経て図示しない映像検波回路、音声回路へ伝達
される。１５は混合回路１３に局部発振周波数を
与える局部発振回路、２２は局部発振周波数を可
変制御するためのデイジタル電圧情報を記憶して
いる記憶部であつて、純電子的スイツチよりなる
チヤネルセレクタ２１がその選局操作状態に応じ
て発するデイジタル信号を受け、これに対応する
デイジタル電圧情報を出力する。このデイジタル
電圧情報はＤ／Ａ（デイジタル／アナログ）変換
器２３にてアナログ電圧に変換され、局部発振回
路１５に加えられ、これによつて局部発振回路１
５はチヤネルセレクタ２１の選局操作状態に応じ
た局部発振周波数を発するようになつている。３
は本発明に係る不揮発性記憶装置であり、電源遮
断時におけるチヤネルセレクタ２１の選局操作状
態に係るデータを記憶するものであり、電源再投
入時にはこの記憶データをチヤネルセレクタ２１
にセツトし、電源遮断時と同様の選局状態とする
ように使用される。２０は電源オン、オフの検出
の外、チヤネルセレクタ２１と記憶装置３との間
の信号転送等の制御を行うコントローラである。
てなるテレビ受像機要部の略示ブロツク図であ
る。アンテナ１１で捉えられた電波は高周波増幅
回路１２、混合回路１３、中間周波増幅回路１４
を経て図示しない映像検波回路、音声回路へ伝達
される。１５は混合回路１３に局部発振周波数を
与える局部発振回路、２２は局部発振周波数を可
変制御するためのデイジタル電圧情報を記憶して
いる記憶部であつて、純電子的スイツチよりなる
チヤネルセレクタ２１がその選局操作状態に応じ
て発するデイジタル信号を受け、これに対応する
デイジタル電圧情報を出力する。このデイジタル
電圧情報はＤ／Ａ（デイジタル／アナログ）変換
器２３にてアナログ電圧に変換され、局部発振回
路１５に加えられ、これによつて局部発振回路１
５はチヤネルセレクタ２１の選局操作状態に応じ
た局部発振周波数を発するようになつている。３
は本発明に係る不揮発性記憶装置であり、電源遮
断時におけるチヤネルセレクタ２１の選局操作状
態に係るデータを記憶するものであり、電源再投
入時にはこの記憶データをチヤネルセレクタ２１
にセツトし、電源遮断時と同様の選局状態とする
ように使用される。２０は電源オン、オフの検出
の外、チヤネルセレクタ２１と記憶装置３との間
の信号転送等の制御を行うコントローラである。
次に本発明に係る不揮発性記憶装置３について
説明する。３１は電源遮断時におけるチヤネルセ
レクタ２１の選局操作状態に係るデータを保持す
るレジスタであり、このデータレジスタ３１への
転送は電源遮断を検出したコントローラ２０によ
り制御される。
説明する。３１は電源遮断時におけるチヤネルセ
レクタ２１の選局操作状態に係るデータを保持す
るレジスタであり、このデータレジスタ３１への
転送は電源遮断を検出したコントローラ２０によ
り制御される。
３２は複数、例えば20個の不揮発性メモリ、３
ａ，３ｂ，３ｃ…３ｔからなるデータ記憶部であ
つて、レジスタ３１に保持されたデータを記憶す
るためのものであり、夫々に対するデータの書込
み、また夫々からのデータの読出しは各メモリに
割付けたアドレスを指定することによつて行われ
る。３３は不揮発性メモリよりなるアドレス記憶
部であつて、データ記憶部３２の書込、読出に与
るアドレスを記憶しておくものである。３４はデ
ータ記憶部３２のアドレスカウンタであつて、ア
ドレス記憶部３３の内容をセツトし、このアドレ
スカウンタ３４にセツトされた内容に従つてレジ
スタ３１からデータ記憶部３２へのデータ書込、
及びデータ記憶部３２から後述する制御部３５へ
転送すべきデータの読出しが行われる。制御部３
５はレジスタ３１の保持データと、データ記憶部
３２における、アドレスカウンタ３４にて指定さ
れた不揮発性メモリから読出したデータとの一
致・不一致を判定するものであつて、不一致であ
る場合には、アドレスカウンタ３４の内容を変更
させて、前述のデータを読出した不揮発性メモリ
とは異るアドレスの不揮発性メモリへ改めてレジ
スタ３１の保持データを書込ませると共に、変更
されたアドレスカウンタ３４の内容をアドレス記
憶部３３に書込ませる作用を営み、また電源再投
入の際にはアドレスカウンタ３４にて指定された
アドレスの不揮発性メモリからその記憶内容を読
出してこれをチヤネルセレクタ２１へ出力させる
外、この記憶装置３の中枢制御回路として機能す
る。
ａ，３ｂ，３ｃ…３ｔからなるデータ記憶部であ
つて、レジスタ３１に保持されたデータを記憶す
るためのものであり、夫々に対するデータの書込
み、また夫々からのデータの読出しは各メモリに
割付けたアドレスを指定することによつて行われ
る。３３は不揮発性メモリよりなるアドレス記憶
部であつて、データ記憶部３２の書込、読出に与
るアドレスを記憶しておくものである。３４はデ
ータ記憶部３２のアドレスカウンタであつて、ア
ドレス記憶部３３の内容をセツトし、このアドレ
スカウンタ３４にセツトされた内容に従つてレジ
スタ３１からデータ記憶部３２へのデータ書込、
及びデータ記憶部３２から後述する制御部３５へ
転送すべきデータの読出しが行われる。制御部３
５はレジスタ３１の保持データと、データ記憶部
３２における、アドレスカウンタ３４にて指定さ
れた不揮発性メモリから読出したデータとの一
致・不一致を判定するものであつて、不一致であ
る場合には、アドレスカウンタ３４の内容を変更
させて、前述のデータを読出した不揮発性メモリ
とは異るアドレスの不揮発性メモリへ改めてレジ
スタ３１の保持データを書込ませると共に、変更
されたアドレスカウンタ３４の内容をアドレス記
憶部３３に書込ませる作用を営み、また電源再投
入の際にはアドレスカウンタ３４にて指定された
アドレスの不揮発性メモリからその記憶内容を読
出してこれをチヤネルセレクタ２１へ出力させる
外、この記憶装置３の中枢制御回路として機能す
る。
次に上述の如く構成された本発明の記憶装置３
の動作について説明する。図示しない電源スイツ
チが開路操作されるとコントローラ２０はこれを
検出して、制御部３５へ報じると共にチヤネルセ
レクタ２１のこの時点における選局操作状態を表
すデータをレジスタ３１へ入力し、これを保持さ
せる。制御部３５はアドレスカウンタ３４にアド
レス記憶部３３の内容（例えば不揮発性メモリ３
ａに割付けたアドレス「１」）を取込ませ、これ
によりメモリ３ａに対して、レジスタ３１へ入力
されて保持されているデータ（以下入力データと
いう）を書込む。次いで制御部３５はアドレスカ
ウンタ３４の内容に従いメモリ３ａに書込まれて
いるデータを読出すと共にレジスタ３１から入力
データを取込み、メモリ３ａからの読出しデータ
と入力データとの一致・不一致を判定する。一致
した場合は入力データが正しくメモリ３ａに書込
まれたことになり、不一致の場合は誤つたデータ
がメモリ３ａに書込まれたことになる。つまり、
制御部３５はメモリ３ａに書込まれたデータの正
誤を判定する手段として機能する。本発明装置の
使用開始当初はメモリ３ａは当然正常に動作する
から、制御部３５の判定結果は一致となり、電源
再投入時までその動作は休止する。そして電源が
再投入されるとコントローラ２０はこれを制御部
３５に報じる。制御部３５はこれを受けて電源オ
フの間も揮発することなく記憶されていたアドレ
ス記憶部３３の内容をアドレスカウンタ３４に取
込ませ、該アドレスカウンタ３４の内容を読出し
アドレスとして、メモリ３ａから電源オフの間も
揮発することなく記憶されていたデータを読出
し、これをチヤネルセレクタ２１にセツトする。
従つてチヤネルセレクタ２１はこの電源再投入時
において電源遮断時と同様の選局操作状態に復す
ることになる。
の動作について説明する。図示しない電源スイツ
チが開路操作されるとコントローラ２０はこれを
検出して、制御部３５へ報じると共にチヤネルセ
レクタ２１のこの時点における選局操作状態を表
すデータをレジスタ３１へ入力し、これを保持さ
せる。制御部３５はアドレスカウンタ３４にアド
レス記憶部３３の内容（例えば不揮発性メモリ３
ａに割付けたアドレス「１」）を取込ませ、これ
によりメモリ３ａに対して、レジスタ３１へ入力
されて保持されているデータ（以下入力データと
いう）を書込む。次いで制御部３５はアドレスカ
ウンタ３４の内容に従いメモリ３ａに書込まれて
いるデータを読出すと共にレジスタ３１から入力
データを取込み、メモリ３ａからの読出しデータ
と入力データとの一致・不一致を判定する。一致
した場合は入力データが正しくメモリ３ａに書込
まれたことになり、不一致の場合は誤つたデータ
がメモリ３ａに書込まれたことになる。つまり、
制御部３５はメモリ３ａに書込まれたデータの正
誤を判定する手段として機能する。本発明装置の
使用開始当初はメモリ３ａは当然正常に動作する
から、制御部３５の判定結果は一致となり、電源
再投入時までその動作は休止する。そして電源が
再投入されるとコントローラ２０はこれを制御部
３５に報じる。制御部３５はこれを受けて電源オ
フの間も揮発することなく記憶されていたアドレ
ス記憶部３３の内容をアドレスカウンタ３４に取
込ませ、該アドレスカウンタ３４の内容を読出し
アドレスとして、メモリ３ａから電源オフの間も
揮発することなく記憶されていたデータを読出
し、これをチヤネルセレクタ２１にセツトする。
従つてチヤネルセレクタ２１はこの電源再投入時
において電源遮断時と同様の選局操作状態に復す
ることになる。
ところがメモリ３ａに対して10万回程度の書
込、読出しが行われてその寿命が尽きるとレジス
タ３１に保持されたデータがメモリ３ａに正しく
書き込まれない状態になり、入力データとメモリ
３ａからの読出しデータとは不一致となる。そう
すると制御部３５はアドレスカウンタ３４の内容
を例えば＋１するように変更する。そして新たな
アドレスカウンタ３４の内容、つまり「２」をア
ドレスとする不揮発性メモリ、例えば３ｂに改め
てレジスタ３１の保持データを書込ませる。そし
てこれと同時に、又は相前後してアドレスカウン
タ３４の内容「２」をアドレス記憶部３３に書込
み、電源再投入時迄その動作を休止する。而して
電源が再投入されると、これをコントローラ２０
から報じられた制御部３５は前述の場合と同様の
動作を行うが、この場合はアドレス記憶部３５の
内容が「２」となつているのでアドレスカウンタ
３４にもこの「２」がセツトされ、データ記憶部
３２の読出対象はメモリ３ｂとなる。メモリ３ｂ
は新たに使用し始めたものであるから電源遮断時
の正しい入力データが書込まれており、且つこれ
を記憶保持しているから、このデータを読出して
チヤネルセレクタ２１にセツトすることにより、
チヤネルセレクタ２１は電源遮断時の状態に復す
ることになる。以後メモリ３ｂの寿命が尽きる
迄、メモリ３ｂが入力データの記憶に与り、次い
で同様にメモリ３ｃ以下のメモリにバツクアツプ
されていく。
込、読出しが行われてその寿命が尽きるとレジス
タ３１に保持されたデータがメモリ３ａに正しく
書き込まれない状態になり、入力データとメモリ
３ａからの読出しデータとは不一致となる。そう
すると制御部３５はアドレスカウンタ３４の内容
を例えば＋１するように変更する。そして新たな
アドレスカウンタ３４の内容、つまり「２」をア
ドレスとする不揮発性メモリ、例えば３ｂに改め
てレジスタ３１の保持データを書込ませる。そし
てこれと同時に、又は相前後してアドレスカウン
タ３４の内容「２」をアドレス記憶部３３に書込
み、電源再投入時迄その動作を休止する。而して
電源が再投入されると、これをコントローラ２０
から報じられた制御部３５は前述の場合と同様の
動作を行うが、この場合はアドレス記憶部３５の
内容が「２」となつているのでアドレスカウンタ
３４にもこの「２」がセツトされ、データ記憶部
３２の読出対象はメモリ３ｂとなる。メモリ３ｂ
は新たに使用し始めたものであるから電源遮断時
の正しい入力データが書込まれており、且つこれ
を記憶保持しているから、このデータを読出して
チヤネルセレクタ２１にセツトすることにより、
チヤネルセレクタ２１は電源遮断時の状態に復す
ることになる。以後メモリ３ｂの寿命が尽きる
迄、メモリ３ｂが入力データの記憶に与り、次い
で同様にメモリ３ｃ以下のメモリにバツクアツプ
されていく。
本発明装置はこのようにデータ記憶部の各不揮
発性メモリが次々とバツクアツプしていくので記
憶装置全体としての寿命はデータ記憶部を構成す
る不揮発性メモリ単体の寿命とその個数の積とな
り、例えばその個数を20個とする場合は200万同
程度の寿命を確保できることになる。つまり、純
電子的スイツチよりなるチヤネルセレクタの寿命
に見合つた記憶装置の設計が可能となり、テレビ
受像機全体としての寿命延長が図れることにな
る。なお電源遮断時に上述の如き動作を行わせる
為に、チヤネルセレクタ２１、コントローラ２０
及び本発明の記憶装置３の給電電位が電源遮断後
直ちにダウンすることのないよう、電源回路を構
成しておく必要があるが、正常動作状態の不揮発
性メモリに対するデータの書込みが完了する迄チ
ヤネルセレクタ２１がその書込むべきデータを保
持していることが可能である場合はレジスタ３１
は不要である。またアドレス記憶部３５はデータ
記憶部３２の各不揮発性メモリのアドレスそのも
のを記憶させる必要はなく、所要の不揮発性メモ
リを指定できる適宜の情報を記憶させることとし
てもよい。更にアドレスカウンタ３４の内容を変
じて新たなメモリに入力データを書込んだ場合、
その後再度該メモリから、これに書込まれたデー
タを読出し、入力データとの一致、不一致を判定
することとしてもよい。
発性メモリが次々とバツクアツプしていくので記
憶装置全体としての寿命はデータ記憶部を構成す
る不揮発性メモリ単体の寿命とその個数の積とな
り、例えばその個数を20個とする場合は200万同
程度の寿命を確保できることになる。つまり、純
電子的スイツチよりなるチヤネルセレクタの寿命
に見合つた記憶装置の設計が可能となり、テレビ
受像機全体としての寿命延長が図れることにな
る。なお電源遮断時に上述の如き動作を行わせる
為に、チヤネルセレクタ２１、コントローラ２０
及び本発明の記憶装置３の給電電位が電源遮断後
直ちにダウンすることのないよう、電源回路を構
成しておく必要があるが、正常動作状態の不揮発
性メモリに対するデータの書込みが完了する迄チ
ヤネルセレクタ２１がその書込むべきデータを保
持していることが可能である場合はレジスタ３１
は不要である。またアドレス記憶部３５はデータ
記憶部３２の各不揮発性メモリのアドレスそのも
のを記憶させる必要はなく、所要の不揮発性メモ
リを指定できる適宜の情報を記憶させることとし
てもよい。更にアドレスカウンタ３４の内容を変
じて新たなメモリに入力データを書込んだ場合、
その後再度該メモリから、これに書込まれたデー
タを読出し、入力データとの一致、不一致を判定
することとしてもよい。
なお本発明装置はテレビ受像機のチヤネルセレ
クタに限らず純電子的スイツチを利用した機器一
般に広く適用できることは勿論である。
クタに限らず純電子的スイツチを利用した機器一
般に広く適用できることは勿論である。
図面は本発明装置の一例をテレビ受像機に装備
した場合の略示ブロツク図である。 ３……不揮発性記憶装置、２０……コントロー
ラ、２１……チヤネルセレクタ、３１……レジス
タ、５２……データ記憶部、３５……アドレス記
憶部、３４……アドレスカウンタ、３５……制御
部。
した場合の略示ブロツク図である。 ３……不揮発性記憶装置、２０……コントロー
ラ、２１……チヤネルセレクタ、３１……レジス
タ、５２……データ記憶部、３５……アドレス記
憶部、３４……アドレスカウンタ、３５……制御
部。
Claims (1)
- １ 夫々にアドレスを付した複数の不揮発性メモ
リからなるデータ記憶部と、不揮発性メモリから
なり、前記データ記憶部を構成する一の不揮発性
メモリのアドレス又はこれに関連するデータを記
憶させるべきアドレス記憶部と、２つのデータの
一致・不一致を判定するデータ正誤判定手段とを
具備し、電源遮断時における入力データをアドレ
ス記憶部の記憶内容に基いて指定されるデータ記
憶部の一の不揮発性メモリに記憶させ、然る後、
該不揮発性メモリから読出したデータと前記入力
データとの一致・不一致をデータ正誤判定手段に
て判定し、不一致である場合には、前記入力デー
タをデータ記憶部の他の不揮発性メモリに記憶さ
せると共に、この不揮発性メモリのアドレス又は
これに関連するデータをアドレス記憶部に記憶さ
せるべく構成したことを特徴とする不揮発性記憶
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14751279A JPS5671897A (en) | 1979-11-13 | 1979-11-13 | Nonvolatile storage device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14751279A JPS5671897A (en) | 1979-11-13 | 1979-11-13 | Nonvolatile storage device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5671897A JPS5671897A (en) | 1981-06-15 |
| JPS6226119B2 true JPS6226119B2 (ja) | 1987-06-06 |
Family
ID=15432016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14751279A Granted JPS5671897A (en) | 1979-11-13 | 1979-11-13 | Nonvolatile storage device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5671897A (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58215794A (ja) * | 1982-06-08 | 1983-12-15 | Toshiba Corp | 不揮発性メモリ装置 |
| JPS61227300A (ja) * | 1985-03-29 | 1986-10-09 | Yokogawa Electric Corp | 電気的に変更可能なｒｏｍへの書込み方法 |
| JPS61243585A (ja) * | 1985-04-22 | 1986-10-29 | Anritsu Corp | 度数カウンタ |
| JPS62217499A (ja) * | 1986-03-05 | 1987-09-24 | Canon Inc | カメラの制御装置 |
| JPS61258462A (ja) * | 1986-05-23 | 1986-11-15 | Hitachi Ltd | 電子部品の組立方法 |
| JPS6324796U (ja) * | 1986-07-30 | 1988-02-18 | ||
| US5023813A (en) * | 1989-08-03 | 1991-06-11 | International Business Machines Corporation | Non-volatile memory usage |
| JP2830308B2 (ja) * | 1990-02-26 | 1998-12-02 | 日本電気株式会社 | 情報処理装置 |
| JPH04131950A (ja) * | 1990-09-25 | 1992-05-06 | Matsushita Electric Ind Co Ltd | 不揮発性メモリー制御回路 |
| JPH0793555B2 (ja) * | 1992-02-14 | 1995-10-09 | 富士通テン株式会社 | 自動同調受信機 |
-
1979
- 1979-11-13 JP JP14751279A patent/JPS5671897A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5671897A (en) | 1981-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5328020B2 (ja) | メモリ装置及びメモリアクセス方法 | |
| JPS6226119B2 (ja) | ||
| US6754115B2 (en) | Nonvolatile semiconductor memory device with backup memory block | |
| US20050246513A1 (en) | Electronic control device and data adjustment method | |
| JP2009163597A (ja) | 電源状態検出装置 | |
| US5701436A (en) | Information processing apparatus including synchronous storage having backup registers for storing the latest sets of information to enable state restoration after interruption | |
| JP3893830B2 (ja) | アナログモジュール | |
| JP3271935B2 (ja) | 制御システム | |
| JPH07160392A (ja) | キーコード可変キーボード | |
| JP2663505B2 (ja) | 電子選局装置 | |
| US5542092A (en) | Method and system for setting bus addresses in order to resolve or prevent bus address conflicts between interface cards of a personal computer | |
| JPS61155815A (ja) | 記録計 | |
| JPS5930334B2 (ja) | 自動周波数制御回路 | |
| JPH05166391A (ja) | メモリ装置 | |
| JPS587710Y2 (ja) | インジケ−タ装置 | |
| JPH04287143A (ja) | データ記憶装置 | |
| JPH05128882A (ja) | データ処理装置 | |
| JPH0352251B2 (ja) | ||
| JP5052221B2 (ja) | 半導体集積回路 | |
| JPH03116498A (ja) | 記憶装置 | |
| JP2767794B2 (ja) | マイクロコンピュータ | |
| JPH0472167B2 (ja) | ||
| JPH0355908B2 (ja) | ||
| JPS59191192A (ja) | メモリ制御装置 | |
| JPS6236550B2 (ja) |