JPH1011357A - データ書き込み装置 - Google Patents
データ書き込み装置Info
- Publication number
- JPH1011357A JPH1011357A JP16311196A JP16311196A JPH1011357A JP H1011357 A JPH1011357 A JP H1011357A JP 16311196 A JP16311196 A JP 16311196A JP 16311196 A JP16311196 A JP 16311196A JP H1011357 A JPH1011357 A JP H1011357A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- microcomputer
- level
- address
- flash memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】本発明は、起動プログラムを書き込んだＲＯＭ
を必要とせず、かつフラッシュメモリに起動プログラム
を書き込む必要もなく、フラッシュメモリへのプログラ
ムの書き込みを行う。 【解決手段】マイクロコンピュータ１２に接続されたフ
ラッシュメモリ１４に対し、マイクロコンピュータ１２
に接続・切り離し自在なメモリカード１６に記憶されて
いるプログラムの書き込みを行う場合、マイクロコンピ
ュータ１２の読み出し時のスタートアドレスをアドレス
切替回路１７によりフラッシュメモリ１４又はメモリカ
ード１６のいずれか一方に切り替え、マイクロコンピュ
ータ１２においては割り付けられたメモリカード１６の
アドレスから読み出しを行う。
を必要とせず、かつフラッシュメモリに起動プログラム
を書き込む必要もなく、フラッシュメモリへのプログラ
ムの書き込みを行う。 【解決手段】マイクロコンピュータ１２に接続されたフ
ラッシュメモリ１４に対し、マイクロコンピュータ１２
に接続・切り離し自在なメモリカード１６に記憶されて
いるプログラムの書き込みを行う場合、マイクロコンピ
ュータ１２の読み出し時のスタートアドレスをアドレス
切替回路１７によりフラッシュメモリ１４又はメモリカ
ード１６のいずれか一方に切り替え、マイクロコンピュ
ータ１２においては割り付けられたメモリカード１６の
アドレスから読み出しを行う。
Description
【０００１】
【発明の属する技術分野】本発明は、例えばメモリカー
ドに記憶されているプログラムをフラッシュメモリ（Ｒ
ＯＭ）に書き込んだり・消去するデータ書き込み装置に
関する。
ドに記憶されているプログラムをフラッシュメモリ（Ｒ
ＯＭ）に書き込んだり・消去するデータ書き込み装置に
関する。
【０００２】
【従来の技術】図８はかかるデータ書き込み装置の構成
図である。マイクロコンピュータ１には、バス２を介し
てＲＯＭ３及びフラッシュメモリ４が接続されている。
又、マイクロコンピュータ１には、バス２及び図示しな
いコネクタを介してメモリカード５が接続・切り離し自
在に設けられている。
図である。マイクロコンピュータ１には、バス２を介し
てＲＯＭ３及びフラッシュメモリ４が接続されている。
又、マイクロコンピュータ１には、バス２及び図示しな
いコネクタを介してメモリカード５が接続・切り離し自
在に設けられている。
【０００３】このうちＲＯＭ３には、起動プログラムが
書き込まれる。このような構成であれば、マイクロコン
ピュータ１は、ＲＯＭ３に書き込まれた起動プログラム
に従ってメモリカード５に記憶されているプログラムを
フラッシュメモリ４内に書き込むものとなる。
書き込まれる。このような構成であれば、マイクロコン
ピュータ１は、ＲＯＭ３に書き込まれた起動プログラム
に従ってメモリカード５に記憶されているプログラムを
フラッシュメモリ４内に書き込むものとなる。
【０００４】なお、図９に示すデータ書き込み装置であ
れば、マイクロコンピュータ１は、ＲＯＭ３に書き込ま
れた起動プログラムに従ってメモリカード５に記憶され
ているプログラムを通信手段を用いて読み出し、このプ
ログラムをフラッシュメモリ４内に書き込むものとな
る。
れば、マイクロコンピュータ１は、ＲＯＭ３に書き込ま
れた起動プログラムに従ってメモリカード５に記憶され
ているプログラムを通信手段を用いて読み出し、このプ
ログラムをフラッシュメモリ４内に書き込むものとな
る。
【０００５】一方、図１０は他のデータ書き込み装置の
構成図である。マイクロコンピュータ１には、バス２を
介してフラッシュメモリ４が接続され、かつ図示しない
コネクタを介してメモリカード５が接続・切り離し自在
に設けられている。
構成図である。マイクロコンピュータ１には、バス２を
介してフラッシュメモリ４が接続され、かつ図示しない
コネクタを介してメモリカード５が接続・切り離し自在
に設けられている。
【０００６】このうちフラッシュメモリ４内の一部に
は、起動プログラムが書き込まれる。このような構成で
あれば、マイクロコンピュータ１は、フラッシュメモリ
４の一部に書き込まれた起動プログラムに従ってメモリ
カード５に記憶されているプログラムをフラッシュメモ
リ４内に書き込むものとなる。
は、起動プログラムが書き込まれる。このような構成で
あれば、マイクロコンピュータ１は、フラッシュメモリ
４の一部に書き込まれた起動プログラムに従ってメモリ
カード５に記憶されているプログラムをフラッシュメモ
リ４内に書き込むものとなる。
【０００７】なお、図１１に示すデータ書き込み装置で
あれば、マイクロコンピュータ１は、フラッシュメモリ
４の一部に書き込まれた起動プログラムに従ってメモリ
カード５に記憶されているプログラムを通信手段を用い
て読み出し、このプログラムをフラッシュメモリ４内に
書き込むものとなる。
あれば、マイクロコンピュータ１は、フラッシュメモリ
４の一部に書き込まれた起動プログラムに従ってメモリ
カード５に記憶されているプログラムを通信手段を用い
て読み出し、このプログラムをフラッシュメモリ４内に
書き込むものとなる。
【０００８】
【発明が解決しようとする課題】しかしながら、上記図
８及び図９に示す装置では、起動プログラムを記憶する
ためのＲＯＭ３が必要であり、一方、上記図１０及び図
１１に示す装置では、フラッシュメモリ４に起動プログ
ラムを書き込む手間が必要であり、そのうえ起動プログ
ラムにバクがあった場合にはフラッシュメモリ４を交換
しなければならない。
８及び図９に示す装置では、起動プログラムを記憶する
ためのＲＯＭ３が必要であり、一方、上記図１０及び図
１１に示す装置では、フラッシュメモリ４に起動プログ
ラムを書き込む手間が必要であり、そのうえ起動プログ
ラムにバクがあった場合にはフラッシュメモリ４を交換
しなければならない。
【０００９】そこで本発明は、起動プログラムを書き込
んだＲＯＭを必要とせず、かつフラッシュメモリに起動
プログラムを書き込む必要もないデータ書き込み装置を
提供することを目的とする。
んだＲＯＭを必要とせず、かつフラッシュメモリに起動
プログラムを書き込む必要もないデータ書き込み装置を
提供することを目的とする。
【００１０】
【課題を解決するための手段】請求項１によれば、マイ
クロコンピュータに接続された第１のメモリに対し、マ
イクロコンピュータに接続・切り離し自在な第２のメモ
リに記憶されている少なくともデータの書き込みを行う
データ書き込み装置において、マイクロコンピュータの
データ読み出し時のスタートアドレスを、第１又は第２
のメモリのいずれか一方のメモリに切り替えるメモリ切
替手段を備えたデータ書き込み装置である。
クロコンピュータに接続された第１のメモリに対し、マ
イクロコンピュータに接続・切り離し自在な第２のメモ
リに記憶されている少なくともデータの書き込みを行う
データ書き込み装置において、マイクロコンピュータの
データ読み出し時のスタートアドレスを、第１又は第２
のメモリのいずれか一方のメモリに切り替えるメモリ切
替手段を備えたデータ書き込み装置である。
【００１１】このようなデータ書き込み装置であれば、
マイクロコンピュータのデータ読み出し時のスタートア
ドレスをメモリ切替手段によって第１又は第２のメモリ
のいずれか一方に切り替え、例えば第２のメモリに記憶
されているプログラムを第１のメモリに書き込む。
マイクロコンピュータのデータ読み出し時のスタートア
ドレスをメモリ切替手段によって第１又は第２のメモリ
のいずれか一方に切り替え、例えば第２のメモリに記憶
されているプログラムを第１のメモリに書き込む。
【００１２】請求項２によれば、請求項１記載のデータ
書き込み装置において、メモリ切替手段は、マイクロコ
ンピュータの所定アドレスのアドレス端子の出力レベル
に応じて第１又は第２のメモリをセレクトする機能を有
する。
書き込み装置において、メモリ切替手段は、マイクロコ
ンピュータの所定アドレスのアドレス端子の出力レベル
に応じて第１又は第２のメモリをセレクトする機能を有
する。
【００１３】このようなデータ書き込み装置であれば、
マイクロコンピュータの所定アドレスのアドレス端子の
出力レベルに応じてメモリ切替手段により例えば第１の
メモリをセレクトし、このときにマイクロコンピュータ
は、データ読み出し時のスタートアドレスを第１のメモ
リのアドレスとしてこの第２のメモリに記憶されている
プログラムを読み出す。
マイクロコンピュータの所定アドレスのアドレス端子の
出力レベルに応じてメモリ切替手段により例えば第１の
メモリをセレクトし、このときにマイクロコンピュータ
は、データ読み出し時のスタートアドレスを第１のメモ
リのアドレスとしてこの第２のメモリに記憶されている
プログラムを読み出す。
【００１４】次にマイクロコンピュータの所定アドレス
のアドレス端子の出力レベルに応じてメモリ切替手段に
より例えば第２のメモリをセレクトし、このときにマイ
クロコンピュータは、データ読み出し時のスタートアド
レスを第２のメモリのアドレスとし、先に読み出したプ
ログラムを第２のメモリに書き込む。
のアドレス端子の出力レベルに応じてメモリ切替手段に
より例えば第２のメモリをセレクトし、このときにマイ
クロコンピュータは、データ読み出し時のスタートアド
レスを第２のメモリのアドレスとし、先に読み出したプ
ログラムを第２のメモリに書き込む。
【００１５】請求項３によれば、請求項１記載のデータ
書き込み装置において、メモリ切替手段は、少なくとも
第２のメモリに記憶されているデータの第１のメモリへ
の書き込み・消去、又は第１のメモリに記憶されている
データに基づくプログラム動作のいずれか一方に切り替
える機能を有する。
書き込み装置において、メモリ切替手段は、少なくとも
第２のメモリに記憶されているデータの第１のメモリへ
の書き込み・消去、又は第１のメモリに記憶されている
データに基づくプログラム動作のいずれか一方に切り替
える機能を有する。
【００１６】このようなデータ書き込み装置であれば、
メモリ切替手段によりマイクロコンピュータのアドレス
端子出力レベルに応じて第１又は第２のメモリをセレク
トする場合、データの書き込み・消去、又はプログラム
動作のいずれか一方に切り替える。
メモリ切替手段によりマイクロコンピュータのアドレス
端子出力レベルに応じて第１又は第２のメモリをセレク
トする場合、データの書き込み・消去、又はプログラム
動作のいずれか一方に切り替える。
【００１７】
【発明の実施の形態】以下、本発明の第１の実施の形態
について図面を参照して説明する。図１はデータ書き込
み装置を制御装置に適用した場合の構成図である。制御
装置１０のプリント回路基板（ＰＣ板）１１上には、マ
イクロコンピュータ１２が搭載されている。
について図面を参照して説明する。図１はデータ書き込
み装置を制御装置に適用した場合の構成図である。制御
装置１０のプリント回路基板（ＰＣ板）１１上には、マ
イクロコンピュータ１２が搭載されている。
【００１８】このマイクロコンピュータ１２には、バス
１３を介して第１のメモリとしてのフラッシュメモリ１
４及びコネクタ１５が接続されている。このうちコネク
タ１５には、第２のメモリとしての外部のメモリカード
１６が接続・切り離し自在になっている。
１３を介して第１のメモリとしてのフラッシュメモリ１
４及びコネクタ１５が接続されている。このうちコネク
タ１５には、第２のメモリとしての外部のメモリカード
１６が接続・切り離し自在になっている。
【００１９】又、マイクロコンピュータ１２のアドレス
端子Ａ23及びチップセレクト端子csには、アドレス切替
回路１７が接続されている。このアドレス切替回路１７
は、マイクロコンピュータ１２のデータ読み出し時のス
タートアドレスを、フラッシュメモリ１４又はメモリカ
ード１６のいずれか一方に切り替える機能を有してい
る。
端子Ａ23及びチップセレクト端子csには、アドレス切替
回路１７が接続されている。このアドレス切替回路１７
は、マイクロコンピュータ１２のデータ読み出し時のス
タートアドレスを、フラッシュメモリ１４又はメモリカ
ード１６のいずれか一方に切り替える機能を有してい
る。
【００２０】又、アドレス切替回路１７は、マイクロコ
ンピュータ１２の所定アドレス、例えばアドレス端子Ａ
23の出力レベル「０」又は「１」に応じてフラッシュメ
モリ１４又はメモリカード１６をチップセレクトする機
能を有している。
ンピュータ１２の所定アドレス、例えばアドレス端子Ａ
23の出力レベル「０」又は「１」に応じてフラッシュメ
モリ１４又はメモリカード１６をチップセレクトする機
能を有している。
【００２１】又、アドレス切替回路１７は、メモリカー
ド１６に記憶されているプログラムのフラッシュメモリ
１４への書き込み・消去、又はフラッシュメモリ１４に
記憶されているプログラムでのマイクロコンピュータ１
２のプログラム動作のいずれか一方に切り替える機能を
有している。
ド１６に記憶されているプログラムのフラッシュメモリ
１４への書き込み・消去、又はフラッシュメモリ１４に
記憶されているプログラムでのマイクロコンピュータ１
２のプログラム動作のいずれか一方に切り替える機能を
有している。
【００２２】図２はかかるアドレス切替回路１７の具体
的な構成図である。マイクロコンピュータ１２のアドレ
ス端子Ａ23には、２つのＥＸ−ＯＲ回路（排他的論理和
回路）２０、２１の各入力端子が並列接続されている。
的な構成図である。マイクロコンピュータ１２のアドレ
ス端子Ａ23には、２つのＥＸ−ＯＲ回路（排他的論理和
回路）２０、２１の各入力端子が並列接続されている。
【００２３】このうち一方のＥＸ−ＯＲ回路２０の出力
端子は、ＯＲ回路（論理和回路）２２を介してフラッシ
ュメモリ１４のチップセレクト端子cfに接続され、かつ
他方のＥＸ−ＯＲ回路２１の出力端子は、ＯＲ回路２３
を介してメモリカード１６のチップセレクト端子cmに接
続されている。
端子は、ＯＲ回路（論理和回路）２２を介してフラッシ
ュメモリ１４のチップセレクト端子cfに接続され、かつ
他方のＥＸ−ＯＲ回路２１の出力端子は、ＯＲ回路２３
を介してメモリカード１６のチップセレクト端子cmに接
続されている。
【００２４】又、マイクロコンピュータ１２のチップセ
レクト端子cs（ローアクティブ）は、２つのＯＲ回路２
２、２３の各入力端子に共に接続されている。一方、ア
ドレス切替スイッチ２４が備えられ、このアドレス切替
スイッチ２４に抵抗Ｒを介して直流電源＋Ｖccが接続さ
れている。
レクト端子cs（ローアクティブ）は、２つのＯＲ回路２
２、２３の各入力端子に共に接続されている。一方、ア
ドレス切替スイッチ２４が備えられ、このアドレス切替
スイッチ２４に抵抗Ｒを介して直流電源＋Ｖccが接続さ
れている。
【００２５】これらアドレス切替スイッチ２４と抵抗Ｒ
との接続点は、マイクロコンピュータ１２の入力端子Ｐ
o に接続され、かつ第１のインバータ２５を介してＥＸ
−ＯＲ回路２０の他の入力端子に接続されている。そし
て、第１のインバータ２５には、第２のインバータ２６
を介してＥＸ−ＯＲ回路２１の他の入力端子が接続され
ている。
との接続点は、マイクロコンピュータ１２の入力端子Ｐ
o に接続され、かつ第１のインバータ２５を介してＥＸ
−ＯＲ回路２０の他の入力端子に接続されている。そし
て、第１のインバータ２５には、第２のインバータ２６
を介してＥＸ−ＯＲ回路２１の他の入力端子が接続され
ている。
【００２６】従って、マイクロコンピュータ１２は、ア
ドレス切替スイッチ２４がオンとなって入力端子Ｐo に
「０」レベルの信号が入力した場合、メモリカード１６
のプログラムを読み出すときにアドレス端子Ａ23を
「０」レベル、チップセレクト端子csを「０」レベルと
することで、図３に示すアドレス切替スイッチ２４のオ
ン時のメモリマップに示すようにマイクロコンピュータ
１２におけるアドレス８０００Ｈ番地より読み出しをス
タートする機能を有している。
ドレス切替スイッチ２４がオンとなって入力端子Ｐo に
「０」レベルの信号が入力した場合、メモリカード１６
のプログラムを読み出すときにアドレス端子Ａ23を
「０」レベル、チップセレクト端子csを「０」レベルと
することで、図３に示すアドレス切替スイッチ２４のオ
ン時のメモリマップに示すようにマイクロコンピュータ
１２におけるアドレス８０００Ｈ番地より読み出しをス
タートする機能を有している。
【００２７】すなわち、マイクロコンピュータ１２にお
いては、アドレス８０００Ｈ番地からメモリカード１６
がマッピングされている。又、マイクロコンピュータ１
２は、アドレス切替スイッチ２４がオンとなって入力端
子Ｐo に「０」レベルの信号が入力した場合、フラッシ
ュメモリ１４にプログラムを書き込むときにアドレス端
子Ａ23を「１」レベル、チップセレクト端子csを「０」
レベルとすることで、図３に示すアドレス切替スイッチ
２４のオン時のメモリマップに示すようにマイクロコン
ピュータ１２におけるアドレス８０００００Ｈ番地より
プログラムの書き込みをスタートする機能を有してい
る。
いては、アドレス８０００Ｈ番地からメモリカード１６
がマッピングされている。又、マイクロコンピュータ１
２は、アドレス切替スイッチ２４がオンとなって入力端
子Ｐo に「０」レベルの信号が入力した場合、フラッシ
ュメモリ１４にプログラムを書き込むときにアドレス端
子Ａ23を「１」レベル、チップセレクト端子csを「０」
レベルとすることで、図３に示すアドレス切替スイッチ
２４のオン時のメモリマップに示すようにマイクロコン
ピュータ１２におけるアドレス８０００００Ｈ番地より
プログラムの書き込みをスタートする機能を有してい
る。
【００２８】すなわち、マイクロコンピュータ１２にお
いては、アドレス８０００００Ｈ番地からフラッシュメ
モリ１４がマッピングされている。次に上記の如く構成
された装置の作用について説明する。 (a) 先ず、メモリカードからのプログラムの読み出し動
作について図４に示す動作図を参照して説明する。
いては、アドレス８０００００Ｈ番地からフラッシュメ
モリ１４がマッピングされている。次に上記の如く構成
された装置の作用について説明する。 (a) 先ず、メモリカードからのプログラムの読み出し動
作について図４に示す動作図を参照して説明する。
【００２９】プログラムの書き込まれたメモリカード１
６がコネクタ１５を介してマイクロコンピュータ１２に
接続される。一方、アドレス切替スイッチ２４は、オン
に切替られ、これによりアドレス切替スイッチ２４と抵
抗Ｒとの接続点が「０」レベルとなり、マイクロコンピ
ュータ１２の入力端子ＰO には「０」レベルが入力す
る。
６がコネクタ１５を介してマイクロコンピュータ１２に
接続される。一方、アドレス切替スイッチ２４は、オン
に切替られ、これによりアドレス切替スイッチ２４と抵
抗Ｒとの接続点が「０」レベルとなり、マイクロコンピ
ュータ１２の入力端子ＰO には「０」レベルが入力す
る。
【００３０】これと共に、アドレス切替スイッチ２４と
抵抗Ｒとの「０」レベルが各インバータ２５、２６を通
してそれぞれ反転されて２つのＥＸ−ＯＲ回路２０、２
１の各入力端子に入力し、これにより一方のＥＸ−ＯＲ
回路２０の入力端子には「１」レベルが入力し、他方の
ＥＸ−ＯＲ回路２１の入力端子には「０」レベルが入力
する。
抵抗Ｒとの「０」レベルが各インバータ２５、２６を通
してそれぞれ反転されて２つのＥＸ−ＯＲ回路２０、２
１の各入力端子に入力し、これにより一方のＥＸ−ＯＲ
回路２０の入力端子には「１」レベルが入力し、他方の
ＥＸ−ＯＲ回路２１の入力端子には「０」レベルが入力
する。
【００３１】マイクロコンピュータ１２は、入力端子Ｐ
O に「０」レベルが入力することでプログラムの読み出
しを行う場合、アドレス端子Ａ23を「０」レベルにする
とともにチップセレクト端子csを「０」レベルにする。
O に「０」レベルが入力することでプログラムの読み出
しを行う場合、アドレス端子Ａ23を「０」レベルにする
とともにチップセレクト端子csを「０」レベルにする。
【００３２】これによりＥＸ−ＯＲ回路２１の各入力端
子には、それぞれ「０」レベルが入力することからＥＸ
−ＯＲ回路２１の出力端子のレベルは「０」レベルとな
り、この「０」レベルが次のＯＲ回路２３に入力するの
で、このＯＲ回路２３の出力端子のレベルは、「０」レ
ベルとなる。
子には、それぞれ「０」レベルが入力することからＥＸ
−ＯＲ回路２１の出力端子のレベルは「０」レベルとな
り、この「０」レベルが次のＯＲ回路２３に入力するの
で、このＯＲ回路２３の出力端子のレベルは、「０」レ
ベルとなる。
【００３３】従って、メモリカード１６のチップセレク
ト端子cmには、「０」レベルが入力するので、メモリカ
ード１６がチップセレクトされる。なお、ＥＸ−ＯＲ回
路２０の各入力端子には、それぞれ「０」「１」レベル
が入力するので、このＥＸ−ＯＲ回路２０の出力端子の
レベルは「１」レベルとなり、この「１」レベルが次の
ＯＲ回路２２に入力するので、このＯＲ回路２１の出力
端子のレベルは、「１」レベルとなる。
ト端子cmには、「０」レベルが入力するので、メモリカ
ード１６がチップセレクトされる。なお、ＥＸ−ＯＲ回
路２０の各入力端子には、それぞれ「０」「１」レベル
が入力するので、このＥＸ−ＯＲ回路２０の出力端子の
レベルは「１」レベルとなり、この「１」レベルが次の
ＯＲ回路２２に入力するので、このＯＲ回路２１の出力
端子のレベルは、「１」レベルとなる。
【００３４】これにより、フラッシュメモリ１４のチッ
プセレクト端子cfには、「１」レベルが入力するので、
フラッシュメモリ１４はチップセレクトされない。マイ
クロコンピュータ１２は、メモリカード１６がチップセ
レクトされると、バス１３を通してメモリカード１６に
対して図３に示すアドレス８０００Ｈ番地から読み出し
をスタートし、メモリカード１６に記憶されているプロ
グラムを読み出す。 (b) 次にフラッシュメモリ１４へのプログラムの書き込
み動作について図５に示す動作図を参照して説明する。
プセレクト端子cfには、「１」レベルが入力するので、
フラッシュメモリ１４はチップセレクトされない。マイ
クロコンピュータ１２は、メモリカード１６がチップセ
レクトされると、バス１３を通してメモリカード１６に
対して図３に示すアドレス８０００Ｈ番地から読み出し
をスタートし、メモリカード１６に記憶されているプロ
グラムを読み出す。 (b) 次にフラッシュメモリ１４へのプログラムの書き込
み動作について図５に示す動作図を参照して説明する。
【００３５】アドレス切替スイッチ２４はオンの状態
で、上記同様に、マイクロコンピュータ１２の入力端子
ＰO には「０」レベルが入力し、かつ一方のＥＸ−ＯＲ
回路２０の入力端子には「１」レベルが入力し、他方の
ＥＸ−ＯＲ回路２１の入力端子には「０」レベルが入力
する。
で、上記同様に、マイクロコンピュータ１２の入力端子
ＰO には「０」レベルが入力し、かつ一方のＥＸ−ＯＲ
回路２０の入力端子には「１」レベルが入力し、他方の
ＥＸ−ＯＲ回路２１の入力端子には「０」レベルが入力
する。
【００３６】マイクロコンピュータ１２は、入力端子Ｐ
O に「０」レベルが入力することでプログラムの書き込
みを行う場合、アドレス端子Ａ23を「１」レベルにする
とともにチップセレクト端子csを「０」レベルにする。
O に「０」レベルが入力することでプログラムの書き込
みを行う場合、アドレス端子Ａ23を「１」レベルにする
とともにチップセレクト端子csを「０」レベルにする。
【００３７】これによりＥＸ−ＯＲ回路２０の各入力端
子には、それぞれ「１」「１」レベルが入力することか
らＥＸ−ＯＲ回路２０の出力端子のレベルは「０」レベ
ルとなり、この「０」レベルが次のＯＲ回路２２に入力
するので、このＯＲ回路２２の出力端子のレベルは、
「０」レベルとなる。
子には、それぞれ「１」「１」レベルが入力することか
らＥＸ−ＯＲ回路２０の出力端子のレベルは「０」レベ
ルとなり、この「０」レベルが次のＯＲ回路２２に入力
するので、このＯＲ回路２２の出力端子のレベルは、
「０」レベルとなる。
【００３８】従って、フラッシュメモリ１４のチップセ
レクト端子cfには、「０」レベルが入力するので、この
フラッシュメモリ１４がチップセレクトされる。なお、
ＥＸ−ＯＲ回路２１の各入力端子には、それぞれ「１」
「０」レベルが入力するので、このＥＸ−ＯＲ回路２１
の出力端子のレベルは「１」レベルとなり、この「１」
レベルが次のＯＲ回路２３に入力するので、このＯＲ回
路２３の出力端子のレベルは、「１」レベルとなる。
レクト端子cfには、「０」レベルが入力するので、この
フラッシュメモリ１４がチップセレクトされる。なお、
ＥＸ−ＯＲ回路２１の各入力端子には、それぞれ「１」
「０」レベルが入力するので、このＥＸ−ＯＲ回路２１
の出力端子のレベルは「１」レベルとなり、この「１」
レベルが次のＯＲ回路２３に入力するので、このＯＲ回
路２３の出力端子のレベルは、「１」レベルとなる。
【００３９】これにより、メモリカード１６のチップセ
レクト端子cmには、「１」レベルが入力するので、メモ
リカード１６はチップセレクトされない。マイクロコン
ピュータ１２は、フラッシュメモリ１４をチップセレク
トすると、バス１３を通してフラッシュメモリ１４に対
して図３に示すアドレス８０００００Ｈ番地から、先に
メモリカード１６から読み出したプログラムを書き込
む。 (c) 次にフラッシュメモリ１４のプログラムでの動作に
ついて図６に示す動作図を参照して説明する。
レクト端子cmには、「１」レベルが入力するので、メモ
リカード１６はチップセレクトされない。マイクロコン
ピュータ１２は、フラッシュメモリ１４をチップセレク
トすると、バス１３を通してフラッシュメモリ１４に対
して図３に示すアドレス８０００００Ｈ番地から、先に
メモリカード１６から読み出したプログラムを書き込
む。 (c) 次にフラッシュメモリ１４のプログラムでの動作に
ついて図６に示す動作図を参照して説明する。
【００４０】アドレス切替スイッチ２４は、オフに切替
られ、これによりアドレス切替スイッチ２４と抵抗Ｒと
の接続点が「１」レベルとなり、マイクロコンピュータ
１２の入力端子ＰO には「１」レベルが入力する。
られ、これによりアドレス切替スイッチ２４と抵抗Ｒと
の接続点が「１」レベルとなり、マイクロコンピュータ
１２の入力端子ＰO には「１」レベルが入力する。
【００４１】これと共に、アドレス切替スイッチ２４と
抵抗Ｒとの「１」レベルが各インバータ２５、２６を通
してそれぞれ反転されて２つのＥＸ−ＯＲ回路２０、２
１の各入力端子に入力し、これにより一方のＥＸ−ＯＲ
回路２０の入力端子には「０」レベルが入力し、他方の
ＥＸ−ＯＲ回路２１の入力端子には「１」レベルが入力
する。
抵抗Ｒとの「１」レベルが各インバータ２５、２６を通
してそれぞれ反転されて２つのＥＸ−ＯＲ回路２０、２
１の各入力端子に入力し、これにより一方のＥＸ−ＯＲ
回路２０の入力端子には「０」レベルが入力し、他方の
ＥＸ−ＯＲ回路２１の入力端子には「１」レベルが入力
する。
【００４２】マイクロコンピュータ１２は、入力端子Ｐ
O に「１」レベルが入力することでプログラムでの動作
を判断し、アドレス端子Ａ23を「０」レベルにするとと
もにチップセレクト端子csを「０」レベルにする。
O に「１」レベルが入力することでプログラムでの動作
を判断し、アドレス端子Ａ23を「０」レベルにするとと
もにチップセレクト端子csを「０」レベルにする。
【００４３】これによりＥＸ−ＯＲ回路２０の各入力端
子には、それぞれ「０」レベルが入力することからＥＸ
−ＯＲ回路２０の出力端子のレベルは「０」レベルとな
り、この「０」レベルが次のＯＲ回路２２に入力するの
で、このＯＲ回路２２の出力端子のレベルは、「０」レ
ベルとなる。
子には、それぞれ「０」レベルが入力することからＥＸ
−ＯＲ回路２０の出力端子のレベルは「０」レベルとな
り、この「０」レベルが次のＯＲ回路２２に入力するの
で、このＯＲ回路２２の出力端子のレベルは、「０」レ
ベルとなる。
【００４４】従って、フラッシュメモリ１４のチップセ
レクト端子cfには、「０」レベルが入力するので、フラ
ッシュメモリ１４がチップセレクトされる。なお、ＥＸ
−ＯＲ回路２１の各入力端子には、それぞれ「０」
「１」レベルが入力するので、このＥＸ−ＯＲ回路２１
の出力端子のレベルは「１」レベルとなり、この「１」
レベルが次のＯＲ回路２３に入力するので、このＯＲ回
路２３の出力端子のレベルは、「１」レベルとなる。
レクト端子cfには、「０」レベルが入力するので、フラ
ッシュメモリ１４がチップセレクトされる。なお、ＥＸ
−ＯＲ回路２１の各入力端子には、それぞれ「０」
「１」レベルが入力するので、このＥＸ−ＯＲ回路２１
の出力端子のレベルは「１」レベルとなり、この「１」
レベルが次のＯＲ回路２３に入力するので、このＯＲ回
路２３の出力端子のレベルは、「１」レベルとなる。
【００４５】これにより、メモリカード１６のチップセ
レクト端子cmには、「１」レベルが入力するので、メモ
リカード１６はチップセレクトされない。マイクロコン
ピュータ１２は、フラッシュメモリ１４がチップセレク
トされると、バス１３を通してフラッシュメモリ１４に
対して図７に示すアドレス８０００Ｈ番地から読み出し
をスタートし、このフラッシュメモリ１４に記憶されて
いるプログラムを実行する。
レクト端子cmには、「１」レベルが入力するので、メモ
リカード１６はチップセレクトされない。マイクロコン
ピュータ１２は、フラッシュメモリ１４がチップセレク
トされると、バス１３を通してフラッシュメモリ１４に
対して図７に示すアドレス８０００Ｈ番地から読み出し
をスタートし、このフラッシュメモリ１４に記憶されて
いるプログラムを実行する。
【００４６】このように上記一実施の形態においては、
マイクロコンピュータ１２に接続されたフラッシュメモ
リ１４に対し、マイクロコンピュータ１２に接続・切り
離し自在なメモリカード１６に記憶されているプログラ
ムの書き込みを行う場合、マイクロコンピュータ１２の
読み出し時のスタートアドレスを、フラッシュメモリ１
４又はメモリカード１６のいずれか一方に切り替え、マ
イクロコンピュータ１２においてはアドレス８０００Ｈ
番地からメモリカード１６をマッピングするものとした
ので、プリント回路基板１１上に起動プログラム専用の
ＲＯＭを搭載することなく、かつフラッシュメモリ１４
に起動プログラムを書き込む必要もなくなり、メモリカ
ード１６のプロクラムをフラッシュメモリ１４の書き込
むことができる。
マイクロコンピュータ１２に接続されたフラッシュメモ
リ１４に対し、マイクロコンピュータ１２に接続・切り
離し自在なメモリカード１６に記憶されているプログラ
ムの書き込みを行う場合、マイクロコンピュータ１２の
読み出し時のスタートアドレスを、フラッシュメモリ１
４又はメモリカード１６のいずれか一方に切り替え、マ
イクロコンピュータ１２においてはアドレス８０００Ｈ
番地からメモリカード１６をマッピングするものとした
ので、プリント回路基板１１上に起動プログラム専用の
ＲＯＭを搭載することなく、かつフラッシュメモリ１４
に起動プログラムを書き込む必要もなくなり、メモリカ
ード１６のプロクラムをフラッシュメモリ１４の書き込
むことができる。
【００４７】又、フラッシュメモリ１４をチップセレク
トするとによってフラッシュメモリ１４に記憶されてい
るデータを消去することもできる。なお、本発明は、上
記一実施の形態に限定されるものでなく次の通り変形し
てもよい。
トするとによってフラッシュメモリ１４に記憶されてい
るデータを消去することもできる。なお、本発明は、上
記一実施の形態に限定されるものでなく次の通り変形し
てもよい。
【００４８】例えば、メモリカード１６のプロクラムを
フラッシュメモリ１４の書き込むに限らず、各種メモリ
に記憶されているデータを他の各種メモリに書き込んだ
り、消去したりするのに適用してもよい。
フラッシュメモリ１４の書き込むに限らず、各種メモリ
に記憶されているデータを他の各種メモリに書き込んだ
り、消去したりするのに適用してもよい。
【００４９】
【発明の効果】以上詳記したように本発明の請求項１〜
３によれば、起動プログラムを書き込んだＲＯＭを必要
とせず、かつフラッシュメモリに起動プログラムを書き
込む必要もないデータ書き込み装置を提供できる。
３によれば、起動プログラムを書き込んだＲＯＭを必要
とせず、かつフラッシュメモリに起動プログラムを書き
込む必要もないデータ書き込み装置を提供できる。
【図１】本発明に係わるデータ書き込み装置の第１の実
施の形態を示す構成図。
施の形態を示す構成図。
【図２】同装置におけるアドレス切替回路の具体的な構
成図。
成図。
【図３】アドレス切替スイッチのオン時のメモリマップ
を示す模式図。
を示す模式図。
【図４】メモリカードからのプログラム読み出し動作を
示す図。
示す図。
【図５】フラッシュメモリへのプログラム書き込み動作
を示す図。
を示す図。
【図６】フラッシュメモリのプログラムでの動作を示す
図。
図。
【図７】アドレス切替スイッチのオフ時のメモリマップ
を示す模式図。
を示す模式図。
【図８】従来のＲＯＭに起動プログラムを書き込んだデ
ータ書き込み装置の構成図。
ータ書き込み装置の構成図。
【図９】同装置に通信手段を用いたデータ書き込み装置
の構成図。
の構成図。
【図１０】従来のフラッシュメモリに起動プログラムを
書き込んだデータ書き込み装置の構成図。
書き込んだデータ書き込み装置の構成図。
【図１１】同装置に通信手段を用いたデータ書き込み装
置の構成図。
置の構成図。
１２…マイクロコンピュータ、 １４…フラッシュメモリ、 １６…メモリカード、 １７…アドレス切替回路、 ２０，２１…ＥＸ−ＯＲ回路（排他的論理和回路）、 ２２，２３…ＯＲ回路（論理和回路）、 ２４…アドレス切替スイッチ、 ２５，２６…インバータ。
Claims (3)
- 【請求項１】 マイクロコンピュータに接続された第１
のメモリに対し、前記マイクロコンピュータに接続・切
り離し自在な第２のメモリに記憶されている少なくとも
データの書き込みを行うデータ書き込み装置において、 前記マイクロコンピュータのデータ読み出し時のスター
トアドレスを、前記第１又は第２のメモリのいずれか一
方のメモリに切り替えるメモリ切替手段を備えたことを
特徴とするデータ書き込み装置。 - 【請求項２】 前記メモリ切替手段は、前記マイクロコ
ンピュータの所定アドレスのアドレス端子の出力レベル
に応じて前記第１又は第２のメモリをセレクトする機能
を有することを特徴とする請求項１記載のデータ書き込
み装置。 - 【請求項３】 前記メモリ切替手段は、少なくとも前記
第２のメモリに記憶されているデータの前記第１のメモ
リへの書き込み・消去、又は前記第１のメモリに記憶さ
れているデータに基づくプログラム動作のいずれか一方
に切り替える機能を有することを特徴とする請求項１記
載のデータ書き込み装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16311196A JPH1011357A (ja) | 1996-06-24 | 1996-06-24 | データ書き込み装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16311196A JPH1011357A (ja) | 1996-06-24 | 1996-06-24 | データ書き込み装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1011357A true JPH1011357A (ja) | 1998-01-16 |
Family
ID=15767379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16311196A Pending JPH1011357A (ja) | 1996-06-24 | 1996-06-24 | データ書き込み装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1011357A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010042901A (ja) * | 2008-08-12 | 2010-02-25 | Toshiba Elevator Co Ltd | 昇降機制御装置 |
| JP2014215830A (ja) * | 2013-04-25 | 2014-11-17 | 株式会社堀場エステック | 流体制御装置 |
-
1996
- 1996-06-24 JP JP16311196A patent/JPH1011357A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010042901A (ja) * | 2008-08-12 | 2010-02-25 | Toshiba Elevator Co Ltd | 昇降機制御装置 |
| JP2014215830A (ja) * | 2013-04-25 | 2014-11-17 | 株式会社堀場エステック | 流体制御装置 |
| US9702744B2 (en) | 2013-04-25 | 2017-07-11 | Horiba Stec, Co., Ltd. | Fluid control device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100280637B1 (ko) | 고정된플래시롬의데이터갱신이가능한컴퓨터시스템및그제어방법 | |
| KR100312888B1 (ko) | 칩 인에이블 신호 생성 회로 및 메모리 장치 | |
| KR20000068426A (ko) | 프로그램 가능한 불휘발성 메모리 장치 및 그것을 사용한 마이크로컴퓨터 | |
| CN112099856A (zh) | 嵌入式系统及系统的启动方法 | |
| US4979172A (en) | Microcomputer | |
| JPH1011357A (ja) | データ書き込み装置 | |
| JP2710890B2 (ja) | メモリ指定制御装置 | |
| JPH0922385A (ja) | データセキュリティ装置および方法 | |
| JPH09231065A (ja) | プログラム変更可能な電子制御装置 | |
| JPS63200398A (ja) | 情報処理装置 | |
| KR920003271B1 (ko) | 마이컴의 제어에 의한 메모리 라이트 방지회로 | |
| JP2001318907A (ja) | フラッシュメモリ内蔵マイクロコンピュータ | |
| JPH0520474A (ja) | １チツプマイクロコンピユータ | |
| JPH08211973A (ja) | Ｐｃカード | |
| JPH04313891A (ja) | Ｉｃカード | |
| KR100266523B1 (ko) | Prom을 갖고 있는 집적 회로의 터미널 세팅용 장치 및 그 방법 | |
| JP2000207276A (ja) | 画像形成装置 | |
| JP3405239B2 (ja) | 初期値設定変更装置 | |
| JPH07193860A (ja) | プログラムメモリを有した携帯端末装置 | |
| JPH03276382A (ja) | 携帯形半導体記憶装置用端末機 | |
| JP2001075745A (ja) | 情報処理装置、半導体メモリ装着用アダプタ | |
| JP2003323298A (ja) | 情報機器 | |
| JPH04251497A (ja) | 半導体集積回路 | |
| JPH1050086A (ja) | Ｅｅｐｒｏｍを有するマイクロコンピュータ及びその書換方法 | |
| JP2001092649A (ja) | フラッシュメモリ書換装置 |