JP2010042901A - 昇降機制御装置 - Google Patents
昇降機制御装置 Download PDFInfo
- Publication number
- JP2010042901A JP2010042901A JP2008207927A JP2008207927A JP2010042901A JP 2010042901 A JP2010042901 A JP 2010042901A JP 2008207927 A JP2008207927 A JP 2008207927A JP 2008207927 A JP2008207927 A JP 2008207927A JP 2010042901 A JP2010042901 A JP 2010042901A
- Authority
- JP
- Japan
- Prior art keywords
- nonvolatile memory
- transfer
- transferred
- elevator control
- control program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】EPROM5aをソケット5bに実装し、CPU2がEPROM5aに最初にアクセス可能なようにスイッチ8を切り替えた上で、エレベータ制御基板1の電源を投入すると、CPU2は、最初にEPROM5aにアクセスし、EPROM5aに書き込まれたCPU初期設定ソフトウェアを起動させることでCPU2が初期設定されて起動する。すると、CPU2は、EPROM5aに書き込まれたデータ転送制御ソフトウェアを起動させることにより、メインソフトウェアをEPROM5aからアドレスバス6およびデータバス7を介してフラッシュメモリ3に転送する。
【選択図】 図2
Description
(第1の実施形態)
まず、本発明の第1の実施形態について説明する。なお、以下の実施形態においてはエレベータを例にとって説明するが、本発明はマンコンベアなどのその他の昇降機にも適用することができる。
EPROM5aは、取外しが可能であることと、EPROMの書き込み装置は一般的な汎用の書き込み装置が使用できることから、図3のようにEPROM5aには、CPU2を起動させるCPU初期設定ソフトウェアと、EPROM5aからフラッシュメモリ3へのデ一タ転送制御ソフトウェアと、フラッシュメモリ3内に転送するメインソフトウェアとを図3に示すように予め書き込んでおく。
図4は、本発明の第1の実施形態におけるエレベータ制御装置によるソフトウェア転送のための処理動作の一例を示すフローチャートである。
まず、EPROM5aがソケット5bに実装された状態で、CPU2がEPROM5aに最初にアクセス可能なようにスイッチ8を図2に示すように下側に切り替えた上で(ステップS1)、エレベータ制御基板1の電源を投入すると(ステップS2)、CPU2は、最初にEPROM5aにアクセスし、EPROM5aに書き込まれたCPU初期設定ソフトウェアを起動させることでCPU2が初期設定されて起動する(ステップS3,S4)。
これで、図5に示すように、フラッシュメモリ3にメインソフトウェアが書き込まれることになる。
次に、本発明の第2の実施形態について説明する。なお、以下の各実施形態におけるエレベータ制御装置の構成のうち図1に示したものと同一部分の説明は省略する。
この実施形態では、第1の実施形態で説明したメインソフトウェアの転送後に、追加用のソフトウェアをフラッシュメモリさらに転送する手順を説明する。
図6に示すように、本発明の第2の実施形態におけるエレベータ制御装置は、第1の実施形態と比較して、CPU2に起動スイッチ14が接続される。
本発明の第2の実施形態では、第1の実施形態と異なり、図7に示すようにEPROM5aに記憶されるメインソフトウェアには、データ転送制御ソフトウェアがさらに含まれる。
図7に示したEPROM5aに記憶されるメインソフトウェアが第1の実施形態のようにフラッシュメモリ3に転送された場合には、当該転送されたメインソフトウェアには図8に示すようにデータ転送制御ソフトウェアがさらに含まれることになる。
図9に示すように、EPROM15には、フラッシュメモリ3の空きエリアに転送するための追加ソフトウェアが予め書き込まれている。
ここでは、第1の実施形態によりフラッシュメモリ3ヘメインソフトウェアの転送が完了して、CPU2がフラッシュメモリ3に最初にアクセス可能なように上側に切り替えられた状態で、EPROM5aに代えて、EPROM15をエレベータ制御基板1のソケット5bに実装する(ステップS21)。
加ソフトウェアが転送されたフラッシュメモリの記憶内容の一例を示す図である。
追加ソフトウェアのフラッシュメモリ3への転送先アドレスは、既にメインソフトウェアが書き込まれている以外のアドレスとする。このようにすることで、図11に示すように、フラッシュメモリ3へのソフトウェアの追加書き込みが可能となる。
次に、本発明の第3の実施形態について説明する。本実施形態におけるエレベータ制御装置の構成は図6に示した構成と同様である。
本発明の第3の実施形態では、第1の実施形態と異なり、EPROM5aに記憶されるメインソフトウェアは、CPU初期設定ソフトウェア、データ転送制御ソフトウェアおよびアプリケーションソフトウェアでなる。
図12に示すように、フラッシュメモリ3には第1ブロック、第2ブロック、第3ブロック、第4ブロックといったブロックが書き込みエリアとして割り付けられており、EPROM5aからフラッシュメモリ3へのメインソフトウェアの各種ソフトウェアの転送の結果、フラッシュメモリ3の第1ブロックにはメインソフトウェアのCPU初期設定ソフトウェアが、第2ブロックにはメインソフトウェアのデータ転送制御ソフトウェアが、第3ブロックにはメインソフトウェアのアプリケーションソフトウェアがそれぞれ割り付けられる。また、第4ブロックは空きエリアとなる。
図13に示すように、EPROM16には、フラッシュメモリ3に転送するためのアプリケーションソフトウェアが予め書き込まれている。さらに、EPROM16の任意のアドレスにはフラッシュメモリ3への転送先ブロックを示す転送先データ16aがさらに書き込まれる。
ここでは、第1の実施形態によりフラッシュメモリ3ヘメインソフトウェアの転送が完了して、CPU2がフラッシュメモリ3に最初にアクセス可能なように上側に切り替えられた状態で、EPROM5aに代えて、EPROM16をエレベータ制御基板1のソケット5bに実装する(ステップS31)。
転送が終了すると、フラッシュメモリ3の第3ブロックに既に書き込まれていたアプリケーションソフトウェアは図15に示すように上書き書き込みされる。
Claims (8)
- 昇降機制御基板に取り外し不能に実装される第1の不揮発性メモリと、
前記基板への実装および取り外しが可能で、前記第1の不揮発性メモリへの転送対象の昇降機制御プログラム、および当該昇降機制御プログラムの転送制御を行なうための転送制御プログラムを記憶する第2の不揮発性メモリと、
前記基板に前記第2の不揮発性メモリを実装した状態で当該第2の不揮発性メモリに記憶された前記転送制御プログラムを実行することで前記第2の不揮発性メモリに記憶された前記転送対象の昇降機制御プログラムを前記第1の不揮発性メモリに転送する転送制御手段と
を備えたことを特徴とする昇降機制御装置。 - 前記転送制御手段はCPUであり、
切り替え状態が第1の切り替え状態である場合に、前記CPUと前記第1および第2の不揮発性メモリとの間を当該CPUが前記第2の不揮発性メモリに記憶された前記転送対象の昇降機制御プログラムを前記第1の不揮発性メモリに転送可能に接続し、かつ、切り替え状態が第2の切り替え状態である場合に、前記CPUと前記第1および第2の不揮発性メモリとの間を前記CPUが前記第1の不揮発性メモリに記憶されたプログラムを実行可能に接続するスイッチ手段をさらに備え、
前記CPUは、
前記スイッチ手段の切り替え状態が前記第1の切り替え状態である場合に、前記第2の不揮発性メモリに記憶された前記転送対象の昇降機制御プログラムを前記第1の不揮発性メモリに転送し、当該転送後に前記スイッチ手段の切り替え状態が前記第2の切り替え状態となった場合に、前記第1の不揮発性メモリに前記転送された昇降機制御プログラムを実行する
ことを特徴とする請求項1に記載の昇降機制御装置。 - 前記基板への実装および取り外しが可能で、追加用の昇降機制御プログラムを記憶する第3の不揮発性メモリをさらに備え、
前記転送制御手段は、
前記第2の不揮発性メモリに記憶された前記転送対象の昇降機制御プログラムの前記第1の不揮発性メモリへの転送後において、前記第2の不揮発性メモリに代えて前記第3の不揮発性メモリを前記基板に実装した状態で、前記第3の不揮発性メモリに記憶された前記追加用の昇降機制御プログラムを前記第1の不揮発性メモリの空きエリアに転送する
ことを特徴とする請求項1に記載の昇降機制御装置。 - 前記第2の不揮発性メモリには、前記第1の不揮発性メモリへの転送対象の第2の転送制御プログラムがさらに記憶され、
前記転送制御手段は、
前記第2の不揮発性メモリに記憶された前記転送制御プログラムを実行することで前記第2の不揮発性メモリに記憶された前記第2の転送制御プログラムを前記第1の不揮発性メモリにさらに転送し、当該転送後において、前記第2の不揮発性メモリに代えて前記第3の不揮発性メモリを前記基板に実装した状態で、前記第1の不揮発性メモリに前記転送された前記第2の転送制御プログラムを実行することで前記第3の不揮発性メモリに記憶された前記追加用の昇降機制御プログラムを前記第1の不揮発性メモリの空きエリアに転送する
ことを特徴とする請求項3に記載の昇降機制御装置。 - 前記追加用の昇降機制御プログラムの転送を有効とするためのスイッチ手段をさらに備え、
前記転送制御手段は、
前記第2の不揮発性メモリに代えて前記第3の不揮発性メモリを前記基板に実装した状態で、前記追加用の昇降機制御プログラムの転送が有効となるように前記スイッチ手段が操作された場合に、前記第3の不揮発性メモリに記憶された前記追加用の昇降機制御プログラムを前記第1の不揮発性メモリの空きエリアに転送する
ことを特徴とする請求項3に記載の昇降機制御装置。 - 前記第1の不揮発性メモリの記憶エリアが記憶対象のプログラムの種別に対応する複数のエリアに区分されており、
前記基板への実装および取り外しが可能で、前記第1の不揮発性メモリへの転送対象の第2の昇降機制御プログラムを当該プログラムの種別に対応して定められた前記第1の不揮発性メモリにおける転送先エリア情報とともに記憶する第3の不揮発性メモリをさらに備え、
前記転送制御手段は、
前記第2の不揮発性メモリに記憶された前記転送対象の昇降機制御プログラムの前記第1の不揮発性メモリへの転送後において、前記第2の不揮発性メモリに代えて前記第3の不揮発性メモリを前記基板に実装した状態で、前記第3の不揮発性メモリに記憶される第2の昇降機制御プログラムを前記第1の不揮発性メモリにおける当該プログラムの種別に対応して定められた転送先エリアに転送する
ことを特徴とする請求項1に記載の昇降機制御装置。 - 前記第2の不揮発性メモリには、前記第1の不揮発性メモリへの転送対象の第2の転送制御プログラムがさらに記憶され、
前記転送制御手段は、
当該第2の不揮発性メモリに記憶された前記転送制御プログラムを実行することで前記第2の不揮発性メモリに記憶された前記第2の転送制御プログラムを前記第1の不揮発性メモリにさらに転送し、当該転送後において、前記第2の不揮発性メモリに代えて前記第3の不揮発性メモリを前記基板に実装した状態で、前記第1の不揮発性メモリに前記転送された前記第2の転送制御プログラムを実行することで前記第3の不揮発性メモリに記憶された前記第2の昇降機制御プログラムを前記第1の不揮発性メモリにおける当該プログラムの種別に対応して定められた転送先エリアに転送する
ことを特徴とする請求項6に記載の昇降機制御装置。 - 前記第2の昇降機制御プログラムの転送を有効とするためのスイッチ手段をさらに備え、
前記転送制御手段は、
前記第2の不揮発性メモリに代えて前記第3の不揮発性メモリを前記基板に実装した状態で、前記第2の昇降機制御プログラムの転送が有効となるように前記スイッチ手段が操作された場合に、前記第3の不揮発性メモリに記憶された前記第2の昇降機制御プログラムを前記第1の不揮発性メモリにおける当該プログラムの種別に対応して定められた転送先エリアに転送する
ことを特徴とする請求項6に記載の昇降機制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008207927A JP2010042901A (ja) | 2008-08-12 | 2008-08-12 | 昇降機制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008207927A JP2010042901A (ja) | 2008-08-12 | 2008-08-12 | 昇降機制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010042901A true JP2010042901A (ja) | 2010-02-25 |
Family
ID=42014620
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008207927A Pending JP2010042901A (ja) | 2008-08-12 | 2008-08-12 | 昇降機制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010042901A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104224181A (zh) * | 2014-09-26 | 2014-12-24 | 中国科学院生物物理研究所 | 一种多通道磁共振成像设备的sar实时监测系统及方法 |
CN110422709A (zh) * | 2019-08-02 | 2019-11-08 | 上海三菱电梯有限公司 | 电梯楼层位置学习系统 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1011357A (ja) * | 1996-06-24 | 1998-01-16 | Toshiba Electric Appliance Co Ltd | データ書き込み装置 |
JPH11134185A (ja) * | 1997-10-30 | 1999-05-21 | Sharp Corp | 書換え可能な不揮発性半導体メモリを備えるマイクロコンピュータ装置 |
JP2004315173A (ja) * | 2003-04-17 | 2004-11-11 | Toshiba Elevator Co Ltd | エレベータ制御装置 |
-
2008
- 2008-08-12 JP JP2008207927A patent/JP2010042901A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1011357A (ja) * | 1996-06-24 | 1998-01-16 | Toshiba Electric Appliance Co Ltd | データ書き込み装置 |
JPH11134185A (ja) * | 1997-10-30 | 1999-05-21 | Sharp Corp | 書換え可能な不揮発性半導体メモリを備えるマイクロコンピュータ装置 |
JP2004315173A (ja) * | 2003-04-17 | 2004-11-11 | Toshiba Elevator Co Ltd | エレベータ制御装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104224181A (zh) * | 2014-09-26 | 2014-12-24 | 中国科学院生物物理研究所 | 一种多通道磁共振成像设备的sar实时监测系统及方法 |
CN110422709A (zh) * | 2019-08-02 | 2019-11-08 | 上海三菱电梯有限公司 | 电梯楼层位置学习系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6227794B2 (ja) | 車両制御装置、リプログラミングシステム | |
JP2009102003A (ja) | ソフトウェア更新装置およびソフトウェア更新方法 | |
JP2005132131A (ja) | ソフトウェア更新装置およびソフトウェア更新方法 | |
JP5144409B2 (ja) | インバータ制御システム,インバータ装置の周辺機器 | |
CN100362470C (zh) | 一种bios在线升级装置及方法 | |
JP2010042901A (ja) | 昇降機制御装置 | |
US6000005A (en) | Method of writing a flash memory including dynamically switching and allocating memory spaces to the flash memory blocks | |
KR100849212B1 (ko) | 메모리 카드 및 메모리 카드의 구동 프로그램 업데이트방법 | |
WO2012008068A1 (ja) | マイクロコントローラ及びその制御方法 | |
JP4840553B2 (ja) | 無線通信機と、そのブートプログラム書き換え方法及びプログラム | |
JP2010218103A (ja) | 電子機器 | |
CN109313425B (zh) | 可编程逻辑控制器 | |
JPH09231065A (ja) | プログラム変更可能な電子制御装置 | |
JP4348664B2 (ja) | プログラマブルコントローラの制御方法 | |
JP2011108161A (ja) | 情報処理装置 | |
JPH11338687A (ja) | プログラム書換システム | |
JP2008186319A (ja) | 電子機器および電子機器制御プログラム | |
JP2009258882A (ja) | 操作部制御ユニット、バージョン制御方法及び画像形成装置 | |
JP4422926B2 (ja) | 画像形成装置 | |
JP2005242621A (ja) | 半導体装置及びその割込み処理方法 | |
JP2002024044A (ja) | 制御装置 | |
JP3942049B2 (ja) | エレベータ制御装置 | |
JP2003039520A (ja) | 射出成形機における成形品取出し装置 | |
JP2005165744A (ja) | 情報処理システム | |
JP2000322265A (ja) | メモリ装置,メモリ装置のブート領域の再プログラミング方法,メモリ装置を有するコンピュータユニット |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20110617 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130204 |
|
RD02 | Notification of acceptance of power of attorney |
Effective date: 20130828 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |
|
A02 | Decision of refusal |
Effective date: 20130903 Free format text: JAPANESE INTERMEDIATE CODE: A02 |