JP2005165744A - 情報処理システム - Google Patents

情報処理システム Download PDF

Info

Publication number
JP2005165744A
JP2005165744A JP2003404640A JP2003404640A JP2005165744A JP 2005165744 A JP2005165744 A JP 2005165744A JP 2003404640 A JP2003404640 A JP 2003404640A JP 2003404640 A JP2003404640 A JP 2003404640A JP 2005165744 A JP2005165744 A JP 2005165744A
Authority
JP
Japan
Prior art keywords
host device
unit
program
processing unit
usb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003404640A
Other languages
English (en)
Inventor
Yuji Matsumoto
裕司 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003404640A priority Critical patent/JP2005165744A/ja
Publication of JP2005165744A publication Critical patent/JP2005165744A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Information Transfer Systems (AREA)
  • Information Transfer Between Computers (AREA)
  • Stored Programmes (AREA)

Abstract

【課題】同一基板で構成される複数のハードユニットのうちの所望のユニットに対して目的のデータ又はプログラムを送信することが可能な情報処理システムを提供すること。
【解決手段】ホスト装置と複数の処理ユニットとが接続された情報処理システムであって、ホスト装置(100)は、各処理ユニットにより保持される固有情報に基づき各処理ユニットを識別し、前記固有情報に基づき目的の処理ユニットに対して通信手段を介してデータを送信する送信手段(110)を備え、各処理ユニットは、他の処理ユニットとの識別のための前記固有情報を保持する固有情報保持手段(120、121、122)と、ホスト装置から送信されるデータを通信手段を介して受信する受信手段(140、141、142)と、前記受信手段により受信されたデータを記憶する記憶手段(150、151、152)とを備えている。
【選択図】 図1

Description

本発明は、USB(Universal Serial Bus)等の通信手段により接続されたホスト装置と処理ユニットにより構成される情報処理システムに関する。
一つの製品に対して、共通のハードユニットを複数使用する例が知られている。例えば、ホストコンピュータに対して所定の通信手段により共通のハードユニット(同一基板で構成されるハードユニット)を複数接続し、所定の処理をこれら複数のハードユニットで分散して処理するシステムが知られている。これらハードユニットに実装されるプロセッサのプログラムやデータは、各ハードユニットが受け持つ処理によって異なる。
上記した通信手段としてUSBが知られている。コンピュータは、USBを用いてターゲットデバイスをプラグアンドプレイ機能により容易に接続できるようになっている(特許文献1参照)。通常、ホストコンピュータは、USBのターゲットデバイスが接続されると、ターゲットデバイスから送られるプロダクトIDやベンダーID等のUSB規格に定義されている製品個別の情報を用い、接続されたターゲットデバイスを区別している。
特開2003−99262
しかしながら、上記したように、ホストコンピュータに対して同一基板で構成されるハードユニットが複数接続されている場合、同一基板に割り当てられたプロダクトIDやベンダーIDは同一であるため、ホストコンピュータは各ハードユニットを区別できないという問題があった。ホストコンピュータが、各ハードユニットを区別できないと、各ハードユニットに対して個別にプログラムやデータを分けて送信することができず、結果的に各ハードユニットのプログラムやデータを更新することができない。
また、ホストコンピュータに対して一つのハードユニットが接続される場合でも、この一つのハードユニット内で複数のCPUにより異なる処理が実行される場合、各CPUに対応するプログラムやデータが必要となるが、ホストコンピュータは一つのハードユニット内の各CPU用の記憶部を区別してプログラムやデータを送信することはできない。つまり、ホストコンピュータは、一つのハードユニット内の各CPU用のプログラムやデータを更新することができない。
本発明の目的は、上記課題を解決するためになされたものであり、同一基板で構成される複数のハードユニットのうちの所望のユニットに対して目的のデータ又はプログラムを送信することが可能な情報処理システムを提供することにある。また、本発明の目的は、一つのハードユニット内の複数のCPUに対応する複数の記憶部のうちの所望の記憶部に対して目的のデータ又はプログラムを送信することが可能な情報処理システムを提供することにある。
この発明の情報処理システムは、以下のように構成されている。
(1)この発明は、ホスト装置及びこのホスト装置に通信手段を介して接続される複数の処理ユニットを備えた情報処理システムであって、ホスト装置は、各処理ユニットにより保持される固有情報に基づき各処理ユニットを識別し、前記固有情報に基づき目的の処理ユニットに対して通信手段を介してデータを送信する送信手段を備え、各処理ユニットは、他の処理ユニットとの識別のための前記固有情報を保持する固有情報保持手段と、ホスト装置から送信されるデータを通信手段を介して受信する受信手段と、前記受信手段により受信されたデータを記憶する記憶手段とを備えている。
(2)この発明は、ホスト装置及びこのホスト装置に通信手段を介して接続される処理ユニットを備えた情報処理システムであって、ホスト装置は、前記通信手段における論理的な複数の通信経路のうち所定の通信経路を指定して、処理ユニットに対してデータを送信する送信手段を備え、処理ユニットは、データを記憶するための複数の記憶手段と、これら複数の記憶手段に対応して設けられた複数の処理手段と、ホスト装置から送信され前記通信手段における所定の通信経路を介して提供されるデータを受信する受信手段と、前記受信手段により受信されたデータの通信経路に基づき、このデータを所定の記憶手段へ記憶させる記憶制御手段とを備えている。
本発明によれば、同一基板で構成される複数のハードユニットのうちの所望のユニットに対して目的のデータ又はプログラムを送信することが可能な情報処理システムを提供できる。また、本発明によれば、一つのハードユニット内の複数のCPUに対応する複数の記憶部のうちの所望の記憶部に対して目的のデータ又はプログラムを送信することが可能な情報処理システムを提供できる。
以下、図面を参照し、本発明の実施形態について説明する。
この発明の情報処理システムは、USBにより接続される機器により構成されるシステムである。まず、USB規格の一般的な仕様について簡単に説明する。
(1)エンドポイント、インタフェース、コンフィグレーションについて
USBデバイスでは、その構成単位として「エンドポイント」が定義されている。USBホストはUSBデバイスのエンドポイントとの間で実際の通信を行う。USBデバイスは複数のエンドポイントを持つことができるが、ホストに接続当初は「endpoint0」と呼ばれるデフォルトのエンドポイントしか使用することができない。
「endpoint0」は後述する「標準ディスクリプタ」の読込みや、「コンフィグレーション」の際のデバイス構成の選択、その他のデバイスの制御に使用する。
また、いくつかのエンドポイントを含む論理的な機能単位としての「インタフェース」が定義されている(図6参照)。1つのUSBデバイスは、複数のインタフェースを持つことができ、それらの集合がデバイス構成となる。
図7は、USBデバイスの有するインタフェース、エンドポイントについてより具体的に説明するための図で、例えば、モデム機能付き電話の場合を例にとり示している。図7に示すモデム機能付き電話は、4つのインタフェースをもち、そのそれぞれが1または複数のエンドポイントを持っている。ここでは、エンドポイント0が全てのインタフェースに共有されている。
USB規格にて定義されている「コンフィグレーション」は、インタフェースのもつエンドポイントの構成や特性を切り替えるためのもので、USBデバイスは複数のコンフィグレーションをもつことができる。複数のコンフィグレーションをもつことにより、エンドポイントやインタフェースの組み合わせが異なるようなデバイス構成を排他的に切り替えるようなUSBデバイスを実現できる。
USBデバイスはUSBホストに接続されたときは「未コンフィグレーション」状態であり、どのインタフェースも使用することができない。ホストからの指示によって、ある1つのデバイス構成にコンフィグレーションされることによって、その構成に含まれるインタフェースが使用できるようになる。
なお、USBデバイスでは、同じデバイス構成の中の複数のインタフェース間では、endpoint0以外のエンドポイントは共有できないが、異なるデバイス構成のインタフェース間では任意のエンドポイントを共有できる。
(2)標準ディスクリプタについて
USBデバイスには、そのデバイスの種別や特性を表現するための標準ディスクリプタが定義されている。標準ディスクリプタには、デバイスディスクリプタ、コンフィグレーションディスクリプタ、インタフェースディスクリプタがある。デバイスディスクリプタはそのデバイスの種別(デバイスクラスコード)、製造者(ベンダーID)、製品ID(プロダクトID)などが記述されている。なお、デバイスクラスコードは、そのデバイスの種別を示す、あらかじめ定められた数値である。
コンフィグレーションディスクリプタはそのコンフィグレートされるデバイス構成に含まれるインタフェースや、そのデバイス構成をコンフィグレートするためのコンフィグレーション番号などが記述されている。
インタフェースはそのインタフェースの機能の種別(インタフェースクラスコード)やそのインタフェースに含まれるエンドポイントなどが記述されている。なお、インタフェースクラスコードは、そのインタフェースの機能の種別を示す、あらかじめ定められた数値である。インタフェースクラスコードはそのインタフェースの種別(クラス)を示すもので、クラスごとにそのインタフェースの標準的な制御方式や送受信するデータ形式が決まっている。
エンドポイントディスクリプタはそのエンドポイントの転送タイプなど、エンドポイントの特性が記述されている。endpoint0はデフォルトエンドポイントであり、その特性があらかじめ規定されているため、endpoint0の特性を示すエンドポイントディスクリプタは不要である。
図1は、この発明の第1例に係る情報処理システムの概略構成を示す図である。図1に示すように、情報処理システムはホスト装置100及び複数のユニットを備えている。例えば、複数のユニットとして、ユニット120(UNIT A)、ユニット121(UNIT B)、及びユニット122(UNIT C)の3つのユニットを想定する。これらユニット120、ユニット121、及びユニット122は、物理的に同じハードウェア(基板)で構成されている。ホスト装置100とこれらユニット120、ユニット121、及びユニット122とは、USBハブ190を介してUSBケーブ180により接続されている。
ここで、USB規格に従ったUSBホスト(ホスト装置100)とUSBターゲットデバイス(ユニット120、ユニット121、及びユニット122)との通信方法を説明する。USBホストは、USBターゲットデバイスが接続されると接続を認識し、そのUSBターゲットデバイスの特性を示す情報(ディスクリプタ)をUSBターゲットデバイスより受信する。ディスクリプタにはベンダーID(メーカを特定するID)、ProductID(製品を特定するID)等が記述されており、USBホストはそれら情報からUSBターゲットデバイスの種類、属性を把握し、それぞれに応じたそのUSBターゲットデバイス用の制御ソフト(ドライバ、ユーティリティなど)を選択し、メモリにロードして当該制御ソフトを使用可能にする。
上記したように、ユニット120、ユニット121、及びユニット122は、物理的に同じハードウェア(基板)で構成されているため、従来まではこれらをホスト装置100側で区別することはできなかった。そこで、ユニット120は、DIPスイッチ130を備える。DIPスイッチ130は、複数のスイッチのオン/オフの組み合わせにより固有情報(例えばProductID=0x0001)を生成し、固有情報を保持する手段として機能する。同様に、ユニット121はDIPスイッチ131を備え、DIPスイッチ131は複数のスイッチのオン/オフの組み合わせにより固有情報(例えばProductID=0x0002)を生成し、固有情報を保持する手段として機能する。同様に、ユニット122はDIPスイッチ132を備え、DIPスイッチ132は複数のスイッチのオン/オフの組み合わせにより固有情報(例えばProductID=0x0003)を生成し、固有情報を保持する手段として機能する。
さらに、ユニット120は、USB通信部140、プログラム記憶部150、消去/書き込み部160、及びCPU170(CPU A)を備えている。USB通信部140は、ホスト装置100とのUSB通信によるデータの受け渡しを制御する。プログラム記憶部150は、たとえばフラッシュメモリであり、USB経由でホスト装置100より受信したプログラムやデータを記憶する。消去/書き込み部160は、USB経由で受信したプログラムやデータをプログラム記憶部150に書き込んだり、プログラム記憶部150に書き込まれたプログラムやデータを消去したりする。CPU170は、プログラム記憶部150に書き込まれたプログラムに基づき動作する。同様に、ユニット121は、USB通信部141、プログラム記憶部151、消去/書き込み部161、及びCPU171(CPU B)を備えている。同様に、ユニット122は、USB通信部142、プログラム記憶部152、消去/書き込み部162、及びCPU172(CPU C)を備えている。
ユニット120、121、122は基本的に同一基板で構成されているが、プログラム記憶部150、151、152に書き込むプログラムによりCPU170、171、172に異なる処理を実行させることができる。つまり、ユニット120、121、122は基本的に同一基板で構成されているが、異なる処理を実行することができる。そこで、この発明の情報処理システムは、以下説明するようにして、所望のユニットのプログラム記憶部に対して所定のプログラムを書き込むことができる。
以下、図2を参照して、ユニット120(ユニットA)にプログラムをダウンロードする例について説明する。予め製品に組み込む前に、各ユニット(各基板)の役割に応じて各ユニットのDIPスイッチにおける複数スイッチのオン/オフを切り替えて、DIPスイッチにより各ユニットを区別できるようなID情報(例えばユニット120=0x0001、ユニット121=0x0002、ユニット122=0x0003)を設定しておく(ST11)。
次にホスト装置100にプログラムの更新が必要なユニット120(ユニットA)のプログラムデータを用意する(ST12)。ホスト装置100のUSB通信部110より、ユニット120のプロダクトID(0x0001)へ向けて、USBケーブル180及びUSBハブ190を経由しプログラムを転送する。予めDIPスイッチ130にて固有のプロダクトIDが設定されているため、ユニット120(ユニットA)は個別にUSB通信部130にてプログラムを受信することが可能となる(ST13)。受信したプログラムは、例えば一度ユニット上のRAMに書き込まれ、その後、消去/書込部150にてプログラム記憶部160へコピーされる(ST14)。このようにしてユニット120(ユニットA)のプログラムが更新される。
この第1例の情報処理システムによれば、共通のハードユニット(ユニット120、121、122)を複数接続し、且つこれらハードユニットに実装するプロセッサ用のプログラムやデータを各ユニットの使用目的によって異なるプログラムやデータにする必要がある場合であっても、各ハードユニットのDIPスイッチにより各ハードユニットに固有情報を持たせることにより、ホスト装置により各ユニットが識別可能となり、ユニット毎に個別にUSB経由にてホスト装置からプログラムやデータをダウンロードし更新することが可能となる。
図3は、この発明の第2例に係る情報処理システムの概略構成を示す図である。図3に示すように、情報処理システムはホスト装置200及びユニット210を備えている。ホスト装置200とユニット210とは、USBケーブル270により接続されている。
上記したように、USBにはエンドポイントという規格がある。図4に示すように、エンドポイント(Endpoints)とは、USBのホスト(Host)とデバイス(USB Logical Device)を結ぶ論理的な通信経路(Communication Flows(Pipes))のことで、物理的には一対のUSB配線であっても複数の通信経路を持つことができる。EP0(エンドポイント0)は、デバイスのコンフィグレーションに使用するEPと規定されている)。
図3に示すように、ユニット210は、USB通信部220、消去/書込部240を備えている。さらに、ユニット210は、複数のCPU、及びこれら複数のCPUに対応する複数の記憶部を備えている。例えば、ユニット210は、CPU250(CPU A)、CPU251(CPU B)、及びCPU252(CPU C)の3つのCPUを備えており、これら3つのCPUに対応するプログラム記憶部230、プログラム記憶部231、及びプログラム記憶部232の3つの記憶部を備えている。USB通信部220は、ホスト装置200とのUSB通信によるデータの受け渡しを制御する。消去/書込部240は、USB経由で受信したプログラムやデータの通信経路(エンドポイント)に基づきプログラムやデータをプログラム記憶部230、231、又は232に書き込んだり、プログラム記憶部230、231、又は232に書き込まれているプログラムやデータを消去したりする。
以下、図5を参照して、CPU250(CPU A)のプログラムを更新する場合について説明する。予め、各CPUのプログラム毎にプログラムデータを転送するエンドポイントを変更することを決めておく。例えば、エンドポイント1はCPU250用のプログラム転送に用い、エンドポイント2、エンドポイント3はそれぞれCPU251、CPU252のプログラム転送に用いるとする。
次に、ホスト装置200にプログラムの更新が必要なCPU250(CPU A)のプログラムデータを用意する(ST21)。ホスト装置200のUSB通信部201よりUSBケーブル270のエンドポイント1を介してプログラムを転送する。USB通信部220は、受け取ったデータを例えば一度ユニット上のRAMに書き込み、また同時にデータをエンドポイント1から受け取ったことを書き込み、消去/書込部240に伝える(ST22)。その後、消去/書込部240にて受け取ったデータがCPU250用のプログラム記憶部230へコピーされる(ST23)。予めエンドポイント1から転送されるデータは、CPU250用のプログラムであることが決められているため、消去/書込部240はCPU250用のプログラム記憶部230へ書き込むことが可能となる。
この第2例の情報処理システムによれば、一つのハードユニットの中で複数のプロセッサを実装する場合、USB経由にてホスト装置からプロセッサ毎に個別に対応したプログラムやデータをダウンロードし更新可能となる。この際、エンドポイントを切り替えるだけでプログラムの転送先を切り替えることが可能となるため、特に切り替えのための制御コードを転送データに付加する必要はない。
なお、本願発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、各実施形態は可能な限り適宜組み合わせて実施してもよく、その場合組み合わせた効果が得られる。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適当な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
この発明の第1例に係る情報処理システムの概略構成を示す図である。 複数のユニットの中の所定のユニットにプログラムをダウンロードする例を説明するためのフローチャートである。 この発明の第2例に係る情報処理システムの概略構成を示す図である。 USB規格において定義されているエンドポイントを説明するための図である。 複数のCPUの中の所定のCPUのプログラムを更新する例を説明するためのフローチャートである。 いくつかのエンドポイントを含む論理的な機能単位としてのインタフェースを説明するための図である。 USBデバイスの有するインタフェース、エンドポイントについてより具体的に説明するための図である。
符号の説明
100…ホスト装置、120…ユニット(UNIT A)、121…ユニット(UNIT B)、122…ユニット(UNIT C)、130、131、132…DIPスイッチ、140、141、142…USB通信部、150、151、152…プログラム記憶部、160、161、162…消去/書き込み部、200…ホスト装置、210…ユニット、220…USB通信部、230、231、232…プログラム記憶部、240…消去/書込部、250…CPU(CPU A)、251…CPU(CPU B)、252…CPU(CPU C)

Claims (4)

  1. ホスト装置及びこのホスト装置に通信手段を介して接続される複数の処理ユニットを備えた情報処理システムであって、
    ホスト装置は、
    各処理ユニットにより保持される固有情報に基づき各処理ユニットを識別し、前記固有情報に基づき目的の処理ユニットに対して通信手段を介してデータを送信する送信手段を備え、
    各処理ユニットは、
    他の処理ユニットとの識別のための前記固有情報を保持する固有情報保持手段と、
    ホスト装置から送信されるデータを通信手段を介して受信する受信手段と、
    前記受信手段により受信されたデータを記憶する記憶手段と、
    を備えたことを特徴とする情報処理システム。
  2. ホスト装置及びこのホスト装置にUSBを介して接続される複数の処理ユニットを備えた情報処理システムであって、
    ホスト装置は、
    各処理ユニットにより保持される固有情報に基づき各処理ユニットを識別し、前記固有情報に基づき目的の処理ユニットに対してUSBを介してプログラムを送信する送信手段を備え、
    同一の基板で構成され異なる処理を実行可能な各処理ユニットは、
    他の処理ユニットとの識別のための前記固有情報を保持する固有情報保持手段と、
    ホスト装置から送信されるプログラムをUSBを介して受信する受信手段と、
    前記受信手段により受信されたプログラムを記憶する記憶手段と、
    前記記憶手段により記憶されたプログラムに基づく処理を実行する処理手段と、
    を備えたことを特徴とする情報処理システム。
  3. ホスト装置及びこのホスト装置に通信手段を介して接続される処理ユニットを備えた情報処理システムであって、
    ホスト装置は、
    前記通信手段における論理的な複数の通信経路のうち所定の通信経路を指定して、処理ユニットに対してデータを送信する送信手段を備え、
    処理ユニットは、
    データを記憶するための複数の記憶手段と、
    これら複数の記憶手段に対応して設けられた複数の処理手段と、
    ホスト装置から送信され前記通信手段における所定の通信経路を介して提供されるデータを受信する受信手段と、
    前記受信手段により受信されたデータの通信経路に基づき、このデータを所定の記憶手段へ記憶させる記憶制御手段と、
    を備えたことを特徴とする情報処理システム。
  4. ホスト装置及びこのホスト装置にUSBを介して接続される処理ユニットを備えた情報処理システムであって、
    ホスト装置は、USBにおける論理的な複数の通信経路のうちの所定の通信経路を指定して、処理ユニットに対してプログラムを送信する送信手段を備え、
    処理ユニットは、
    プログラムを記憶するための複数の記憶手段と、
    前記複数の記憶手段に対応して設けられ、各記憶手段に記憶されたプログラムに基づき異なる処理を実行可能な複数の処理手段と、
    ホスト装置から送信され前記通信手段における所定の通信経路を介して提供されるプログラムを受信する受信手段と、
    前記受信手段により受信されたプログラムの通信経路に基づき、このプログラムを所定の記憶手段へ記憶させる記憶制御手段と、
    を備えたことを特徴とする情報処理システム。
JP2003404640A 2003-12-03 2003-12-03 情報処理システム Pending JP2005165744A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003404640A JP2005165744A (ja) 2003-12-03 2003-12-03 情報処理システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003404640A JP2005165744A (ja) 2003-12-03 2003-12-03 情報処理システム

Publications (1)

Publication Number Publication Date
JP2005165744A true JP2005165744A (ja) 2005-06-23

Family

ID=34727578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003404640A Pending JP2005165744A (ja) 2003-12-03 2003-12-03 情報処理システム

Country Status (1)

Country Link
JP (1) JP2005165744A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008083980A (ja) * 2006-09-27 2008-04-10 Fujitsu Ltd 周辺装置、周辺装置認識方法及び周辺装置認識プログラム
JP2009230685A (ja) * 2008-03-25 2009-10-08 Seiko Epson Corp Usbホスト、その制御方法、コンピュータプログラム、usbハブ及びusbデバイス
JP2010124134A (ja) * 2008-11-18 2010-06-03 Fuji Xerox Co Ltd 画像形成装置およびプログラム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008083980A (ja) * 2006-09-27 2008-04-10 Fujitsu Ltd 周辺装置、周辺装置認識方法及び周辺装置認識プログラム
JP2009230685A (ja) * 2008-03-25 2009-10-08 Seiko Epson Corp Usbホスト、その制御方法、コンピュータプログラム、usbハブ及びusbデバイス
JP2010124134A (ja) * 2008-11-18 2010-06-03 Fuji Xerox Co Ltd 画像形成装置およびプログラム

Similar Documents

Publication Publication Date Title
US20070283096A1 (en) Memory card authentication system, capacity switching-type memory card host device, capacity switching-type memory card, storage capacity setting method, and storage capacity setting program
US20100122017A1 (en) Memory controller, non-volatile memory system, and host device
JP2007164793A (ja) データ処理システムの中に分散された分配型ダイレクトメモリアクセス手段
US10762030B2 (en) Storage system, method, and apparatus for fast IO on PCIE devices
JP2010282617A (ja) 接続バス、電子装置及びシステム
US8335871B2 (en) Memory system and method of driving the same
US10749836B2 (en) Slave device for performing address resolution protocol and operating method thereof
TWI269978B (en) Method allowing single host to access plurality of peripheral devices and electronic system thereof
JP2005165744A (ja) 情報処理システム
JP5058890B2 (ja) バス制御装置
JP2004021867A (ja) 情報処理システム
JP2006031123A (ja) Usbメモリ装置およびusbメモリ装置制御プログラム
CN111382098B (zh) 信息处理系统
JP4791792B2 (ja) デジタルシグナルプロセッサシステムおよびそのブート方法。
JP5223612B2 (ja) ディスク制御装置およびファームウェアの更新方法
KR101111466B1 (ko) 멀티-마스터 공유 리소스 시스템에 이용하기 위한 통신스티어링
JP2008027331A (ja) ファームウェア書き換え方法
US7757048B2 (en) Data processor apparatus and memory interface
JP3635903B2 (ja) プログラマブルコントローラ
US20200374977A1 (en) Information processing system and relay device
JP2006119954A (ja) メモリカードシステムおよびメモリカード
JP2014067215A (ja) 省電力システム及び画像形成装置
JP2007087086A (ja) Dma転送システム
JP5104320B2 (ja) コンピュータシステム、コンピュータ本体、起動方法、および初期化プログラム
US20080307208A1 (en) Application specific processor having multiple contexts