JP3635903B2 - プログラマブルコントローラ - Google Patents
プログラマブルコントローラ Download PDFInfo
- Publication number
- JP3635903B2 JP3635903B2 JP34485697A JP34485697A JP3635903B2 JP 3635903 B2 JP3635903 B2 JP 3635903B2 JP 34485697 A JP34485697 A JP 34485697A JP 34485697 A JP34485697 A JP 34485697A JP 3635903 B2 JP3635903 B2 JP 3635903B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- download
- intelligent
- rom
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Stored Programmes (AREA)
- Programmable Controllers (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、プログラマブルコントローラのオペレーティングシステム書き込みを行うプログラマブルコントローラに関する。
【０００２】
【従来の技術】
プログラマブルコントローラ（以下、ＰＣと称す）のオペレーティングシステム（以下、ＯＳと称す）は、予めＲＯＭに記憶され、そのＲＯＭに記憶されたＯＳに基づきＰＣが制御されている。
このＯＳは、機能変更、バージョンアップ、バグの除去等により、書き換える必要が生ずる場合もある。
【０００３】
ＯＳを書き換える二通りの場合を、図６、図７及び図８を用いて説明する。
図６は、従来のＰＣにおけるＯＳの書き込み方法を示す図である。
図において、６はＣＰＵユニットあるいはインテリジェントユニット等のＯＳ書き込み対象ユニットの動作の基本となるＯＳを予め格納したマスタＲＯＭ、８はマスタＲＯＭからデータを読み出し他のＲＯＭにコピーするＲＯＭライタ、７はＯＳを書き込んでＣＰＵユニットあるいはインテリジェントユニット等に装着するＲＯＭである。
【０００４】
次にＯＳを書き込む場合の手順について図６を用いて説明する。
まず、予め対象ユニットのＯＳが格納されているマスタＲＯＭ６をＲＯＭライタ８に装着し、マスタＲＯＭ６の内容をＲＯＭライタ８内に読み込ませる。
また、書き換える対象となるＯＳが記憶されているＲＯＭ７を対象ユニットより取り外し、そのＲＯＭ７をマスタＲＯＭ６の内容が読み込まれたＲＯＭライタ８に装着する。
次に、ＲＯＭライタ８によりＲＯＭライタ内に読み込んだマスタＲＯＭの内容をＲＯＭ７にコピーし、このＲＯＭ７を対象ユニットに再度装着することにより、対象ユニットは、ＲＯＭに書き込まれたＯＳに基づき動作可能となる。
【０００５】
図７は、従来のインテリジェントユニットにシリアル通信でＯＳを書き込む方法を示す図である。
図において、２Ａはインテリジェントユニット、５Ａは予めＯＳを格納したマスタであり、その媒体としてＣＤ−ＲＯＭ等があげられる。９はインテリジェントユニット２Ａと専用ケーブル１０で接続されたパソコンである。
【０００６】
次にシリアル通信でＯＳを書き込む場合の動作について説明する。
マスタ５Ａには予めインテリジェントユニット２ＡのＯＳが格納されており、そのマスタ５Ａをパソコン９に装着し、マスタ５Ａの内容をパソコン９内に読み込む。
次にパソコン９のシリアルポートに専用ケーブル１０を接続し、インテリジェントユニット２Ａと接続する。
パソコン９のシリアルポートより送信されたシリアルデータをインテリジェントユニット２Ａが受信し内部のフラッシュメモリに書き込みを行い、そのＯＳに基づき動作可能となる。
【０００７】
図８は、図７におけるインテリジェントユニットの内部ブロック図を示した図である。
図において、１０１はインテリジェントユニット内の制御を行うＣＰＵであり、１０２はシリアルコントロールを行うためのプログラムが格納されたＲＯＭ、１０３はＯＳを格納するフラッシュＲＯＭ、１０４はパソコン９から書き込まれたデータをシリアル信号に変換するＵＡＲＴ、１０５はパソコン１０６から受信したデータを波形成形するレシーバである。
これらはＣＰＵと内部バスにより接続される。
【０００８】
インテリジェントユニットの内部動作について図８を用いて説明する。
パソコン９はインテリジェントユニットのＯＳが格納されたマスタ５Ａよりデータを読みだし、ＵＡＲＴ１０４にデータを書き込む。
ＵＡＲＴ１０４は書き込まれたデータをシリアルデータに変換し、専用ケーブル１０をとおしてその先に接続されたインテリジェントユニット２Ａにデータを送信する。
インテリジェントユニット２Ａはパソコン９から受信したデータをレシーバ１０５で波形成形し、インテリジェントユニット内のＵＡＲＴ１０４に送る。ＵＡＲＴ１０４はシリアルデータをパラレルデータに変換する。
パラレルデータに変換されたデータをＣＰＵ１０１が逐次読みだし、Ｆ／ＲＯＭ（フラッシュＲＯＭ）１０３に書き込む。
この動作を繰り返し動作に必要なＯＳを全てＦ／ＲＯＭ１０３に書き込む。
通常これらの動作を行うには、定められた手順、およびＵＡＲＴ１０４のコントロールが必要であり、そのプログラムをＲＯＭ１０２に格納しており、ＯＳが全てＦ／ＲＯＭ１０３に書き込まれるまではＲＯＭ１０２の内容に基づきＣＰＵ１０１は動作する。
【０００９】
【発明が解決しようとする課題】
従来のＯＳ書き込みは以上の行われるため、ＯＳの変更を行うためにはＲＯＭの交換が必要であり、ユニットがベース上に装着されている場合は、ユニットを一旦ベースから取り外し、ＣＰＵあるいはインテリジェントユニットがケースに組み込まれている場合は一度ユニットを分解しケースからプリント基板を取り出す必要が有り、簡単にＯＳの書き換えができない。
また、シリアル通信によりＯＳを書き込む場合は、ＯＳの量が増えるとＯＳの書き込みに非常に時間を要し、生産性を低下させるなどの問題があった。
【００１０】
この発明は、かかる問題点を解決するためになされたもので、第１の目的はユニットをベース上に装着したままＯＳが変更できるプログラマブルコントローラを提供するものである。
また、第２の目的は高速にＯＳの書き込みが可能なプログラマブルコントローラを提供するものである。
【００１１】
【課題を解決するための手段】
この発明にかかるプログラマブルコントローラは、装置全体を制御するＣＰＵユニットと、付加機能を実現するインテリジェントユニットとを、バスラインを介して接続したプログラマブルコントローラにおいて、オペレーティングシステムが格納されたマスタを装着可能であり、かつ上記バスラインを介して上記各ユニットのうちのオペレーティングシステム書き込み対象ユニットに上記オペレーティングシステムを書き込むダウンロードユニットを備え、上記ダウンロードユニットのバスラインへの装着に伴い発生するダウンロード信号により上記各ユニットとバスラインとの接続を変更し、ダウンロードユニットとオペレーティングシステム書き込み対象ユニットとを接続することにより、ダウンロードユニットから上記オペレーティングシステムの書き込みを行うものである。
【００１７】
【発明の実施の形態】
実施の形態１．
図１は、実施の形態１におけるＰＣの構成を示す構成図である。
図において、１はＰＣ装置全体を制御するＣＰＵユニット、２はネットワーク接続、アナログ入出力、位置決め等の付加機能を実現するためのインテリジェントユニット、３はＣＰＵユニット１或いはインテリジェントユニット２にＯＳを書き込むためのダウンロードユニット、４はＣＰＵユニット１及びインテリジェントユニット２並びにダウンロードユニット３等の装着されるユニット間でデータ授受を行うためのデータバス、アドレスバス、コントロール信号用の配線を内蔵したバスラインとしてベースユニットである。
５は予めＣＰＵユニット１あるいはインテリジェントユニット２のＯＳが格納されているマスタであり、例えばメモリーカード、ＣＤ−ＲＯＭ、ＦＤ等により形成されている。
【００１８】
なお、ダウンロードユニット３は、ＣＰＵユニット１あるいはインテリジェントユニット２とベースユニット４を介してデータバス、アドレスバス、制御信号、ダウンロード信号が接続されている。
【００１９】
図２は、ＯＳを書き込む際のインテリジェントユニット２、ダウンロードユニット３及びベースユニット４の内部構成を示すブロック図である。
インテリジェントユニット２において、２１はインテリジェントユニットの制御を行うＣＰＵ、２２はインテリジェントユニット２のＯＳを格納するフラッシュＲＯＭ、２３は通常運転時、ＣＰＵ２１とデータのやり取りを行うための２ポートメモリ、２４はインテリジェントユニット２内のデータバス、２５は同じくアドレスバス、２６はＯＳダウンロード時と通常運転時でベースユニットのアドレスバス７及びデータバス８との制御を行うゲート回路であり、アドレスバスを制御するゲート回路２６ａ、データバスを制御するゲート回路２６ｂから構成される。
２７はダウンロード信号９により、インテリジェントユニット内の制御信号を使用するか、ベースユニット上の制御信号を使用するかを切り換えるセレクタ、２８はゲートである。
【００２０】
ダウンロードユニット３において、３１はダウンロードユニット３の制御を行うＣＰＵ、３２はダウンロードユニット３の制御を行うプログラムが格納されたＲＯＭである。
ベースユニット４において、４１はアドレスバス、４２はデータバス、４３はダウンロード信号である。
【００２１】
次に、図１、２を用いて、ダウンロードユニット３に基づくＯＳの書き込み、特に本実施の形態では、インテリジェントユニット２のＯＳ書き込みについて説明する。
インテリジェントユニット２におけるＯＳの機能変更、バージョンアップ、バグの除去等により、書き換える必要が生じた場合、ＣＰＵユニット１のリセットスイッチに基づきリセットをかけインテリジェントユニット２の動作を停止させると共に、ベースユニット４のバスを開放してＯＳ書き込みモードへ変更する。ＯＳの書き込みモードでは、メーカー側等のＯＳを書き込むサービス員により、インテリジェントユニット３をベースユニット４に装着する。
そのため、ベースユニット４のダウンロード信号４３を送出する回路がグランドに接続され、ダウンロード信号４３がインテリジェントユニットのゲート２６及びセレクタ２７に供給される。
これにより、ゲート２６ａ、２６ｂは開いた状態となり、インテリジェントユニット２内部のデータバス２４及びアドレスバス２５が、ベースユニット４内部のアドレスバス４１及びデータバス４２を介して、ダウンロードユニット３内部のアドレスバス及びデータバスと接続する。
一方、ゲート２８は閉じた状態（ハイインピーダンス）となり、ＣＰＵ２１との接続が遮断される。
また、セレクタ２７は、ベースユニット４を介してダウンロードユニット３から供給される制御信号が有効となり、Ｆ／ＲＯＭ２２に対してＯＳの書き込みを行うことが通知される。
【００２２】
ダウンロードユニット３のＣＰＵ３１は、ベースユニット４を介してインテリジェントユニット２とのアドレスバス、データバス、制御信号のアクセスが可能となると、ＲＯＭ３２内のプログラムに基づき、マスタ５内部に格納されているＯＳを、ベースユニット４のアドレスバス４１及びデータバス４２の内部バスを介して、インテリジェントユニット２のアドレスバス２５及びデータバス２４に対して供給し、Ｆ／ＲＯＭ２２に書き込む。
【００２３】
Ｆ／ＲＯＭ２２へのＯＳ書き込みが終了すると、ダウンロードユニット３からインテリジェントユニット２に供給される制御信号がなくなり、ＣＰＵ２１に基づく制御へと移行する。
インテリジェントユニット２では、ＯＳ書き込み終了が通知されると、サービス員により、再リセット及びダウンロードユニット３のベースユニット４への装着が解除され、ベースユニット４を介したダウンロード信号４３の供給がストップする。
そのため、インテリジェントユニット２側では、ゲートが２６ａ、２６ｂが閉じると共に、ゲート２８が開放するので、ＣＰＵ２１のアドレスバス２５を介した制御に基づき、所定のデータが２ポートメモリ２３と接続され、通常動作が可能となる。すなわち、セレクタ３でインテリジェントユニット内部のＣＰＵ２１から出力される制御信号が選択され、ベースから供給されるアドレスバスおよびデータバス、制御信号はＦ／ＲＯＭ２２に接続されず、インテリジェントユニット２は、Ｆ／ＲＯＭ２２に書き込まれたＯＳに基づいてプログラムを実行する。
【００２４】
本実施の形態１によれば、メーカー側のサービス員によるダウンロードユニット３を介したをＯＳの書き込みのため、ユーザーはダウンロードユニットを予め準備する必要もない。
また、従来から行われていたＲＯＭを取り外し書き込むといった煩わしい作業、通信ユニットを介してのＯＳ書き込みからも開放され、ベースユニットの内部バスを介したＯＳ書き込みのため、作業時間も短縮でき作業性が向上する。
さらに、サービス員によりダウンロードユニットをベースユニットに接続しＯＳの書き込みを行うため、通常動作時にはダウンロードユニットが必要なく、プログラマブルコントローラの装置を小型に形成することができる。
【００２５】
実施の形態２.
図３は、実施の形態２におけるＯＳを書き込む際のインテリジェントユニット２、ダウンロードユニット３Ａ及びベースユニット４の内部構成を示すブロック図である。
実施の形態１では、インテリジェントユニット２に対するＯＳ書き込みを説明したが、本実施の形態では、インテリジェントユニット２に対するＯＳの書き込みのみならず、ＣＰＵユニット１に対するＯＳ書き込みをも可能とすべく、ダウンロードユニット３Ａにおいて、入力されるアドレスに基づきＯＳ書き込み対象となるユニットへのダウンロード信号出力を制御するデコード回路３３を追加したものである。
【００２６】
次に、本実施の形態２の動作について説明する。
ダウンロードユニット３Ａにおけるデコード回路３３は、マスタ５に格納されている書き込み対象ユニットのＯＳのアドレス、或いはダウンロードユニット３Ａに設けられた何れかのユニットのＯＳ書き込みを行うかを選択するスイッチ等に基づく入力等に基づき、ダウンロード信号４３の出力先を変化させる。
各ユニットは、それぞれ対応するダウンロード信号が決定している（例えば、ＣＰＵユニット１にはダウンロード信号４３ｂ、インテリジェントユニット１にはダウンロード信号４３ａ、インテリジェントユニット２にはダウンロード信号４３ｃ・・）ので、ダウンロード信号４３が供給されたユニットが上述した実施の形態１の動作を行うことにより、ダウンロードユニット３ＡからのＯＳ書き込みが可能となる。
なお、本実施の形態２では、デコード回路３３を、ダウンロード装置３Ａに作り込んだ例にて説明したが、同様の回路がインテリジェントユニット２内部にあっても同様の動作をすることができる。
【００２７】
本実施の形態によれば、上述した実施の形態１の効果に加え、ダウンロード先の選択スイッチ、マスク５からの情報等に基づき、ダウンロード先をデーコード回路３３にて決定することができ、複数のユニットに対してダウンロード信号を供給することにより、ダウンロードユニットと書込み対象のユニットとがベースユニットのバスにより接続され、複数のユニットに対してＯＳを書き込むことも可能であり、ＯＳ書き込みがより容易になる。
【００２８】
実施の形態３.
図４は、実施の形態２におけるＰＣの構成を示す構成図である。
図において、１ＡはＣＰＵユニットあるいはインテリジェントユニット２にＯＳを書き込むためのダウンロード機能を果すべくマスタ５の入力Ｉ／Ｆを有し、ＰＣ装置全体を制御するＣＰＵユニット、２はネットワーク接続、アナログ入出力、位置決め等の付加機能を実現するためのインテリジェントユニット、４はＣＰＵユニット１Ａ及びインテリジェントユニット２等の装着されるユニット間でデータ授受を行うためにデータバス、アドレスバス、コントロール信号用の配線を内蔵したベースユニットである。
５は予めＣＰＵユニット１Ａあるいはインテリジェントユニット２のＯＳが格納されているマスタであり、例えばメモリーカード、ＣＤ−ＲＯＭ、ＦＤ等により形成されている。
【００２９】
図５は、ＯＳを書き込む際のインテリジェントユニット２、ダウンロードユニット３及びベースユニット４の内部構成を示すブロック図である。
ＣＰＵユニット１Ａにおいて、１１はＣＰＵ、１２はＲＯＭ、１３は制御ＩＣであり、インテリジェントユニット２のデータバスおよびアドレスバスをハイインピーダンス状態にするダウンロード信号を生成するものである。
なお、インテリジェントユニット２及びベースユニット４は、実施の形態１と同一であるので説明は省略する。
【００３０】
次に本実施の形態３の動作について説明する。
ＣＰＵユニット１ＡのＣＰＵ１１は、通常、ＲＯＭ１２に格納されたＯＳに基づき、所定のプログラムを実行している。
ここで、ＯＳの機能変更、バージョンアップ、バグの除去等によりＯＳ書き換えを行う場合、ＣＰＵユニット１Ａに対し、スイッチ入力、あるいはプログラム等その手段はなんでも良いが特定の操作を行うことにより、ＰＣの動作を停止させ、対象となるユニットに対するダウンロード信号供給の命令を、制御ＩＣ１３に書き込む。
それにより、制御ＩＣ１３は、対象となるユニットに対するダウンロード信号４３を発生する。
ダウンロード信号４３は、ベースユニット４を介してＯＳ書換え対象となるインテリジェントユニット２に供給され、これにより、ゲート２６ａ、２６ｂは開いた状態となり、インテリジェントユニット２内部のデータバス２４及びアドレスバス２５が、ベースユニット４内部のアドレスバス４１及びデータバス４２を介して、ＣＰＵユニット１Ａ内部のアドレスバス及びデータバスと接続する。
一方、ゲート２８は閉じた状態（ハイインピーダンス）となり、ＣＰＵ２１との接続が遮断される。
また、セレクタ２７は、ベースユニット４を介してＣＰＵユニット１Ａから供給される制御信号が有効となり、Ｆ／ＲＯＭ２２に対してＯＳの書き込みを行うことが通知される。
【００３１】
ＣＰＵ１１は、ベースユニット４を介してインテリジェントユニット２とのアドレスバス、データバス、制御信号のアクセスが可能となると、ＲＯＭ１２内のプログラムに基づき、マスタ５内部に格納されているＯＳを、ベースユニット４のアドレスバス４１及びデータバス４２の内部バスを介して、インテリジェントユニット２のアドレスバス２５及びデータバス２４に対して供給し、Ｆ／ＲＯＭ２２に書き込む。
【００３２】
Ｆ／ＲＯＭ２２へのＯＳ書き込みが終了すると、ＣＰＵユニット１Ａからインテリジェントユニット２に供給される制御信号がなくなり、対象のインテリジェントユニット２はＣＰＵ２1に基づく制御へと移行する。
インテリジェントユニット２では、ＯＳ書き込み終了が通知されると、サービス員により、再リセット等され、ベースユニット４を介したダウンロード信号４３の供給がストップする。
そのため、インテリジェントユニット２側では、ゲートが２６ａ、２６ｂが閉じると共に、ゲート２８が開放するので、ＣＰＵ２１のアドレスバス２５を介した制御に基づき、所定のデータが２ポートメモリ２３と接続され、通常動作が可能となる。すなわち、セレクタ３でインテリジェントユニット内部のＣＰＵ２１から出力される制御信号が選択され、ベースから供給されるアドレスバスおよびデータバス、制御信号はＦ／ＲＯＭ２２に接続されず、インテリジェントユニット２は、Ｆ／ＲＯＭ２２に書き込まれたＯＳに基づいてプログラムを実行する。
【００３３】
本実施の形態３では、ＣＰＵユニット１Ａに対してマスタ５を入力する入力Ｉ／Ｆを設け、該Ｉ／Ｆから入力されたＯＳを、ＰＣ全体を制御するＣＰＵユニット１ＡからＯＳの書換えを制御することができるので、ＯＳ書換えの対象となるユニットを任意に選択しＯＳを書き換えることができる。
さらに、従来から行われていたＲＯＭを取り外し書き込むといった煩わしい作業、通信ユニットを介してのＯＳ書き込みからも開放され、ベースユニットの内部バスを介したＯＳ書き込みのため、作業時間も短縮でき作業性が向上する。
【００３４】
【発明の効果】
この発明におけるプログラマブルコントローラでは、ＯＳが書き込まれたＲＯＭを交換することなく、ユニットをバスラインと接続したままダウンロードユニット或いはＣＰＵユニットに装着されたマスタからＯＳの書き込みが可能となり、ＯＳ書き込みの作業性が向上すると共に、バスラインを介したＯＳ書き込みのため、処理が高速ができる。
また、ダウンロードユニットは、ＯＳ書き込みの場合のみ接続し、通常動作時には必要なくプログラマブルコントローラ装置を小型化できる。
【図面の簡単な説明】
【図１】 実施の形態１におけるＰＣの構成を示す構成図である。
【図２】 インテリジェントユニット、ダウンロードユニット及びベースユニットの内部構成を示すブロック図である。
【図３】 実施の形態２におけるインテリジェントユニット、ダウンロードユニット及びベースユニットの内部構成を示すブロック図である。
【図４】 実施の形態３におけるＰＣの構成を示す構成図である。
【図５】 インテリジェントユニット、ダウンロードユニット及びベースユニットの内部構成を示すブロック図である。
【図６】 従来のＰＣにおけるＯＳの書き込み方法を示す図である。
【図７】 従来のインテリジェントユニットにシリアル通信でＯＳを書き込み方法を示す図である。
【図８】 インテリジェントユニットの内部ブロック図である。
【符号の説明】
１、１Ａ ＣＰＵユニット、２ インテリジェントユニット、３、３Ａ ダウンロードユニット、４ ベースユニット、５ マスタ、２４ データバス、２５アドレスバス、２６ ゲート、２７ セレクタ、２８ ゲート、４１ アドレスバス、４２ データバス、４３ ダウンロード信号。
【発明の属する技術分野】
この発明は、プログラマブルコントローラのオペレーティングシステム書き込みを行うプログラマブルコントローラに関する。
【０００２】
【従来の技術】
プログラマブルコントローラ（以下、ＰＣと称す）のオペレーティングシステム（以下、ＯＳと称す）は、予めＲＯＭに記憶され、そのＲＯＭに記憶されたＯＳに基づきＰＣが制御されている。
このＯＳは、機能変更、バージョンアップ、バグの除去等により、書き換える必要が生ずる場合もある。
【０００３】
ＯＳを書き換える二通りの場合を、図６、図７及び図８を用いて説明する。
図６は、従来のＰＣにおけるＯＳの書き込み方法を示す図である。
図において、６はＣＰＵユニットあるいはインテリジェントユニット等のＯＳ書き込み対象ユニットの動作の基本となるＯＳを予め格納したマスタＲＯＭ、８はマスタＲＯＭからデータを読み出し他のＲＯＭにコピーするＲＯＭライタ、７はＯＳを書き込んでＣＰＵユニットあるいはインテリジェントユニット等に装着するＲＯＭである。
【０００４】
次にＯＳを書き込む場合の手順について図６を用いて説明する。
まず、予め対象ユニットのＯＳが格納されているマスタＲＯＭ６をＲＯＭライタ８に装着し、マスタＲＯＭ６の内容をＲＯＭライタ８内に読み込ませる。
また、書き換える対象となるＯＳが記憶されているＲＯＭ７を対象ユニットより取り外し、そのＲＯＭ７をマスタＲＯＭ６の内容が読み込まれたＲＯＭライタ８に装着する。
次に、ＲＯＭライタ８によりＲＯＭライタ内に読み込んだマスタＲＯＭの内容をＲＯＭ７にコピーし、このＲＯＭ７を対象ユニットに再度装着することにより、対象ユニットは、ＲＯＭに書き込まれたＯＳに基づき動作可能となる。
【０００５】
図７は、従来のインテリジェントユニットにシリアル通信でＯＳを書き込む方法を示す図である。
図において、２Ａはインテリジェントユニット、５Ａは予めＯＳを格納したマスタであり、その媒体としてＣＤ−ＲＯＭ等があげられる。９はインテリジェントユニット２Ａと専用ケーブル１０で接続されたパソコンである。
【０００６】
次にシリアル通信でＯＳを書き込む場合の動作について説明する。
マスタ５Ａには予めインテリジェントユニット２ＡのＯＳが格納されており、そのマスタ５Ａをパソコン９に装着し、マスタ５Ａの内容をパソコン９内に読み込む。
次にパソコン９のシリアルポートに専用ケーブル１０を接続し、インテリジェントユニット２Ａと接続する。
パソコン９のシリアルポートより送信されたシリアルデータをインテリジェントユニット２Ａが受信し内部のフラッシュメモリに書き込みを行い、そのＯＳに基づき動作可能となる。
【０００７】
図８は、図７におけるインテリジェントユニットの内部ブロック図を示した図である。
図において、１０１はインテリジェントユニット内の制御を行うＣＰＵであり、１０２はシリアルコントロールを行うためのプログラムが格納されたＲＯＭ、１０３はＯＳを格納するフラッシュＲＯＭ、１０４はパソコン９から書き込まれたデータをシリアル信号に変換するＵＡＲＴ、１０５はパソコン１０６から受信したデータを波形成形するレシーバである。
これらはＣＰＵと内部バスにより接続される。
【０００８】
インテリジェントユニットの内部動作について図８を用いて説明する。
パソコン９はインテリジェントユニットのＯＳが格納されたマスタ５Ａよりデータを読みだし、ＵＡＲＴ１０４にデータを書き込む。
ＵＡＲＴ１０４は書き込まれたデータをシリアルデータに変換し、専用ケーブル１０をとおしてその先に接続されたインテリジェントユニット２Ａにデータを送信する。
インテリジェントユニット２Ａはパソコン９から受信したデータをレシーバ１０５で波形成形し、インテリジェントユニット内のＵＡＲＴ１０４に送る。ＵＡＲＴ１０４はシリアルデータをパラレルデータに変換する。
パラレルデータに変換されたデータをＣＰＵ１０１が逐次読みだし、Ｆ／ＲＯＭ（フラッシュＲＯＭ）１０３に書き込む。
この動作を繰り返し動作に必要なＯＳを全てＦ／ＲＯＭ１０３に書き込む。
通常これらの動作を行うには、定められた手順、およびＵＡＲＴ１０４のコントロールが必要であり、そのプログラムをＲＯＭ１０２に格納しており、ＯＳが全てＦ／ＲＯＭ１０３に書き込まれるまではＲＯＭ１０２の内容に基づきＣＰＵ１０１は動作する。
【０００９】
【発明が解決しようとする課題】
従来のＯＳ書き込みは以上の行われるため、ＯＳの変更を行うためにはＲＯＭの交換が必要であり、ユニットがベース上に装着されている場合は、ユニットを一旦ベースから取り外し、ＣＰＵあるいはインテリジェントユニットがケースに組み込まれている場合は一度ユニットを分解しケースからプリント基板を取り出す必要が有り、簡単にＯＳの書き換えができない。
また、シリアル通信によりＯＳを書き込む場合は、ＯＳの量が増えるとＯＳの書き込みに非常に時間を要し、生産性を低下させるなどの問題があった。
【００１０】
この発明は、かかる問題点を解決するためになされたもので、第１の目的はユニットをベース上に装着したままＯＳが変更できるプログラマブルコントローラを提供するものである。
また、第２の目的は高速にＯＳの書き込みが可能なプログラマブルコントローラを提供するものである。
【００１１】
【課題を解決するための手段】
この発明にかかるプログラマブルコントローラは、装置全体を制御するＣＰＵユニットと、付加機能を実現するインテリジェントユニットとを、バスラインを介して接続したプログラマブルコントローラにおいて、オペレーティングシステムが格納されたマスタを装着可能であり、かつ上記バスラインを介して上記各ユニットのうちのオペレーティングシステム書き込み対象ユニットに上記オペレーティングシステムを書き込むダウンロードユニットを備え、上記ダウンロードユニットのバスラインへの装着に伴い発生するダウンロード信号により上記各ユニットとバスラインとの接続を変更し、ダウンロードユニットとオペレーティングシステム書き込み対象ユニットとを接続することにより、ダウンロードユニットから上記オペレーティングシステムの書き込みを行うものである。
【００１７】
【発明の実施の形態】
実施の形態１．
図１は、実施の形態１におけるＰＣの構成を示す構成図である。
図において、１はＰＣ装置全体を制御するＣＰＵユニット、２はネットワーク接続、アナログ入出力、位置決め等の付加機能を実現するためのインテリジェントユニット、３はＣＰＵユニット１或いはインテリジェントユニット２にＯＳを書き込むためのダウンロードユニット、４はＣＰＵユニット１及びインテリジェントユニット２並びにダウンロードユニット３等の装着されるユニット間でデータ授受を行うためのデータバス、アドレスバス、コントロール信号用の配線を内蔵したバスラインとしてベースユニットである。
５は予めＣＰＵユニット１あるいはインテリジェントユニット２のＯＳが格納されているマスタであり、例えばメモリーカード、ＣＤ−ＲＯＭ、ＦＤ等により形成されている。
【００１８】
なお、ダウンロードユニット３は、ＣＰＵユニット１あるいはインテリジェントユニット２とベースユニット４を介してデータバス、アドレスバス、制御信号、ダウンロード信号が接続されている。
【００１９】
図２は、ＯＳを書き込む際のインテリジェントユニット２、ダウンロードユニット３及びベースユニット４の内部構成を示すブロック図である。
インテリジェントユニット２において、２１はインテリジェントユニットの制御を行うＣＰＵ、２２はインテリジェントユニット２のＯＳを格納するフラッシュＲＯＭ、２３は通常運転時、ＣＰＵ２１とデータのやり取りを行うための２ポートメモリ、２４はインテリジェントユニット２内のデータバス、２５は同じくアドレスバス、２６はＯＳダウンロード時と通常運転時でベースユニットのアドレスバス７及びデータバス８との制御を行うゲート回路であり、アドレスバスを制御するゲート回路２６ａ、データバスを制御するゲート回路２６ｂから構成される。
２７はダウンロード信号９により、インテリジェントユニット内の制御信号を使用するか、ベースユニット上の制御信号を使用するかを切り換えるセレクタ、２８はゲートである。
【００２０】
ダウンロードユニット３において、３１はダウンロードユニット３の制御を行うＣＰＵ、３２はダウンロードユニット３の制御を行うプログラムが格納されたＲＯＭである。
ベースユニット４において、４１はアドレスバス、４２はデータバス、４３はダウンロード信号である。
【００２１】
次に、図１、２を用いて、ダウンロードユニット３に基づくＯＳの書き込み、特に本実施の形態では、インテリジェントユニット２のＯＳ書き込みについて説明する。
インテリジェントユニット２におけるＯＳの機能変更、バージョンアップ、バグの除去等により、書き換える必要が生じた場合、ＣＰＵユニット１のリセットスイッチに基づきリセットをかけインテリジェントユニット２の動作を停止させると共に、ベースユニット４のバスを開放してＯＳ書き込みモードへ変更する。ＯＳの書き込みモードでは、メーカー側等のＯＳを書き込むサービス員により、インテリジェントユニット３をベースユニット４に装着する。
そのため、ベースユニット４のダウンロード信号４３を送出する回路がグランドに接続され、ダウンロード信号４３がインテリジェントユニットのゲート２６及びセレクタ２７に供給される。
これにより、ゲート２６ａ、２６ｂは開いた状態となり、インテリジェントユニット２内部のデータバス２４及びアドレスバス２５が、ベースユニット４内部のアドレスバス４１及びデータバス４２を介して、ダウンロードユニット３内部のアドレスバス及びデータバスと接続する。
一方、ゲート２８は閉じた状態（ハイインピーダンス）となり、ＣＰＵ２１との接続が遮断される。
また、セレクタ２７は、ベースユニット４を介してダウンロードユニット３から供給される制御信号が有効となり、Ｆ／ＲＯＭ２２に対してＯＳの書き込みを行うことが通知される。
【００２２】
ダウンロードユニット３のＣＰＵ３１は、ベースユニット４を介してインテリジェントユニット２とのアドレスバス、データバス、制御信号のアクセスが可能となると、ＲＯＭ３２内のプログラムに基づき、マスタ５内部に格納されているＯＳを、ベースユニット４のアドレスバス４１及びデータバス４２の内部バスを介して、インテリジェントユニット２のアドレスバス２５及びデータバス２４に対して供給し、Ｆ／ＲＯＭ２２に書き込む。
【００２３】
Ｆ／ＲＯＭ２２へのＯＳ書き込みが終了すると、ダウンロードユニット３からインテリジェントユニット２に供給される制御信号がなくなり、ＣＰＵ２１に基づく制御へと移行する。
インテリジェントユニット２では、ＯＳ書き込み終了が通知されると、サービス員により、再リセット及びダウンロードユニット３のベースユニット４への装着が解除され、ベースユニット４を介したダウンロード信号４３の供給がストップする。
そのため、インテリジェントユニット２側では、ゲートが２６ａ、２６ｂが閉じると共に、ゲート２８が開放するので、ＣＰＵ２１のアドレスバス２５を介した制御に基づき、所定のデータが２ポートメモリ２３と接続され、通常動作が可能となる。すなわち、セレクタ３でインテリジェントユニット内部のＣＰＵ２１から出力される制御信号が選択され、ベースから供給されるアドレスバスおよびデータバス、制御信号はＦ／ＲＯＭ２２に接続されず、インテリジェントユニット２は、Ｆ／ＲＯＭ２２に書き込まれたＯＳに基づいてプログラムを実行する。
【００２４】
本実施の形態１によれば、メーカー側のサービス員によるダウンロードユニット３を介したをＯＳの書き込みのため、ユーザーはダウンロードユニットを予め準備する必要もない。
また、従来から行われていたＲＯＭを取り外し書き込むといった煩わしい作業、通信ユニットを介してのＯＳ書き込みからも開放され、ベースユニットの内部バスを介したＯＳ書き込みのため、作業時間も短縮でき作業性が向上する。
さらに、サービス員によりダウンロードユニットをベースユニットに接続しＯＳの書き込みを行うため、通常動作時にはダウンロードユニットが必要なく、プログラマブルコントローラの装置を小型に形成することができる。
【００２５】
実施の形態２.
図３は、実施の形態２におけるＯＳを書き込む際のインテリジェントユニット２、ダウンロードユニット３Ａ及びベースユニット４の内部構成を示すブロック図である。
実施の形態１では、インテリジェントユニット２に対するＯＳ書き込みを説明したが、本実施の形態では、インテリジェントユニット２に対するＯＳの書き込みのみならず、ＣＰＵユニット１に対するＯＳ書き込みをも可能とすべく、ダウンロードユニット３Ａにおいて、入力されるアドレスに基づきＯＳ書き込み対象となるユニットへのダウンロード信号出力を制御するデコード回路３３を追加したものである。
【００２６】
次に、本実施の形態２の動作について説明する。
ダウンロードユニット３Ａにおけるデコード回路３３は、マスタ５に格納されている書き込み対象ユニットのＯＳのアドレス、或いはダウンロードユニット３Ａに設けられた何れかのユニットのＯＳ書き込みを行うかを選択するスイッチ等に基づく入力等に基づき、ダウンロード信号４３の出力先を変化させる。
各ユニットは、それぞれ対応するダウンロード信号が決定している（例えば、ＣＰＵユニット１にはダウンロード信号４３ｂ、インテリジェントユニット１にはダウンロード信号４３ａ、インテリジェントユニット２にはダウンロード信号４３ｃ・・）ので、ダウンロード信号４３が供給されたユニットが上述した実施の形態１の動作を行うことにより、ダウンロードユニット３ＡからのＯＳ書き込みが可能となる。
なお、本実施の形態２では、デコード回路３３を、ダウンロード装置３Ａに作り込んだ例にて説明したが、同様の回路がインテリジェントユニット２内部にあっても同様の動作をすることができる。
【００２７】
本実施の形態によれば、上述した実施の形態１の効果に加え、ダウンロード先の選択スイッチ、マスク５からの情報等に基づき、ダウンロード先をデーコード回路３３にて決定することができ、複数のユニットに対してダウンロード信号を供給することにより、ダウンロードユニットと書込み対象のユニットとがベースユニットのバスにより接続され、複数のユニットに対してＯＳを書き込むことも可能であり、ＯＳ書き込みがより容易になる。
【００２８】
実施の形態３.
図４は、実施の形態２におけるＰＣの構成を示す構成図である。
図において、１ＡはＣＰＵユニットあるいはインテリジェントユニット２にＯＳを書き込むためのダウンロード機能を果すべくマスタ５の入力Ｉ／Ｆを有し、ＰＣ装置全体を制御するＣＰＵユニット、２はネットワーク接続、アナログ入出力、位置決め等の付加機能を実現するためのインテリジェントユニット、４はＣＰＵユニット１Ａ及びインテリジェントユニット２等の装着されるユニット間でデータ授受を行うためにデータバス、アドレスバス、コントロール信号用の配線を内蔵したベースユニットである。
５は予めＣＰＵユニット１Ａあるいはインテリジェントユニット２のＯＳが格納されているマスタであり、例えばメモリーカード、ＣＤ−ＲＯＭ、ＦＤ等により形成されている。
【００２９】
図５は、ＯＳを書き込む際のインテリジェントユニット２、ダウンロードユニット３及びベースユニット４の内部構成を示すブロック図である。
ＣＰＵユニット１Ａにおいて、１１はＣＰＵ、１２はＲＯＭ、１３は制御ＩＣであり、インテリジェントユニット２のデータバスおよびアドレスバスをハイインピーダンス状態にするダウンロード信号を生成するものである。
なお、インテリジェントユニット２及びベースユニット４は、実施の形態１と同一であるので説明は省略する。
【００３０】
次に本実施の形態３の動作について説明する。
ＣＰＵユニット１ＡのＣＰＵ１１は、通常、ＲＯＭ１２に格納されたＯＳに基づき、所定のプログラムを実行している。
ここで、ＯＳの機能変更、バージョンアップ、バグの除去等によりＯＳ書き換えを行う場合、ＣＰＵユニット１Ａに対し、スイッチ入力、あるいはプログラム等その手段はなんでも良いが特定の操作を行うことにより、ＰＣの動作を停止させ、対象となるユニットに対するダウンロード信号供給の命令を、制御ＩＣ１３に書き込む。
それにより、制御ＩＣ１３は、対象となるユニットに対するダウンロード信号４３を発生する。
ダウンロード信号４３は、ベースユニット４を介してＯＳ書換え対象となるインテリジェントユニット２に供給され、これにより、ゲート２６ａ、２６ｂは開いた状態となり、インテリジェントユニット２内部のデータバス２４及びアドレスバス２５が、ベースユニット４内部のアドレスバス４１及びデータバス４２を介して、ＣＰＵユニット１Ａ内部のアドレスバス及びデータバスと接続する。
一方、ゲート２８は閉じた状態（ハイインピーダンス）となり、ＣＰＵ２１との接続が遮断される。
また、セレクタ２７は、ベースユニット４を介してＣＰＵユニット１Ａから供給される制御信号が有効となり、Ｆ／ＲＯＭ２２に対してＯＳの書き込みを行うことが通知される。
【００３１】
ＣＰＵ１１は、ベースユニット４を介してインテリジェントユニット２とのアドレスバス、データバス、制御信号のアクセスが可能となると、ＲＯＭ１２内のプログラムに基づき、マスタ５内部に格納されているＯＳを、ベースユニット４のアドレスバス４１及びデータバス４２の内部バスを介して、インテリジェントユニット２のアドレスバス２５及びデータバス２４に対して供給し、Ｆ／ＲＯＭ２２に書き込む。
【００３２】
Ｆ／ＲＯＭ２２へのＯＳ書き込みが終了すると、ＣＰＵユニット１Ａからインテリジェントユニット２に供給される制御信号がなくなり、対象のインテリジェントユニット２はＣＰＵ２1に基づく制御へと移行する。
インテリジェントユニット２では、ＯＳ書き込み終了が通知されると、サービス員により、再リセット等され、ベースユニット４を介したダウンロード信号４３の供給がストップする。
そのため、インテリジェントユニット２側では、ゲートが２６ａ、２６ｂが閉じると共に、ゲート２８が開放するので、ＣＰＵ２１のアドレスバス２５を介した制御に基づき、所定のデータが２ポートメモリ２３と接続され、通常動作が可能となる。すなわち、セレクタ３でインテリジェントユニット内部のＣＰＵ２１から出力される制御信号が選択され、ベースから供給されるアドレスバスおよびデータバス、制御信号はＦ／ＲＯＭ２２に接続されず、インテリジェントユニット２は、Ｆ／ＲＯＭ２２に書き込まれたＯＳに基づいてプログラムを実行する。
【００３３】
本実施の形態３では、ＣＰＵユニット１Ａに対してマスタ５を入力する入力Ｉ／Ｆを設け、該Ｉ／Ｆから入力されたＯＳを、ＰＣ全体を制御するＣＰＵユニット１ＡからＯＳの書換えを制御することができるので、ＯＳ書換えの対象となるユニットを任意に選択しＯＳを書き換えることができる。
さらに、従来から行われていたＲＯＭを取り外し書き込むといった煩わしい作業、通信ユニットを介してのＯＳ書き込みからも開放され、ベースユニットの内部バスを介したＯＳ書き込みのため、作業時間も短縮でき作業性が向上する。
【００３４】
【発明の効果】
この発明におけるプログラマブルコントローラでは、ＯＳが書き込まれたＲＯＭを交換することなく、ユニットをバスラインと接続したままダウンロードユニット或いはＣＰＵユニットに装着されたマスタからＯＳの書き込みが可能となり、ＯＳ書き込みの作業性が向上すると共に、バスラインを介したＯＳ書き込みのため、処理が高速ができる。
また、ダウンロードユニットは、ＯＳ書き込みの場合のみ接続し、通常動作時には必要なくプログラマブルコントローラ装置を小型化できる。
【図面の簡単な説明】
【図１】 実施の形態１におけるＰＣの構成を示す構成図である。
【図２】 インテリジェントユニット、ダウンロードユニット及びベースユニットの内部構成を示すブロック図である。
【図３】 実施の形態２におけるインテリジェントユニット、ダウンロードユニット及びベースユニットの内部構成を示すブロック図である。
【図４】 実施の形態３におけるＰＣの構成を示す構成図である。
【図５】 インテリジェントユニット、ダウンロードユニット及びベースユニットの内部構成を示すブロック図である。
【図６】 従来のＰＣにおけるＯＳの書き込み方法を示す図である。
【図７】 従来のインテリジェントユニットにシリアル通信でＯＳを書き込み方法を示す図である。
【図８】 インテリジェントユニットの内部ブロック図である。
【符号の説明】
１、１Ａ ＣＰＵユニット、２ インテリジェントユニット、３、３Ａ ダウンロードユニット、４ ベースユニット、５ マスタ、２４ データバス、２５アドレスバス、２６ ゲート、２７ セレクタ、２８ ゲート、４１ アドレスバス、４２ データバス、４３ ダウンロード信号。
Claims (1)
- 装置全体を制御するＣＰＵユニットと、付加機能を実現するインテリジェントユニットとを、バスラインを介して接続したプログラマブルコントローラにおいて、
オペレーティングシステムが格納されたマスタを装着可能であり、かつ上記バスラインを介して上記各ユニットのうちのオペレーティングシステム書き込み対象ユニットに上記オペレーティングシステムを書き込むダウンロードユニットを備え、
上記ダウンロードユニットのバスラインへの装着に伴い発生するダウンロード信号により上記各ユニットとバスラインとの接続を変更し、ダウンロードユニットとオペレーティングシステム書き込み対象ユニットとを接続することにより、ダウンロードユニットから上記オペレーティングシステムの書き込みを行うことを特徴とするプログラマブルコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34485697A JP3635903B2 (ja) | 1997-12-15 | 1997-12-15 | プログラマブルコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34485697A JP3635903B2 (ja) | 1997-12-15 | 1997-12-15 | プログラマブルコントローラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11175345A JPH11175345A (ja) | 1999-07-02 |
| JP3635903B2 true JP3635903B2 (ja) | 2005-04-06 |
Family
ID=18372524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34485697A Expired - Lifetime JP3635903B2 (ja) | 1997-12-15 | 1997-12-15 | プログラマブルコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3635903B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4960545B2 (ja) * | 2000-11-10 | 2012-06-27 | 矢崎総業株式会社 | メモリ書込装置、メモリ書込方法及びメモリ書込プログラムを記録した記録媒体 |
| JP2010102528A (ja) * | 2008-10-24 | 2010-05-06 | Yokogawa Electric Corp | プログラマブル・ロジック・コントローラ |
| US8806470B2 (en) * | 2010-09-29 | 2014-08-12 | Mitsubishi Electric Corporation | System, method, and apparatus for software maintenance of sensor and control systems |
-
1997
- 1997-12-15 JP JP34485697A patent/JP3635903B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11175345A (ja) | 1999-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2082118C (en) | Computer, and apparatus and method for system reconfiguration thereof | |
| JP2000148465A (ja) | ファ―ムウェア変更方法 | |
| TW379306B (en) | Computer system and a control method of the same for in-system reprogramming of a fixed flash ROM when access to the fixed flash ROM is not possible | |
| JPH05158511A (ja) | 着脱式ファンクション・カード付きプログラマブル・コントローラ・プロセッサ | |
| JPH08101751A (ja) | Ｐｃカード及びｐｃカードシステム | |
| JPH04315253A (ja) | 電子機器 | |
| KR19990011955A (ko) | Pci 브리지 | |
| EP0617369A1 (en) | I/O memory card and I/O memory card control method | |
| JP3635903B2 (ja) | プログラマブルコントローラ | |
| JP3068353U (ja) | 印刷機の制御のための装置 | |
| CN105487875B (zh) | 程序存储器的控制方法、控制装置及其处理器系统 | |
| US6000005A (en) | Method of writing a flash memory including dynamically switching and allocating memory spaces to the flash memory blocks | |
| JP2004021867A (ja) | 情報処理システム | |
| JPH0673122B2 (ja) | プログラマブルコネクタ装置 | |
| JP3659399B2 (ja) | プログラマブルロジックコントローラ | |
| JPH10283172A (ja) | フラッシュｒｏｍデータ書き換え方式 | |
| JP2003167843A (ja) | 信号入出力装置 | |
| JPH08265488A (ja) | ファクシミリ装置 | |
| JP2000148466A (ja) | 情報処理装置及び情報処理装置における制御プログラム更新方法 | |
| JPH11338687A (ja) | プログラム書換システム | |
| KR0158020B1 (ko) | 유니버설 기능 에뮬레이션 시스템 | |
| JP2023070930A (ja) | 情報処理システム、画像処理装置および通信制御方法 | |
| JP2003283679A (ja) | ナースコールシステム | |
| KR0147611B1 (ko) | 주종 관계의 복수의 프로세서를 가진 컴퓨터 시스템 | |
| JP2005165744A (ja) | 情報処理システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040716 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040921 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041119 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041227 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080114 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |