JPH04315253A - 電子機器 - Google Patents

電子機器

Info

Publication number
JPH04315253A
JPH04315253A JP3082146A JP8214691A JPH04315253A JP H04315253 A JPH04315253 A JP H04315253A JP 3082146 A JP3082146 A JP 3082146A JP 8214691 A JP8214691 A JP 8214691A JP H04315253 A JPH04315253 A JP H04315253A
Authority
JP
Japan
Prior art keywords
information
microcomputer
data
cpu
microcomputers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3082146A
Other languages
English (en)
Other versions
JP3310990B2 (ja
Inventor
Masanori Yamada
山田　昌敬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP08214691A priority Critical patent/JP3310990B2/ja
Publication of JPH04315253A publication Critical patent/JPH04315253A/ja
Priority to US08/275,334 priority patent/US5552981A/en
Priority to US08/449,713 priority patent/US5757639A/en
Priority to US09/045,953 priority patent/US6275875B1/en
Application granted granted Critical
Publication of JP3310990B2 publication Critical patent/JP3310990B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4405—Initialisation of multiprocessor systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/177—Initialisation or configuration control

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Stored Programmes (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は電子機器、詳しくは複数
のマイクロコンピュータからなる電子機器に関するもの
である。
【０００２】
【従来の技術】従来、マイクロコンピュータを有する電
子機器の組み込み型制御プログラムや定数データはＲＯ
Ｍ化されて、基板上に装着されている。ＲＯＭの形態と
しては、紫外線消去可能で電気的書き込み可能なＥＰＲ
ＯＭ、消去・書き込み共に不可能なマスクＲＯＭが一般
的である。
【０００３】通常、ＲＯＭ化された組み込み型制御プロ
グラムに不具備があった場合や、その動作仕様に変更が
あった場合には、ＥＰＲＯＭもしくはマスクＲＯＭを新
たなものと差し替える必要がある。
【０００４】この欠点を解消するために、組み込み型制
御プログラムや定数データについても、例えば、パーソ
ナルコンピュータのアプリケーションソフト等と同様に
メモリカードやフロッピーデイスクで供給し、ＲＡＭ等
書換可能なメモリに一旦展開した後で、実行する方法が
考えられる。
【０００５】
【発明が解決しようとしている課題】しかしながら、複
数のマイクロコンピュータを有するこの種の装置におい
ては、個々のマイクロコンピュータ単位に上述したプロ
グラム読み込み手段を備えなければならず、装置の大型
化とコストの面で問題が残る。
【０００６】本発明はかかる従来技術に鑑みなされたも
のであり、複数のマイクロコンピュータを有する電子機
器において、個々のマイクロコンピュータに対する情報
を効率よく供給させることが可能な電子機器を提供しよ
うとするものである。
【０００７】
【課題を解決するための手段】この課題を解決するため
、本発明の電子機器は以下に示す構成を備える。すなわ
ち、複数のマイクロコンピュータからなる電子機器にお
いて、各々のマイクロコンピュータで使用される情報を
記憶した情報記憶媒体を備え、第１のマイクロコンピュ
ータは、前記情報記憶媒体に記憶された情報を識別する
識別手段と、前記識別手段により識別された情報を該当
するマイクロコンピュータに供給する供給手段とを備え
、前記第１のマイクロコンピュータ以外のマイクロコン
ピュータは、前記第１のマイクロコンピュータの供給手
段で供給されてきた情報を受け取り、受け取った情報を
格納する格納手段と、前記格納手段により格納された情
報に基づいて処理する処理手段とを備える。
【０００８】また、本発明の他の電子機器は以下の構成
を備える。すなわち、複数のマイクロコンピュータから
なる電子機器において、各々のマイクロコンピュータで
使用される情報を記憶した情報記憶媒体を備え、前記情
報記憶媒体を前記複数のマイクロコンピュータのいずれ
か１つとを接続する接続手段と、各マイクロコンピュー
タは、前記接続手段による接続対象が自身であるか否か
を判別する判別手段と、情報を記憶保持する記憶保持手
段と、前記判別手段で自身に接続されたと判別したとき
、前記記憶保持手段に記憶保持された内容を、前記情報
記憶媒体の情報で更新する更新手段と、前記記憶保持手
段に記憶保持された情報に基づいて処理する処理手段と
を備える。
【０００９】
【作用】かかる本発明の構成において、例えば情報記憶
媒体には各々のマイクロコンピュータで使用される情報
が格納されている。この情報記憶媒体の内容を第１のマ
イクロコンピュータが識別し、識別された情報をそれに
該当するマイクロコンピュータに供給する。各マイクロ
コンピュータは供給されてきた情報を格納し、その格納
した情報に基づいて処理を行う。
【００１０】
【実施例】以下、添付図面に従って本発明に係る実施例
を詳細に説明する。
【００１１】図１に実施例における電子機器のブロック
構成図を示する。
【００１２】図中、１はマスタＣＰＵ、２はマスタＣＰ
ＵのブートＲＯＭ、３はマスタＣＰＵ１がアクセスする
ＲＡＭであり、外部から供給されるプログラムや定数デ
ータを格納し、またマスタＣＰＵ１のワークエリアとし
ても用いる。５は供給すべきプログラムや定数データを
格納したメモリカード、４はそのメモリカード５の内容
をバスを介してアクセスするためのカードアダプタであ
る。６はスレーブＣＰＵ、７はスレーブＣＰＵ６のブー
トＲＯＭ、８はスレーブＣＰＵ６のアクセスするＲＡＭ
であり、外部から供給されるプログラムや定数データを
格納し、またスレーブＣＰＵ６のワークエリアとしても
用いる。９、１０はそれぞれマスタＣＰＵ１及びスレー
ブＣＰＵ６が制御すべき負荷が接続されるＩ／Ｏである
。図示の如く、マスタＣＰＵ１とスレーブＣＰＵ６はシ
リアル通信により、データの送受信が可能になっている
。
【００１３】上述した構成において、本装置に電源が投
入されると、スレーブＣＰＵ６はブートＲＯＭ７に記憶
された必要最小限の初期化処理を行う。この初期化処理
の内容の一つとして、シリアル通信を介してマスタＣＰ
Ｕ１からの受信に備えた処理がある。いずれにしても、
初期化処理が終了すると、シリアル通信を介してのマス
タＣＰＵ１からのデータ受信待機状態になる。
【００１４】一方、マスタＣＰＵ１も電源投入時にブー
トＲＯＭ２に記憶されているプログラムに従って必要な
初期化（シリアル通信に係る初期化処理含む）するが、
その後、カードアダプタ４に装着されたメモリカード５
からそこに記憶されている内容を読み出す。読み出した
内容がマスタＣＰＵ１のためのプログラム、定数データ
（以下、これらを総称して単にプログラムデータという
）ならばＲＡＭ３に格納し、スレーブＣＰＵ６のための
プログラムデータならば、シリアル通信によりマスタＣ
ＰＵ１からスレーブＣＰＵ６に送る。スレーブＣＰＵ６
はマスタＣＰＵ１よりデータの受信があったときには、
そのプログラムデータをＲＡＭ８に格納する。
【００１５】こうして、メモリカード５から必要なデー
タを全て読み出したのち、マスタＣＰＵ１は、ＲＡＭ３
に格納したプログラムに従って制御動作を開始し、スレ
ーブＣＰＵ６はＲＡＭ８に格納したプログラムに従って
制御動作を開始する。
【００１６】ここで、実施例におけるメモリカード５の
プログラムデータの構造を図５に示し、以下にそれを説
明する。
【００１７】図示の如く、メモリカード５のアドレス空
間におけるアドレス“００Ｈ（Ｈは１６進数を意味する
。以下、同様。）から“０ＢＨ”までの１２バイトにマ
スタＣＰＵ用プログラムデータとスレーブＣＰＵ用プロ
グラムデータのそれぞれについてメモリカード内での格
納されているアドレスとサイズ、及びそれぞれの実行の
ための最終的なＲＡＭ上の格納先アドレスが書き込まれ
ている。換言すれば、このメモリカード５のヘッダ部（
アドレス００Ｈ〜アドレス０ＢＨ）を調べれば、自身（
マスタＣＰＵ用プログラムがどこに格納されているのか
、スレーブＣＰＵ用プログラムデータがどこにあるのか
判別できるようになっている。
【００１８】上述した構成における電源投入時における
マスタＣＰＵ１及びスレーブＣＰＵ６の動作を以下に説
明する。
【００１９】先ず、マスタＣＰＵ１の動作処理手順を図
６のフローチャートに従い説明する。尚、当然のことな
がら、このフローチャートに係るプログラムはブートＲ
ＯＭ２に格納されているものである。
【００２０】電源が投入されると、先ずステップＳ１で
、ＣＰＵ１は自身の制御下にある各回路（図示せず）、
及びスレーブＣＰＵ６とのシリアル転送にかかる初期設
定を行う。
【００２１】次いで、ステップＳ２に進んで、カードア
ダプタ４を介して、装着されたメモリカード５のヘッダ
を参照し、自身（マスタＣＰＵ）のプログラムデータの
記憶位置、サイズ及びスレーブＣＰＵ用プログラムデー
タの記憶位置、サイズを調べる。そして、次のステップ
Ｓ３において、マスタＣＰＵ用プログラムを読み込み、
それを指示されたＲＡＭ３のアドレス位置に書き込む。 この後、ステップＳ４において、スレーブＣＰＵ６がシ
リアル受信可になったかを確認する。スレーブＣＰＵ６
が受信可能になったと判断した場合には、検出したスレ
ーブＣＰＵ６用のプログラムデータの書き込み先アドレ
ス及びサイズをスレーブＣＰＵ６に転送し、続いてその
実態であるプログラムデータを送信する。
【００２２】こうして、マスタＣＰＵ１は自身のプログ
ラムがＲＡＭ３に格納され、且つ、スレーブＣＰＵ６の
動作プログラムの転送が終了すると、その制御をＲＡＭ
３に移す（具体的にはマスタＣＰＵ１のプログラムカウ
ンタＰＣをＲＡＭ３上の該当アドレスに更新させる）。
【００２３】次に、スレーブＣＰＵ６の電源投入時にお
ける動作を図７のフローチャートに従って説明する。 尚、このフローチャートに係るプログラムはブートＲＯ
Ｍ７に格納されていることは言うまでもない。
【００２４】さて、電源が投入されると、ステップＳ１
１で、スレーブＣＰＵ６の制御下にある各回路（不図示
）やマスタＣＰＵ１とのシリアル転送にかかる初期化処
理を行う。そして、一連の初期化処理が終了した時点で
、マスタＣＰＵ１に受信可であることを示すステータス
信号を送出する（先の説明で、マスタＣＰＵ１がスレー
ブＣＰＵ６が受信かであるか否かを判断したのは、この
信号を調べていることになる）。そして、次のステップ
Ｓ１２において、マスタＣＰＵ１よりデータ受信に備え
る。
【００２５】データ受信があったと判断した場合には、
ステップＳ１３に進み、先ず、スレーブＣＰＵ用プログ
ラムデータのＲＡＭ８に対する書き込み先アドレスとそ
のサイズを入力する。そして、それに続いて転送されて
きたプログラムデータをＲＡＭ８の指示されたアドレス
位置から順次書き込んでいく。こうして、指示されたサ
イズ分のデータ書き込みが終了すると、ＲＡＭ８にはス
レーブＣＰＵ６の動作プログラムが展開されたことにな
るから、次のステップＳ８で、制御をＲＡＭ８のプログ
ラムに移す。
【００２６】以上のようにして、２つ以上のＣＰＵのそ
れぞれのためのプログラムと定数データを同一の記憶媒
体とインタフェースを介して外部から供給できる。
【００２７】［第２の実施例の説明］図２に第２の実施
例における電子機器のブロック構成図を示す。
【００２８】尚、図示で、符号１〜１０は上述した第１
の実施例と同じであるので、その説明は割愛する。図示
で、１１はスレーブＣＰＵ６のためのプログラムと定数
データを実行のために格納するＲＡＭである。このＲＡ
Ｍ１１は２ポートＲＡＭ（いわゆるデュアルポートＲＡ
Ｍ）であり、マスタＣＰＵ１、スレーブＣＰＵ６の双方
のＣＰＵバスに接続されていて、各々からアクセスする
ことが可能である。またマスタＣＰＵ１はＩ／Ｏ９を介
してスレーブＣＰＵ６のＨＡＬＴ信号とＲＥＳＥＴ信号
を制御できる。
【００２９】マスタＣＰＵ１は、電源投入時にブートＲ
ＯＭ２に記憶されているプログラムに従ってメモリカー
ド５からその内容を読み出し、マスタＣＰＵ用プログラ
ムデータである場合にはＲＡＭ３に格納する。また、メ
モリカード５から読み出した内容がスレーブＣＰＵ６の
ためのプログラムデータであれば、２ポートＲＡＭ１１
に格納する。この作業の間、マスタＣＰＵ１はＨＡＬＴ
信号により、スレーブＣＰＵ６を停止状態に保持し、メ
モリカードから必要なデータを全て読み出したのち、ス
レーブＣＰＵ６のＨＡＬＴ状態を解除するとともに、Ｒ
ＥＳＥＴ信号によりリセットする。リセットされたスレ
ーブＣＰＵ６は２ポートＲＡＭ１１に格納されているプ
ログラムに従って動作を開始する。
【００３０】以上のようにして、２つ以上のＣＰＵのた
めのプログラム、定数データを同一のインタフェースを
介して外部から供給できる。尚、このようにすることで
、スレーブＣＰＵ６のブートＲＯＭが不要にもなる。
【００３１】［第３の実施例の説明］図３に第３の実施
例における電子機器のブロック構成図を示す。尚、同一
符号は上述した第１の実施例と同じである。
【００３２】図示において、１２はメモリカードをアク
セスするめのバスを切り換えるバスセレクタ部であり、
１３はバスセレクタ１２の選択対象を指示するスイッチ
部である。スイッチ部１３の設定が「Ａ」側のとき、マ
スタＣＰＵ１がメモリカードの内容を読み出すことがで
き、スイッチ部１３の設定が「Ｂ」側のときスレーブＣ
ＰＵ６がメモリカードの内容を読み出すことができる。 またスイッチ部１３の設定状態はＳＥＬ信号としてそれ
ぞれのＣＰＵのＩ／Ｏに入力される。１４、１５は電気
的消去／書き込みが可能なＥＥＰＲＯＭ（電気的に消去
可能な不揮発性メモリ）であり、各ＣＰＵが実行すべき
プログラム、定数データを格納する。ＥＥＰＲＯＭの替
わりにバッテリーバックアップされたＲＡＭを使用する
こともできる。
【００３３】マスタＣＰＵ１、スレーブＣＰＵ６は共に
電源投入時にそれぞれのブートＲＯＭ２、７のプログラ
ムに従って立ち上がる。まず、ＳＥＬ信号の状態を調べ
、メモリカード５からプログラムを読み出すべきか否か
を判定する。ＳＥＬ信号が「０」の時マスタＣＰＵ１は
メモリカードの内容をＥＥＰＲＯＭ１４に格納し、その
後マスタＣＰＵ１はブートＲＯＭ２のプログラムによる
制御から新たに更新されたＥＥＰＲＯＭ１４のプログラ
ムによる制御へと遷移する。
【００３４】一方、スレーブＣＰＵ６はメモリカード５
からプログラムを読み出すことなく、ブートＲＯＭ７の
プログラムによる制御から更新されなかったＥＥＰＲＯ
Ｍ１５のプログラムによる制御へと遷移する。ＳＥＬ信
号が「１」の時はその逆である。
【００３５】以上のようにして、２つ以上のＣＰＵのた
めのプログラムのバージヨアツプを外部から供給できる
ことになる。
【００３６】［第４の実施例の説明］第４の実施例にお
けるブロック構成図を図４に示し、以下に説明する。符
号の説明は上記実施例と同じである。
【００３７】図示において、１６はモデムである。モデ
ム１６とＣＰＵ１は例えばＲＳ２３２Ｃで接続される。 公衆回線を介して送られてきたプログラムデータはＲＡ
Ｍ３もしくはＥＥＰＲＯＭ１４に格納される。
【００３８】以上のようにして、ＣＰＵのためのプログ
ラム、定数データのバージョンアップを外部の装置から
供給できる。
【００３９】以上説明したように本実施例によれば、同
一の情報供給装置から複数のＣＰＵに対するプログラム
データ、すなわち、プログラムそのものとそのプログラ
ムが参照する定数データを供給することが可能になる。
【００４０】特に、第１のＣＰＵが読みだしたデータが
第２のＣＰＵに必要なデータであった場合、共通にアク
セス可能なメモリ領域にそのデータを格納し、その後第
２のＣＰＵを起動することで、同一の記憶媒体から複数
のＣＰＵのいずれかに必要なデータを供給できる。
【００４１】さらに、複数ＣＰＵのそれぞれから記憶媒
体へのアクセス経路を切り換えることで、同一の記憶媒
体から複数のＣＰＵのいずれかに必要なデータを供給で
きた。
【００４２】また、外部からの供給手段として、メモリ
カードやフロッピーデイスクなどのオフラインメデイア
以外に、公衆回線やＬＡＮを用いることで、遠隔地から
のバージョンアップも可能となる。
【００４３】
【発明の効果】以上説明したように本発明によれば、複
数のマイクロコンピュータを有する電子機器において、
個々のマイクロコンピュータに対する情報を効率よく供
給させることが可能になる。
【図面の簡単な説明】
【図１】第１の実施例における電子機器のブロック構成
図である。
【図２】第２の実施例における電子機器のブロック構成
図である。
【図３】第３の実施例における電子機器のブロック構成
図である。
【図４】第４の実施例における電子機器のブロック構成
図である。
【図５】実施例におけるメモリカード内部のデータ構造
説明図である。
【図６】第１の実施例におけるマスタＣＰＵのブートプ
ログラムの処理内容を示すフローチャートである。
【図７】第１の実施例におけるスレーブＣＰＵのブート
プログラムの処理内容を示すフローチャートである。
【符号の説明】
１　　マスタＣＰＵ ２、７　　ブートＲＯＭ ３、８　　ＲＡＭ ４　　メモリアダプタ ５　　メモリカード ６　　スレーブＣＰＵ ９、１０　　Ｉ／Ｏ １１　　２ポートＲＡＭ １２　　バスセレクタ １３　　スイッチ部 １４、１５　　ＥＥＰＲＯＭ １６　　モデム

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】　　複数のマイクロコンピュータからなる
    電子機器において、各々のマイクロコンピュータで使用
    される情報を記憶した情報記憶媒体と、第１のマイクロ
    コンピュータは、前記情報記憶媒体に記憶された情報を
    識別する識別手段と、前記識別手段により識別された情
    報を該当するマイクロコンピュータに供給する供給手段
    とを備え、前記第１のマイクロコンピュータ以外のマイ
    クロコンピュータは、前記第１のマイクロコンピュータ
    の供給手段で供給されてきた情報を受け取り、受け取っ
    た情報を格納する格納手段と、前記格納手段により格納
    された情報に基づいて処理する処理手段と、を備えるこ
    とを特徴とする電子機器。
  2. 【請求項２】　　前記供給手段はデータを転送する転送
    手段でることを特徴とする請求項１に記載の電子機器。
  3. 【請求項３】　　前記第１のマイクロコンピュータとそ
    れ以外のマイクロコンピュータとは２ポートメモリで接
    続されており、前記供給手段は該当する情報を対応する
    マイクロコンピュータの２ポートメモリに書き込む手段
    であることを特徴とする請求項１に記載の電子機器。
  4. 【請求項４】　　前記第１のマイクロコンピュータとそ
    れ以外のマイクロコンピュータとは回線で接続されてお
    り、前記供給手段は前記回線を介して情報を供給するこ
    とを特徴とする請求項１に記載の電子機器。
  5. 【請求項５】　　複数のマイクロコンピュータからなる
    電子機器において、各々のマイクロコンピュータで使用
    される情報を記憶した情報記憶媒体と、前記情報記憶媒
    体を前記複数のマイクロコンピュータのいずれか１つと
    を接続する接続手段と、各マイクロコンピュータは、前
    記接続手段による接続対象が自身であるか否かを判別す
    る判別手段と、情報を記憶保持する記憶保持手段と、前
    記判別手段で自身に接続されたと判別したとき、前記記
    憶保持手段に記憶保持された内容を、前記情報記憶媒体
    の情報で更新する更新手段と、前記記憶保持手段に記憶
    保持された情報に基づいて処理する処理手段と、を備え
    ることを特徴とする電子機器。
  6. 【請求項６】　　前記供給手段で供給手段で供給する情
    報は個々のマイクロコンピュータで実行されるプログラ
    ム及び前記プログラムで参照されるデータであることを
    特徴とする請求項１から請求項５のいずれかに記載の電
    子機器。
JP08214691A 1991-04-15 1991-04-15 電子機器 Expired - Fee Related JP3310990B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP08214691A JP3310990B2 (ja) 1991-04-15 1991-04-15 電子機器
US08/275,334 US5552981A (en) 1991-04-15 1994-07-14 Electronic apparatus
US08/449,713 US5757639A (en) 1991-04-15 1995-05-24 Electronic apparatus
US09/045,953 US6275875B1 (en) 1991-04-15 1998-03-23 Electronic apparatus with version-up information having address information storing in EEPROM

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08214691A JP3310990B2 (ja) 1991-04-15 1991-04-15 電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2000234646A Division JP2001134543A (ja) 2000-08-02 2000-08-02 電子機器

Publications (2)

Publication Number Publication Date
JPH04315253A true JPH04315253A (ja) 1992-11-06
JP3310990B2 JP3310990B2 (ja) 2002-08-05

Family

ID=13766297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08214691A Expired - Fee Related JP3310990B2 (ja) 1991-04-15 1991-04-15 電子機器

Country Status (2)

Country Link
US (3) US5552981A (ja)
JP (1) JP3310990B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006510967A (ja) * 2002-12-18 2006-03-30 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ Ｊｔａｇ機能を備えている複数の集積回路を有するシステムにおけるコードのダウンロード
JP2010541105A (ja) * 2007-10-04 2010-12-24 オープンピーク インコーポレイテッド ファームウェアイメージの更新および管理

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100247951B1 (ko) * 1997-04-11 2000-03-15 윤종용 휴대형정보단말장치의프로그램갱신방법
US6505297B1 (en) * 1998-09-09 2003-01-07 Hitachi, Ltd. IC card terminal device and installation of application program into IC card terminal device
US6732263B1 (en) * 2000-06-12 2004-05-04 Altera Corporation Configuring both a programmable logic device and its embedded logic with a single serialized configuration bit stream
JP2003036251A (ja) * 2001-07-23 2003-02-07 Hitachi Ltd 信号処理装置
US6813523B2 (en) * 2001-08-23 2004-11-02 George Mauro Distributed process control
JP2003094783A (ja) * 2001-09-25 2003-04-03 Canon Inc 画質を診断するシステム、診断方法、診断プログラム、及び診断プログラムが格納された記録媒体
CN100426226C (zh) * 2002-08-16 2008-10-15 中兴通讯股份有限公司 单板版本自动装载方法
GB0228900D0 (en) * 2002-12-11 2003-01-15 Ml Lab Plc Cancer Immunotherapy
CN1295603C (zh) * 2003-01-28 2007-01-17 华为技术有限公司 加载升级单板启动程序的方法
KR100849296B1 (ko) * 2003-06-13 2008-07-29 삼성전자주식회사 주제어부와 보조제어부를 구비하는 시스템에서의보조제어부의 초기화 장치 및 방법
JP4385247B2 (ja) * 2003-08-04 2009-12-16 日本電気株式会社 集積回路、および情報処理装置
JP4114614B2 (ja) * 2004-01-28 2008-07-09 住友電気工業株式会社 光送受信装置及び光送受信装置の製造方法
KR100571753B1 (ko) * 2004-07-13 2006-04-18 삼성전자주식회사 프로그램 업그레이드 기능을 가지는 무선 통신 시스템 및그의 프로그램 업그레이드 방법
CN101091159B (zh) * 2004-12-30 2011-02-23 Nxp股份有限公司 数据处理装置
JP2007213292A (ja) * 2006-02-09 2007-08-23 Nec Electronics Corp マルチプロセッサシステム及びスレーブシステムの起動方法
US7769842B2 (en) * 2006-08-08 2010-08-03 Endl Texas, Llc Storage management unit to configure zoning, LUN masking, access controls, or other storage area network parameters
JP2013518733A (ja) * 2010-04-23 2013-05-23 サムスン ヘビー インダストリーズ カンパニー リミテッド ロボットシステムの制御方法及びその装置
WO2012104950A1 (ja) * 2011-01-31 2012-08-09 パナソニック株式会社 起動制御装置、情報機器および起動制御方法
KR20140114103A (ko) * 2013-03-18 2014-09-26 엘에스산전 주식회사 Ｐｌｃ 시스템에서 증설 모듈의 초기화 방법
CN103399771A (zh) * 2013-08-12 2013-11-20 中国航空无线电电子研究所 基于串行高速接口总线的多dsp自举加载系统及其方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4123794A (en) * 1974-02-15 1978-10-31 Tokyo Shibaura Electric Co., Limited Multi-computer system
JPS5750037A (en) 1980-09-10 1982-03-24 Fujitsu Ltd Data transfer system
JPS5752996A (en) 1980-09-17 1982-03-29 Olympus Optical Co Program inputting system for analyzer with plural computers
US4445174A (en) * 1981-03-31 1984-04-24 International Business Machines Corporation Multiprocessing system including a shared cache
US4590551A (en) * 1981-08-24 1986-05-20 Burroughs Corporation Memory control circuit for subsystem controller
US4498142A (en) * 1981-10-13 1985-02-05 International Business Machines Corporation Method for updating a program on a combined program diskette in an interactive text processing system
JPS5868109A (ja) * 1981-10-17 1983-04-22 Toshiba Mach Co Ltd 機能拡張性を有するプログラマブルシ−ケンスコントロ−ラ
JPS59154564A (ja) * 1983-02-24 1984-09-03 Hitachi Ltd プログラマブルコントロ−ラ
US4622630A (en) * 1983-10-28 1986-11-11 Data General Corporation Data processing system having unique bus control protocol
JPS61166668A (ja) * 1985-01-19 1986-07-28 Panafacom Ltd 多重プロセツサ制御方式
US4752871A (en) * 1985-09-30 1988-06-21 Motorola, Inc. Single-chip microcomputer having a program register for controlling two EEPROM arrays
US5297260A (en) * 1986-03-12 1994-03-22 Hitachi, Ltd. Processor having a plurality of CPUS with one CPU being normally connected to common bus
JPS6340941A (ja) 1986-08-07 1988-02-22 Fuji Electric Co Ltd プログラマブルコントロ−ラ異常処理方式
JPH0632047B2 (ja) * 1987-01-30 1994-04-27 株式会社東芝 デ−タ収集装置
JPS63187357A (ja) 1987-01-30 1988-08-02 Toshiba Corp ダウンロ−ド方式
JPS63288347A (ja) 1987-05-21 1988-11-25 Mitsubishi Electric Corp Ｉｐｌ方式
JP2834122B2 (ja) * 1987-07-08 1998-12-09 株式会社日立製作所 制御装置
JPH01150879A (ja) * 1987-12-08 1989-06-13 Nissan Motor Co Ltd 無線式生産管理情報媒体
JPH01250159A (ja) 1988-03-30 1989-10-05 Nec Corp 端末装置
US5146561A (en) * 1988-06-02 1992-09-08 Sears Communications Network, Inc. Communication network data manager system
US5155847A (en) * 1988-08-03 1992-10-13 Minicom Data Corporation Method and apparatus for updating software at remote locations
US4954941A (en) * 1988-08-31 1990-09-04 Bell Communications Research, Inc. Method and apparatus for program updating
US5068821A (en) * 1989-03-27 1991-11-26 Ge Fanuc Automation North America, Inc. Bit processor with powers flow register switches control a function block processor for execution of the current command
US5210854A (en) * 1989-06-14 1993-05-11 Digital Equipment Corporation System for updating program stored in eeprom by storing new version into new location and updating second transfer vector to contain starting address of new version
US5132716A (en) * 1990-04-04 1992-07-21 Eastman Kodak Company System for updating software in automatic film processor
US5053797A (en) * 1990-04-04 1991-10-01 Eastman Kodak Company System for updating software in automatic film processor
JP3527601B2 (ja) 1996-11-19 2004-05-17 株式会社リコー 画像形成装置のベルト搬送装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006510967A (ja) * 2002-12-18 2006-03-30 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ Ｊｔａｇ機能を備えている複数の集積回路を有するシステムにおけるコードのダウンロード
JP2010541105A (ja) * 2007-10-04 2010-12-24 オープンピーク インコーポレイテッド ファームウェアイメージの更新および管理
JP2013012250A (ja) * 2007-10-04 2013-01-17 Openpeak Inc ファームウェアイメージの更新および管理

Also Published As

Publication number Publication date
US6275875B1 (en) 2001-08-14
US5552981A (en) 1996-09-03
US5757639A (en) 1998-05-26
JP3310990B2 (ja) 2002-08-05

Similar Documents

Publication Publication Date Title
JPH04315253A (ja) 電子機器
US6282643B1 (en) Computer system having flash memory BIOS which can be accessed remotely while protected mode operating system is running
US5802558A (en) Method and apparatus for upgrading reprogrammable memory contents in a PCMCIA card
US5428748A (en) Method and apparatus for automatically configuring a computer peripheral
CA2082118C (en) Computer, and apparatus and method for system reconfiguration thereof
US5687346A (en) PC card and PC card system with dual port ram and switchable rewritable ROM
US5987536A (en) Computer system having flash memory bios which can be accessed while protected mode operating system is running
JPH06214670A (ja) コンピュータ装置およびそれを初期化する方法
US7039799B2 (en) Methods and structure for BIOS reconfiguration
JPH0764770A (ja) 遠隔的に書込み可能なｅｐｒｏｍを有するマイクロコントローラ装置及び書込み方法
JPH04317156A (ja) ドッキング可能ポータブルコンピュータシステム及びそのシステムでの通信ポート割り当て自動構成方法
JPH0812651B2 (ja) データ処理システム及びデータ処理システムを動作させる方法
JPH05158511A (ja) 着脱式ファンクション・カード付きプログラマブル・コントローラ・プロセッサ
GB2202350A (en) Data processing system with pluggable option cards
CN112231005A (zh) 一种基于uboot管理fpga版本的方法
KR19990011955A (ko) Pci 브리지
US6598157B1 (en) Dynamic boot block control by boot configuration determination and subsequent address modification
US6622244B1 (en) Booting from a reprogrammable memory on an unconfigured bus by modifying boot device address
US6321332B1 (en) Flexible control of access to basic input/output system memory
JP2001134543A (ja) 電子機器
US5173903A (en) Method for performing quality logic tests on data processing systems by sequentially loading test microinstruction programs and operating microinstruction programs into a single control store
US5408666A (en) Method and apparatus for loading a program into a program memory from a mailbox or an external ROM
JPH1027097A (ja) フラッシュｒｏｍのデータ書換え方法および装置
JP3584977B2 (ja) Ｐｃｉデバイスおよびそれを備えるｐｃｉバスシステムならびにデータ収集方法
JP3635903B2 (ja) プログラマブルコントローラ

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000602

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090524

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100524

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees