CN112231005A - 一种基于uboot管理fpga版本的方法 - Google Patents

一种基于uboot管理fpga版本的方法 Download PDF

Info

Publication number
CN112231005A
CN112231005A CN202011135065.9A CN202011135065A CN112231005A CN 112231005 A CN112231005 A CN 112231005A CN 202011135065 A CN202011135065 A CN 202011135065A CN 112231005 A CN112231005 A CN 112231005A
Authority
CN
China
Prior art keywords
fpga
version
uboot
loading
upgrading
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011135065.9A
Other languages
English (en)
Other versions
CN112231005B (zh
Inventor
刘勇
崔建飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Jinhang Computing Technology Research Institute
Original Assignee
Tianjin Jinhang Computing Technology Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Jinhang Computing Technology Research Institute filed Critical Tianjin Jinhang Computing Technology Research Institute
Priority to CN202011135065.9A priority Critical patent/CN112231005B/zh
Publication of CN112231005A publication Critical patent/CN112231005A/zh
Application granted granted Critical
Publication of CN112231005B publication Critical patent/CN112231005B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4406—Loading of operating system
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明涉及一种基于UBOOT管理FPGA版本的方法，包括：UBOOT用于管理FPGA版本加载和版本升级；FPGA硬件配置为被动加载模式，UBOOT启动后，在加载操作系统之前，如果没有检测到FPGA版本升级的命令，则默认加载存储在本地的FPGA版本，然后启动内核和根文件系统；所述UBOOT启动后，如果检测到FPGA版本升级的命令，将最新FPGA版本写入到指定存储空间；所述FPGA版本升级完毕后，UBOOT采用CPU热启动命令重新从本地加载最新FPGA版本；所述FPGA启动后，CPU读取FPGA的版本号和测试寄存器，用于验证FPGA是否正常加载，如果加载失败则重新启动加载流程。本发明所述方法采用UBOOT实现FPGA的版本加载和版本升级，支持本地操作和远程升级，不需要打开整机壳体，版本管理方法方便简洁，同时还能节省单独存储FPGA版本的存储芯片。

Description

一种基于UBOOT管理FPGA版本的方法
技术领域
本发明涉及航空计算机领域，特别涉及一种基于UBOOT管理FPGA版本的方法。
背景技术
FPGA版本加载一般分为两种模式：主动模式和被动模式，通过硬件配置字可以选择是哪种加载方式。在主动模式下，FPGA作为主动方发起从片外存储器读取FPGA版本信息，片外存储器可以是串行接口也可以是并行接口。在被动模式下，处理器从片外存储空间读取FPGA版本，然后经CPLD加载版本到FPGA，该方式FPGA处于被动接收状态。
在主动模式下，通常采用JTAG方式进行升级，这就需要打开设备机壳才能进行。而在被动模式下，可以通过以太网本地或远程实现FPGA版本升级。
中国发明专利CN201910887700.X(申请日：2019年09月19日)本发明提供了一种基于USB的UBOOT下系统分区升级方法,包括：S1、判断系统中是否存在U盘；S2、系统中存在U盘的情况下进一步判断U盘的分区是否为FAT32格式；S3、U盘的分区是FAT32格式的情况下,判断分区中是否存在Config文件；S4、分区中存在Config文件的情况下,解析Config文件中的bootargs的分区名字和设备中bootargs文件的分区名字是否一致；S5、当Config文件中的bootargs的分区名字和设备中bootargs文件的分区名字一致时,判断U盘的分区中是否存在待升级文件；S6、当U盘的分区中存在待升级文件,校验待升级文件的前64字节。本发明所述的一种基于USB的UBOOT下系统分区升级方法一方面实现系统升级的灵活性和稳定性,另一方面进一步保证待升级的文件是最新版本。该发明通过USB接口，借助UBOOT实现软件版本的升级，与本发明的通过UBOOT实现FPGA版本管理的方法不同。
中国发明专利CN201110382144.4(申请日：2011年11月25日)本发明公开了一种基于UBOOT的自动升级的控制方法,包括：系统进行初始化,检测若连接U盘或网络服务器,则检测U盘或网络服务器是否存在脚本文件且脚本文件是否有效,若是,则根据该脚本文件编辑UBOOT指令；系统根据解析编辑后的UBOOT指令,检测若存在待升级的软件,则检测若有该待升级的软件的新版本的源文件,则根据该源文件对该待升级的软件进行升级,完成系统的升级。应用本发明,解决了当前需要对系统进行自动升级需求的问题。该发明通过检测脚本方式，采用UBOOT实现软件版本升级，与本发明的通过UBOOT实现FPGA版本管理的方法不同。
发明内容
本发明的目的在于提供一种基于UBOOT管理FPGA版本的方法，用于解决上述现有技术的问题。
本发明一种基于UBOOT管理FPGA版本的方法，其中，包括：UBOOT用于管理FPGA版本加载和版本升级；FPGA硬件配置为被动加载模式，UBOOT启动后，在加载操作系统之前，如果没有检测到FPGA版本升级的命令，则默认加载存储在本地的FPGA版本，然后启动内核和根文件系统；所述UBOOT启动后，如果检测到FPGA版本升级的命令，将最新FPGA版本写入到指定存储空间；所述FPGA版本升级完毕后，UBOOT采用CPU热启动命令重新从本地加载最新FPGA版本；所述FPGA启动后，CPU读取FPGA的版本号和测试寄存器，用于验证FPGA是否正常加载，如果加载失败则重新启动加载流程。
根据本发明的基于UBOOT管理FPGA版本的方法的一实施例，其中，通过以太网TFTP协议将FPGA版本加载到内存。
根据本发明的基于UBOOT管理FPGA版本的方法的一实施例，其中，所述UBOOT、内核以及FPGA版本按规划存储于NOR FLASH存储器。
根据本发明的基于UBOOT管理FPGA版本的方法的一实施例，其中，系统上电后，CPU从NOR FLASH读取UBOOT，启动CPU和外设初始化流程。
根据本发明的基于UBOOT管理FPGA版本的方法的一实施例，其中，UBOOT位于存储器地址0x0000，CPU从存储器地址0x0000读取硬件配置相关信息，进行接口的初始化工作。
根据本发明的基于UBOOT管理FPGA版本的方法的一实施例，其中，UBOOT在加载操作系统之前，串口打印会延时等待5秒，看是否收到升级FPGA版本的命令。如果没有收到升级FPGA版本的命令，则默认加载存储在NOR FLASH本地的逻辑版本。FPGA版本作为一个人文件，存储到事先创建好的目录里，如usr/fpga_version/目录下。CPU通过读取文件内容和大小，通过并行总线发送给CPLD。
根据本发明的基于UBOOT管理FPGA版本的方法的一实施例，其中，通过CPLD进行并行总线的读写译码操作和数据并串转化，CPLD作为Host接收来自CPU发送的并行数据，并将并行数据转化为串行数据发送给作为从模式的FPGA，CPLD每次接收2个字节，接收完毕后启动并串转化，输出数据给FPGA，并输出忙状态指示给CPU，表示当前传输没有结束；一旦传输结束，则输出传输完毕指示信号，指示CPU发送后续字节。
根据本发明的基于UBOOT管理FPGA版本的方法的一实施例，其中，加载最新FPGA版本后，通过CPLD读取配置状态接口信号，如果该引脚为高电平，则认为FPGA版本加载成功。
根据本发明的基于UBOOT管理FPGA版本的方法的一实施例，其中，CPU通过总线读取FPGA版本号，查看与期望值是否一致，为了验证系统总线是否正常，向FPGA测试寄存器进行读写操作，FPGA内部实现取反操作，CPU向FPGA写入0xAAAA，CPU读回0x5555，则认为总线操作正常。
根据本发明的基于UBOOT管理FPGA版本的方法的一实施例，其中，如果在UBOOT延时等待期间，收到来自客户端的升级版本的命令，则UBOOT自动进入升级版本软件流程，要求逻辑版本和TFTP软件在一个目录下,自动启动TFTP软件，并通过脚本软件设置电脑服务端IP地址，同时设置子网掩码以及网关信息，通过以太网TFTP协议加载最新的FPGA版本到内存，FPGA配置为从模式后，接收来自主控加载的版本。
采用本发明所述方法，与现有技术相比，采用UBOOT实现FPGA的版本加载和版本升级，支持本地操作和远程升级，不需要打开整机壳体，版本管理方法方便简洁，同时还能节省单独存储FPGA版本的存储芯片。
附图说明
图1为本发明所述方法的系统框图；
图2为本发明所述方法的版本管理流程框图。
具体实施方式
为使本发明的目的、内容、和优点更加清楚，下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
如图1以及图2，一种基于UBOOT管理FPGA版本的装置，该装置包含CPU小系统和其他控制电路，CPU小系统由CPU，NOR FLASH，DDR3，CPLD，FPGA,RS232调试串口，以太网接口等组成。其中NOR FLASH用于存储UBOOT、内核、根文件系统；CPLD用于实现局域总线扩展和地址译码，实现FPGA版本升级等功能，FPGA和NOR FLASH挂在局域总线上；RS232接口用于调试；以太网用于升级版本和业务通信。
所述系统上电后，CPU从NOR FLASH读取UBOOT，启动CPU和外设初始化流程。UBOOT位于存储器地址0x0000，CPU负责从该地址读取硬件配置相关信息，进行接口的初始化工作，比如确定总线数据宽度，是大端模式还是小端模式，是Intel总线架构还是Motorola总线架构，并完成串口和以太网的初始化工作。
串口初始化完毕后，通过串口输出调试信息到串口工具。UBOOT在加载操作系统之前，串口打印会延时等待5秒，看是否收到升级FPGA版本的命令。如果没有收到升级FPGA版本的命令，则默认加载存储在NOR FLASH本地的逻辑版本。FPGA版本作为一个人文件，存储到事先创建好的目录里，如usr/fpga_version/目录下。CPU通过读取文件内容和大小，通过并行总线发送给CPLD。
CPLD负责实现并行总线的读写译码操作和数据并串转化，CPLD作为Host接收来自CPU发送的并行数据，并将该并行数据转化为串行数据发送给作为从模式的FPGA。CPLD每次接收2个字节，接收完毕后启动并串转化，输出数据给FPGA，并输出忙状态指示给CPU，表示当前传输没有结束；一旦传输结束，则输出传输完毕指示信号，指示CPU可以发送后续字节。
FPGA加载结束后，为了验证FPGA版本是否加载成功，首先会通过CPLD读取配置状态接口(Config_Done)信号，如果该引脚为高电平，则认为FPGA版本加载成功。此外，本方案增加了2种方法，进一步确认FPGA版本信息。CPU通过总线读取FPGA版本号，查看与期望值是否一致。此外，为了验证系统总线是否正常，向FPGA测试寄存器进行读写操作，FPGA内部实现取反操作，CPU向FPGA写入0xAAAA，CPU读回0x5555，则认为总线操作正常。
如果在UBOOT延时等待期间，收到来自客户端的升级版本的命令，则UBOOT自动进入升级版本软件流程。进入该流程后，要求逻辑版本和TFTP软件在一个目录下,自动启动TFTP软件，并通过脚本软件设置电脑服务端IP地址，同时设置子网掩码、网关等信息。按照命令指示，通过以太网TFTP协议加载最新的FPGA版本到内存。为了节约存储空间，本方案采用压缩的FPAG版本，整个版本大小一般在几百KB左右，远远小于采用非压缩的烧结文件。FPGA配置为从模式后，接收来自主控加载的版本，接收完毕后内部模块实现数据的解压缩、校验、内部加载工作。
为了避免因升级断电或其他异常导致FPGA版本无法加载的问题，本方案采用主备两个逻辑版本，存储在同一个文件目录下，通过文件名区分主版本还是备用版本。升级之前自动将老版本文件名设置为备用版本名称，然后将内存中FPGA版本文件写入指定的目录，文件名配置为主版本，并把主备版本信息存储到EEPROM里面，下次软件启动时自动读取EEPROM特定地址的信息，区分本次应该加载哪个版本。
系统自动加载备用FPGA版本，UBOOT发出软件复位命令，重启CPU小系统，CPU重新启动加载流程，后续版本验证流程与上述一致。
本发明提供了一种基于UBOOT管理FPGA版本的方法，所述UBOOT用于管理FPGA版本加载和版本升级；所述装置由CPU小系统组成和其他控制模块组成，CPU小系统包括CPU，NORFLASH，DDR3，CPLD，FPGA等；所述UBOOT和内核、FPGA版本等按规划存储于NOR FLASH存储器；所述FPGA硬件配置为被动加载模式，CPU经过CPLD实现FPGA版本加载；所述UBOOT启动后，在加载操作系统之前，如果没有检测到FPGA版本升级的命令，则默认加载存储在本地的FPGA版本，然后启动内核和根文件系统；所述UBOOT启动后，如果检测到FPGA版本升级的命令，则通过以太网TFTP协议将FPGA版本加载到内存，然后擦除NOR FLASH特定空间，并将最新FPGA版本写入到指定存储空间；所述FPGA版本升级完毕后，UBOOT采用CPU热启动命令重新从本地加载最新FPGA版本；所述FPGA启动后，CPU读取FPGA的版本号和测试寄存器，用于验证FPGA是否正常加载，如果加载失败则重新启动加载流程。所述基于UBOOT管理FPGA版本的方法和装置，通过UBOOT完成FPGA版本加载和升级，不需要打开设备机壳就能完成FPGA版本管理，也可用于远程升级FPGA，版本维护起来更简单方便。
采用本发明所述方法，与现有技术相比，采用UBOOT实现FPGA的版本加载和版本升级，支持本地操作和远程升级，不需要打开整机壳体，版本管理方法方便简洁，同时还能节省单独存储FPGA版本的存储芯片。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

Claims (10)

1.一种基于UBOOT管理FPGA版本的方法，其特征在于，包括：UBOOT用于管理FPGA版本加载和版本升级；FPGA硬件配置为被动加载模式，UBOOT启动后，在加载操作系统之前，如果没有检测到FPGA版本升级的命令，则默认加载存储在本地的FPGA版本，然后启动内核和根文件系统；所述UBOOT启动后，如果检测到FPGA版本升级的命令，将最新FPGA版本写入到指定存储空间；所述FPGA版本升级完毕后，UBOOT采用CPU热启动命令重新从本地加载最新FPGA版本；所述FPGA启动后，CPU读取FPGA的版本号和测试寄存器，用于验证FPGA是否正常加载，如果加载失败则重新启动加载流程。
2.如权利要求1所述的基于UBOOT管理FPGA版本的方法，其特征在于，通过以太网TFTP协议将FPGA版本加载到内存。
3.如权利要求1所述的基于UBOOT管理FPGA版本的方法，其特征在于，所述UBOOT、内核以及FPGA版本按规划存储于NOR FLASH存储器。
4.如权利要求1所述的基于UBOOT管理FPGA版本的方法，其特征在于，系统上电后，CPU从NOR FLASH读取UBOOT，启动CPU和外设初始化流程。
5.如权利要求2所述的基于UBOOT管理FPGA版本的方法，其特征在于，UBOOT位于存储器地址0x0000，CPU从存储器地址0x0000读取硬件配置相关信息，进行接口的初始化工作。
6.如权利要求1所述的基于UBOOT管理FPGA版本的方法，其特征在于，UBOOT在加载操作系统之前，串口打印会延时等待5秒，看是否收到升级FPGA版本的命令。如果没有收到升级FPGA版本的命令，则默认加载存储在NOR FLASH本地的逻辑版本。FPGA版本作为一个人文件，存储到事先创建好的目录里，如usr/fpga_version/目录下。CPU通过读取文件内容和大小，通过并行总线发送给CPLD。
7.如权利要求1所述的基于UBOOT管理FPGA版本的方法，其特征在于，通过CPLD进行并行总线的读写译码操作和数据并串转化，CPLD作为Host接收来自CPU发送的并行数据，并将并行数据转化为串行数据发送给作为从模式的FPGA，CPLD每次接收2个字节，接收完毕后启动并串转化，输出数据给FPGA，并输出忙状态指示给CPU，表示当前传输没有结束；一旦传输结束，则输出传输完毕指示信号，指示CPU发送后续字节。
8.如权利要求1所述的基于UBOOT管理FPGA版本的方法，其特征在于，加载最新FPGA版本后，通过CPLD读取配置状态接口信号，如果该引脚为高电平，则认为FPGA版本加载成功。
9.如权利要求8所述的基于UBOOT管理FPGA版本的方法，其特征在于，CPU通过总线读取FPGA版本号，查看与期望值是否一致，为了验证系统总线是否正常，向FPGA测试寄存器进行读写操作，FPGA内部实现取反操作，CPU向FPGA写入0xAAAA，CPU读回0x5555，则认为总线操作正常。
10.如权利要求1所述的基于UBOOT管理FPGA版本的方法，其特征在于，如果在UBOOT延时等待期间，收到来自客户端的升级版本的命令，则UBOOT自动进入升级版本软件流程，要求逻辑版本和TFTP软件在一个目录下,自动启动TFTP软件，并通过脚本软件设置电脑服务端IP地址，同时设置子网掩码以及网关信息，通过以太网TFTP协议加载最新的FPGA版本到内存，FPGA配置为从模式后，接收来自主控加载的版本。
CN202011135065.9A 2020-10-19 2020-10-19 一种基于uboot管理fpga版本的方法 Active CN112231005B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011135065.9A CN112231005B (zh) 2020-10-19 2020-10-19 一种基于uboot管理fpga版本的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011135065.9A CN112231005B (zh) 2020-10-19 2020-10-19 一种基于uboot管理fpga版本的方法

Publications (2)

Publication Number Publication Date
CN112231005A true CN112231005A (zh) 2021-01-15
CN112231005B CN112231005B (zh) 2023-05-12

Family

ID=74109903

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011135065.9A Active CN112231005B (zh) 2020-10-19 2020-10-19 一种基于uboot管理fpga版本的方法

Country Status (1)

Country Link
CN (1) CN112231005B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113157334A (zh) * 2021-03-30 2021-07-23 西南电子技术研究所（中国电子科技集团公司第十研究所） Fpga多版本程序加载方法
CN113190289A (zh) * 2021-05-18 2021-07-30 厦门紫光展锐科技有限公司 Fpga版本下载方法、装置和设备
CN113377408A (zh) * 2021-06-08 2021-09-10 北京计算机技术及应用研究所 一种高可靠sram型fpga在线升级方法及系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102148754A (zh) * 2010-12-30 2011-08-10 杭州华三通信技术有限公司 一种fpga逻辑版本的加载方法和设备
CN106886438A (zh) * 2017-02-06 2017-06-23 仓智（上海）智能科技有限公司 基于fpga的系统远程更新方法
CN109656593A (zh) * 2018-12-07 2019-04-19 天津光电通信技术有限公司 基于zynq芯片实现fpga程序远程升级的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102148754A (zh) * 2010-12-30 2011-08-10 杭州华三通信技术有限公司 一种fpga逻辑版本的加载方法和设备
CN106886438A (zh) * 2017-02-06 2017-06-23 仓智（上海）智能科技有限公司 基于fpga的系统远程更新方法
CN109656593A (zh) * 2018-12-07 2019-04-19 天津光电通信技术有限公司 基于zynq芯片实现fpga程序远程升级的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113157334A (zh) * 2021-03-30 2021-07-23 西南电子技术研究所（中国电子科技集团公司第十研究所） Fpga多版本程序加载方法
CN113157334B (zh) * 2021-03-30 2022-09-02 西南电子技术研究所（中国电子科技集团公司第十研究所） Fpga多版本程序加载方法
CN113190289A (zh) * 2021-05-18 2021-07-30 厦门紫光展锐科技有限公司 Fpga版本下载方法、装置和设备
CN113377408A (zh) * 2021-06-08 2021-09-10 北京计算机技术及应用研究所 一种高可靠sram型fpga在线升级方法及系统

Also Published As

Publication number Publication date
CN112231005B (zh) 2023-05-12

Similar Documents

Publication Publication Date Title
CN112231005B (zh) 一种基于uboot管理fpga版本的方法
US7430662B2 (en) Techniques for initializing a device on an expansion card
CN107977217B (zh) 在线加载xilinx-fpga多版本更新程序的方法
US6282643B1 (en) Computer system having flash memory BIOS which can be accessed remotely while protected mode operating system is running
US7131114B2 (en) Debugger breakpoint management in a multicore DSP device having shared program memory
US5978862A (en) PCMCIA card dynamically configured in first mode to program FPGA controlling application specific circuit and in second mode to operate as an I/O device
US10606677B2 (en) Method of retrieving debugging data in UEFI and computer system thereof
JPH05346900A (ja) データ処理システム及びデータ処理システムを動作させる方法
CN113434162B (zh) 远程在线更新fpga多版本程序的方法
WO2022105595A1 (zh) 嵌入式设备的系统升级方法、装置及嵌入式设备
CN110765032A (zh) 基于系统管理总线接口对i2c存储器进行读写的方法
US7080164B2 (en) Peripheral device having a programmable identification configuration register
CN108153548A (zh) 一种emmc固件升级方法和装置
CN116627472A (zh) 高速外围组件设备的固件程序升级方法及服务器
CN107908418B (zh) 光纤通道节点卡的逻辑程序升级方法及光纤通道总线设备
KR100506243B1 (ko) 스크린 버퍼 검색을 통한 시스템 모니터링 방법
CN114461142B (zh) 一种读写Flash数据的方法、系统、装置及介质
US20070016761A1 (en) Method, apparatus, and computer program product for implementing enhanced system behavior control
WO2022199622A1 (zh) 一种电子设备的启动程序的运行方法和电子设备
CN109445686B (zh) 一种存储磁盘以及存取数据的方法
JP3584977B2 (ja) Ｐｃｉデバイスおよびそれを備えるｐｃｉバスシステムならびにデータ収集方法
CN116204450B (zh) 数据写入方法、处理器、器件、业务板及存储介质
CN117171097A (zh) 一种现场可编程门阵列远程加载方法及系统
TWI793774B (zh) 固態硬碟裝置的除錯方法及裝置以及電腦程式產品
US8560824B2 (en) Methods and devices for decompressing and executing option memory for device in shadow memory of a computer system having a BIOS

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant