CN110765032A - 基于系统管理总线接口对i2c存储器进行读写的方法 - Google Patents

基于系统管理总线接口对i2c存储器进行读写的方法 Download PDF

Info

Publication number
CN110765032A
CN110765032A CN201911048587.2A CN201911048587A CN110765032A CN 110765032 A CN110765032 A CN 110765032A CN 201911048587 A CN201911048587 A CN 201911048587A CN 110765032 A CN110765032 A CN 110765032A
Authority
CN
China
Prior art keywords
memory
node
system management
management bus
writing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911048587.2A
Other languages
English (en)
Inventor
黄威
曲忠英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
YINGDA TECHNOLOGY Co Ltd
Inventec Pudong Technology Corp
Inventec Corp
Original Assignee
YINGDA TECHNOLOGY Co Ltd
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by YINGDA TECHNOLOGY Co Ltd, Inventec Corp filed Critical YINGDA TECHNOLOGY Co Ltd
Priority to CN201911048587.2A priority Critical patent/CN110765032A/zh
Publication of CN110765032A publication Critical patent/CN110765032A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/16—Memory access

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明提供一种基于系统管理总线接口对I2C存储器进行读写的方法，包括：对I2C存储器进行写入操作时，将系统管理总线写命令的命令寄存器中写入I2C存储器的高八位地址，将系统管理总线写命令的第一数据寄存器中写入I2C存储器的低八位地址，将系统管理总线写命令的第二数据寄存器中写入待写入I2C存储器的字节数据；对I2C存储器进行读取操作时，发送系统管理总线接收字节命令至I2C存储器，并将从I2C存储器读取的数据写入在系统管理总线接收字节命令的数据寄存器中。本发明的基于系统管理总线接口对I2C存储器进行读写的方法在主从架构服务器中采用存储器来记录启动事件信息和系统错误信息，保证了数据的完整性和服务器的稳定性。

Description

基于系统管理总线接口对I2C存储器进行读写的方法
技术领域
本发明涉及数据读写方法，特别是涉及一种基于系统管理总线接口对I2C存储器进行读写的方法。
背景技术
现有技术中，基本输入输出系统(Basic Input Output System，BIOS)在系统启动过程中具有主控权，现有UEFI BIOS允许在上电自检(Power On Self Test，POST)过程和运行时(Runtime)往BIOS的存储器NVRAM中读取或写入UEFI变量来保存记录BIOS运行过程中的变量或是需要与操作系统(Operating System，OS)进行交互的变量。
另外，由于BIOS在启动结束后会将由控制权交由OS处理，故当系统发生错误如内存错误检查和纠正(Error Checking and Correcting，ECC)时，会触发系统进入系统管理模式(System Management Mode，SMM)。此时，BIOS会短暂重新获得控制权，检视系统中相关的寄存器来定位发生错误的组件及位置，并经由智能平台管理接口(IntelligentPlatform Management Interface，IPMI)命令将相关信息发送给BMC来记录保存，以便于用户后续可通过IPMI命令查询相应的错误记录。
然而，上述做法存在着以下缺点：
(1)BIOS的存储器NVRAM空间是在BIOS ROM芯片中预留的一部分空间，由于BIOS本身的代码部分已经相当大，导致存储器NVRAM的空间容量有限；
(2)当BIOS在进行升降级的时候，往往将整个BIOS ROM全部擦除后进行烧写，之前保存的所有变量将会被全部清除；
(3)通过发送IPMI命令给BMC时，严重依赖BMC的运行状态，若此时BMC运行出错，则会出现无法记录发生的事件和错误情况，将直接导致服务器的可靠性下降。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于系统管理总线接口对I2C存储器进行读写的方法，在主从架构服务器中采用存储器来记录启动事件信息和系统错误信息，保证了数据的完整性和服务器的稳定性。
为实现上述目的及其他相关目的，本发明提供一种基于系统管理总线接口对I2C存储器进行读写的方法，包括：对所述I2C存储器进行写入操作时，将所述系统管理总线写命令的命令寄存器中写入所述I2C存储器的高八位地址，将系统管理总线写命令的第一数据寄存器中写入所述I2C存储器的低八位地址，将系统管理总线写命令的第二数据寄存器中写入待写入所述I2C存储器的字节数据；对所述I2C存储器进行读取操作时，发送系统管理总线接收字节命令至所述I2C存储器，并将从所述I2C存储器读取的数据写入在所述系统管理总线接收字节命令的数据寄存器中。
于本发明一实施例中，应用于主从架构服务器中，所述主从架构服务器包括主节点、多路选择模块和至少两个从节点；每个从节点均通过所述多路选择器与所述主节点相连；所述从节点包括从节点基本输入输出系统、从节点南桥芯片和从节点I2C存储器，所述主节点包括主节点基本输入输出系统、主节点南桥芯片、主节点I2C存储器和基板管理控制器；所述从节点南桥芯片通过系统管理总线接口与所述从节点I2C存储器相连；所述主节点南桥芯片通过系统管理总线接口与所述主节点I2C存储器相连。
于本发明一实施例中，所述从节点基本输入输出系统通过所述从节点南桥芯片将从节点信息记录在所述从节点I2C存储器中；所述主节点基本输入输出系统通过所述主节点南桥芯片将主节点信息通过记录在所述主节点I2C存储器中。
于本发明一实施例中，所述从节点信息包括启动事件信息和系统错误信息中的一种或多种组合。
于本发明一实施例中，所述主节点信息包括启动事件信息和系统错误信息中的一种或多种组合。
于本发明一实施例中，所述基板管理控制器通过所述多路选择器选择访问某一从节点的从节点I2C存储器。
于本发明一实施例中，所述主节点南桥芯片的通用输入输出端口与所述基板控制器的通用输入输出端口相连。
于本发明一实施例中，当通用输入输出端口信号为第一值时，所述主节点基本输入输出系统访问所述主节点I2C存储器；当所述通用输入输出端口信号为第二值时，所述基板管理控制器访问所述主节点I2C存储器。
于本发明一实施例中，所述基板管理控制器通过I2C总线与所述多路选择器相连。
于本发明一实施例中，所述多路选择器通过I2C总线与所述从节点I2C存储器相连。
如上所述，本发明的基于系统管理总线接口对I2C存储器进行读写的方法，具有以下有益效果：
(1)在主从架构服务器中采用存储器来记录启动事件信息和系统错误信息；
(2)扩充了BIOS中存储器NVRAM中变量的保存容量；
(3)在BIOS升级烧写过程中保证了数据的完整；
(4)无需依赖BMC的存在，即可自行记录运行过程中的事件和错误信息，提高了服务器的可靠性。
附图说明
图1显示为本发明的基于系统管理总线接口对I2C存储器进行读写的方法于一实施例中流程图；
图2显示为I2C存储器的比特写时序示意图；
图3显示为SMBus接口的写命令的时序示意图；
图4显示为I2C存储器的当前地址读命令的时序示意图；
图5显示为SMBus接口的接收比特命令的时序示意图；
图6显示为本发明的主从架构服务器于一实施例中的结构示意图；
图7显示为本发明的主节点于一实施例中的结构示意图；
图8显示为本发明的从节点于一实施例中的结构示意图。
元件标号说明
1 主节点
11 主节点BIOS
12 主节点存储器
12 主节点南桥芯片
14 BMC
2 多路选择器
3 从节点
31 从节点BIOS
32 从节点存储器
33 从节点南桥芯片
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明的基于系统管理总线(System Management Bus，SMBus)接口对I2C存储器进行读写的方法在主从架构服务器中采用存储器来记录启动事件信息和系统错误信息，其中通过SMBus接口对I2C存储器进行数据读写，有效保证了数据的完整性和服务器的稳定性，实用性强。
根据SMBus spec和I2C spec的协议规范，SMBus在物理层上是完全兼容I2C信号的(二者均只有SDA和SCLK两根信号)。由于SMBus在网络协议层对I2C的命令进行了升级和规范定义，通过SMBus接口访问I2C存储器时必须按照存储器的读写时序进行访问，否则会导致存储器接收到的信号解析错误而无法进行读写。
如图1所示，于一实施例中，本发明的基于系统管理总线接口对I2C存储器进行读写的方法，包括：
步骤S1、对所述I2C存储器进行写入操作时，将所述系统管理总线写命令的命令寄存器中写入所述I2C存储器的高八位地址，将系统管理总线写命令的第一数据寄存器中写入所述I2C存储器的低八位地址，将系统管理总线写命令的第二数据寄存器中写入待写入所述I2C存储器的字节数据。
如图2和图3所示，将I2C写时序与SMBus接口支持的协议写命令时序进行对比，可以发现使用SMBus协议的写命令时序来模拟对I2C存储器EEPROM的比特写命令时序。因此，根据上述操作时序和SMBus Host Controller Protocol的定义，对所述I2C存储器进行写入操作时，将所述SMBus总线写命令的命令寄存器(Command Code)中写入所述I2C存储器的高八位地址，将所述SMBus总线写命令的第一数据寄存器(Data Byte Low)中写入所述I2C存储器的低八位地址，将所述SMBus总线写命令的第二数据寄存器(Data Byte High)中写入待写入所述I2C存储器的字节数据。故当所述I2C存储器接收到上述SMBus总线写命令时，即可将所述第二数据寄存器的字节输入写入所述I2C存储器。
步骤S2、对所述I2C存储器进行读取操作时，发送系统管理总线接收字节命令至所述I2C存储器，并将从所述I2C存储器读取的数据写入在所述系统管理总线接收字节命令的数据寄存器中。
如图4和5所示，将I2C写时序与SMBus接口支持的协议写命令时序进行对比，可以发现使用SMBus协议的接收比特命令时序来模拟对I2C存储器EEPROM的当前地址读命令命令时序。因此，根据上述操作时序和SMBus Host Controller Protocol的定义，对所述I2C存储器进行读取操作时，发送所述SMBus总线接收字节命令至所述I2C存储器，所述I2C存储器将需要读取的数据写入所述所述SMBus总线接收字节命令的数据寄存器(Data Bytefrom Slave)中，同时无需填写命令寄存器(Command Code)。
于本发明一实施例中，上述基于系统管理总线接口对I2C存储器进行读写的方法应用于如图6所示的主从架构服务器中。所述主从架构服务器包括主节点1、多路选择器2和至少两个从节点3(即从节点1、从节点2…..从节点n-1和从节点n)。其中，所述主节点1通过所述多路选择器2与每个所述从节点3相连。
如图8所示，所述从节点3包括从节点BIOS31、从节点南桥芯片(PCH)33和从节点I2C存储器32(如EEPROM)。所述从节点BIOS31通过从节点南桥芯片33访问所述从节点存储器32。所述从节点南桥芯片33通过SMBus接口与所述从节点存储器32相连。
如图7所示，所述主节点1包括主节点BIOS11、主节点南桥芯片13、主节点I2C存储器12(如EEPROM)和BMC14。所述主节点南桥芯片13通过SMBus接口与所述主节点I2C存储器12相连。
于本发明一实施例中，所述从节点BIOS31通过所述从节点南桥芯片33将从节点信息记录在所述从节点I2C存储器32中。其中，所述从节点信息包括从节点启动事件信息和从节点系统错误信息中的一种或多种组合。
于本发明一实施例中，所述主节点BIOS11通过所述主节点南桥芯片13将主节点信息通过记录在所述主节点I2C存储器12中。其中，所述主节点信息包括主节点启动事件信息和主节点系统错误信息中的一种或多种组合。所述BMC14通过所述多路选择器2选择访问某一从节点的从节点I2C存储器。
所述多路选择器2通过I2C总线所述BMC14相连，通过I2C总线与所述从节点存储器相连。
在访问I2C存储器时，BIOS和BMC必须是master身份才具有访问权限，而在I2C信号上是不存在master仲裁机制的。因此，在本发明中通过所述主节点南桥芯片与所述BMC之间连接的通用输入输出端口(General Purpose Input Output，GPIO)对BIOS和BMC的访问进行切换控制。于本发明一实施例中，当GPIO信号为第一值时，所述主节点BIOS访问所述主节点存储器；当所述GPIO信号为第二值时，所述BMC访问所述主节点存储器。具体地，使用主节点南桥芯片上预留的GPIO与BMC上的GPIO相连；当GPIO信号为低电平时，BIOS可以访问所述主节点存储器进行事件和错误记录，此时BMC处于等待轮循进程；待BIOS访问结束后，将GPIO信号拉高，BMC检测到GPIO信号为高电平时，具有访问权限，即可从所述主节点存储器中读取相应的事件和错误记录。
综上所述，本发明的基于系统管理总线接口对I2C存储器进行读写的方法在主从架构服务器中采用存储器来记录启动事件信息和系统错误信息；扩充了BIOS中存储器NVRAM中变量的保存容量；在BIOS升级烧写过程中保证了数据的完整；无需依赖BMC的存在，即可自行记录运行过程中的事件和错误信息，提高了服务器的可靠性。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种基于系统管理总线接口对I2C存储器进行读写的方法，其特征在于：包括：
对所述I2C存储器进行写入操作时，将所述系统管理总线写命令的命令寄存器中写入所述I2C存储器的高八位地址，将系统管理总线写命令的第一数据寄存器中写入所述I2C存储器的低八位地址，将系统管理总线写命令的第二数据寄存器中写入待写入所述I2C存储器的字节数据；
对所述I2C存储器进行读取操作时，发送系统管理总线接收字节命令至所述I2C存储器，并将从所述I2C存储器读取的数据写入在所述系统管理总线接收字节命令的数据寄存器中。
2.根据权利要求1所述的基于系统管理总线接口对I2C存储器进行读写的方法，其特征在于：应用于主从架构服务器中，所述主从架构服务器包括主节点、多路选择模块和至少两个从节点；每个从节点均通过所述多路选择器与所述主节点相连；所述从节点包括从节点基本输入输出系统、从节点南桥芯片和从节点I2C存储器，所述主节点包括主节点基本输入输出系统、主节点南桥芯片、主节点I2C存储器和基板管理控制器；所述从节点南桥芯片通过系统管理总线接口与所述从节点I2C存储器相连；所述主节点南桥芯片通过系统管理总线接口与所述主节点I2C存储器相连。
3.根据权利要求2所述的基于系统管理总线接口对I2C存储器进行读写的方法，其特征在于：所述从节点基本输入输出系统通过所述从节点南桥芯片将从节点信息记录在所述从节点I2C存储器中；所述主节点基本输入输出系统通过所述主节点南桥芯片将主节点信息通过记录在所述主节点I2C存储器中。
4.根据权利要求3所述的基于系统管理总线接口对I2C存储器进行读写的方法，其特征在于：所述从节点信息包括启动事件信息和系统错误信息中的一种或多种组合。
5.根据权利要求3所述的基于系统管理总线接口对I2C存储器进行读写的方法，其特征在于：所述主节点信息包括启动事件信息和系统错误信息中的一种或多种组合。
6.根据权利要求2所述的基于系统管理总线接口对I2C存储器进行读写的方法，其特征在于：所述基板管理控制器通过所述多路选择器选择访问某一从节点的从节点I2C存储器。
7.根据权利要求2所述的基于系统管理总线接口对I2C存储器进行读写的方法，其特征在于：所述主节点南桥芯片的通用输入输出端口与所述基板控制器的通用输入输出端口相连。
8.根据权利要求7所述的基于系统管理总线接口对I2C存储器进行读写的方法，其特征在于：当通用输入输出端口信号为第一值时，所述主节点基本输入输出系统访问所述主节点I2C存储器；当所述通用输入输出端口信号为第二值时，所述基板管理控制器访问所述主节点I2C存储器。
9.根据权利要求2所述的基于系统管理总线接口对I2C存储器进行读写的方法，其特征在于：所述基板管理控制器通过I2C总线与所述多路选择器相连。
10.根据权利要求2所述的基于系统管理总线接口对I2C存储器进行读写的方法，其特征在于：所述多路选择器通过I2C总线与所述从节点I2C存储器相连。
CN201911048587.2A 2019-10-31 2019-10-31 基于系统管理总线接口对i2c存储器进行读写的方法 Pending CN110765032A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911048587.2A CN110765032A (zh) 2019-10-31 2019-10-31 基于系统管理总线接口对i2c存储器进行读写的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911048587.2A CN110765032A (zh) 2019-10-31 2019-10-31 基于系统管理总线接口对i2c存储器进行读写的方法

Publications (1)

Publication Number Publication Date
CN110765032A true CN110765032A (zh) 2020-02-07

Family

ID=69333458

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911048587.2A Pending CN110765032A (zh) 2019-10-31 2019-10-31 基于系统管理总线接口对i2c存储器进行读写的方法

Country Status (1)

Country Link
CN (1) CN110765032A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112463662A (zh) * 2020-12-16 2021-03-09 福州创实讯联信息技术有限公司 一种用户态控制i2c设备的方法与终端
CN112579506A (zh) * 2021-01-08 2021-03-30 中电科技（北京）有限公司 Bios与bmc通信的方法、bios、bmc和服务器
CN113391939A (zh) * 2021-06-11 2021-09-14 深圳市同泰怡信息技术有限公司 记录基本输入输出系统信息的方法、装置、计算机设备
CN116049081A (zh) * 2022-12-30 2023-05-02 成都电科星拓科技有限公司 一种SMBus slave数字模块设计方法及装置
CN117201222A (zh) * 2023-08-16 2023-12-08 天津瑞发科半导体技术有限公司 I2c接口系统、数据写入方法以及数据读取方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5897663A (en) * 1996-12-24 1999-04-27 Compaq Computer Corporation Host I2 C controller for selectively executing current address reads to I2 C EEPROMs
US6205504B1 (en) * 1998-09-30 2001-03-20 International Business Machines Corporation Externally provided control of an I2C bus
JP2002099429A (ja) * 2000-09-25 2002-04-05 Toshiba Corp Ｉ／ｏトラップ割り込み方法及びそれを用いたコンピュータシステム
TW200847183A (en) * 2007-05-16 2008-12-01 Inventec Corp Method for controlling clock of memory slots
US20090234999A1 (en) * 2008-03-12 2009-09-17 Inventec Corporation Apparatus for resolving conflicts happened between two i2c slave devices with the same addressed address
CN102681959A (zh) * 2012-04-28 2012-09-19 浪潮电子信息产业股份有限公司 一种服务器带内带外信息交互的方法
CN107132819A (zh) * 2016-02-26 2017-09-05 欧姆龙株式会社 获取日志数据的装置与方法
CN108369518A (zh) * 2015-12-23 2018-08-03 英特尔公司 用于位字段寻址和插入的指令和逻辑

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5897663A (en) * 1996-12-24 1999-04-27 Compaq Computer Corporation Host I2 C controller for selectively executing current address reads to I2 C EEPROMs
US6205504B1 (en) * 1998-09-30 2001-03-20 International Business Machines Corporation Externally provided control of an I2C bus
JP2002099429A (ja) * 2000-09-25 2002-04-05 Toshiba Corp Ｉ／ｏトラップ割り込み方法及びそれを用いたコンピュータシステム
TW200847183A (en) * 2007-05-16 2008-12-01 Inventec Corp Method for controlling clock of memory slots
US20090234999A1 (en) * 2008-03-12 2009-09-17 Inventec Corporation Apparatus for resolving conflicts happened between two i2c slave devices with the same addressed address
CN102681959A (zh) * 2012-04-28 2012-09-19 浪潮电子信息产业股份有限公司 一种服务器带内带外信息交互的方法
CN108369518A (zh) * 2015-12-23 2018-08-03 英特尔公司 用于位字段寻址和插入的指令和逻辑
CN107132819A (zh) * 2016-02-26 2017-09-05 欧姆龙株式会社 获取日志数据的装置与方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112463662A (zh) * 2020-12-16 2021-03-09 福州创实讯联信息技术有限公司 一种用户态控制i2c设备的方法与终端
CN112463662B (zh) * 2020-12-16 2024-04-05 福州创实讯联信息技术有限公司 一种用户态控制i2c设备的方法与终端
CN112579506A (zh) * 2021-01-08 2021-03-30 中电科技（北京）有限公司 Bios与bmc通信的方法、bios、bmc和服务器
CN113391939A (zh) * 2021-06-11 2021-09-14 深圳市同泰怡信息技术有限公司 记录基本输入输出系统信息的方法、装置、计算机设备
CN116049081A (zh) * 2022-12-30 2023-05-02 成都电科星拓科技有限公司 一种SMBus slave数字模块设计方法及装置
CN116049081B (zh) * 2022-12-30 2024-05-28 成都电科星拓科技有限公司 一种SMBus slave数字模块设计方法及装置
CN117201222A (zh) * 2023-08-16 2023-12-08 天津瑞发科半导体技术有限公司 I2c接口系统、数据写入方法以及数据读取方法

Similar Documents

Publication Publication Date Title
CN110765032A (zh) 基于系统管理总线接口对i2c存储器进行读写的方法
US6496945B2 (en) Computer system implementing fault detection and isolation using unique identification codes stored in non-volatile memory
US6463550B1 (en) Computer system implementing fault detection and isolation using unique identification codes stored in non-volatile memory
TWI553650B (zh) 以記憶體控制器來處理資料錯誤事件之方法、設備及系統
CN109324991B (zh) 一种pcie设备的热插拔装置、方法、介质及系统
KR20170040734A (ko) 업데이트 제어 방법을 갖는 전자 시스템 및 그것의 동작 방법
US20100274999A1 (en) Control system and method for memory
US5479413A (en) Method for testing large memory arrays during system initialization
TW202244519A (zh) 晶片驗證系統及其驗證方法
CN109445691B (zh) 一种提高ftl算法开发和验证效率的方法及装置
CN116679887B (zh) 用于NAND Flash的通用控制模块及方法
CN114153779A (zh) 一种i2c通信方法、系统、设备、及存储介质
CN112231005A (zh) 一种基于uboot管理fpga版本的方法
CN115951966A (zh) 验证仿真的基于PCIe的存储装置的电力循环的系统和方法
US10911259B1 (en) Server with master-slave architecture and method for reading and writing information thereof
CN112835516B (zh) 一种raid卡监控管理方法、系统及装置
CN103578566A (zh) 存储器存储装置及其修复方法
US11010250B2 (en) Memory device failure recovery system
CN116627472A (zh) 高速外围组件设备的固件程序升级方法及服务器
CN109800110A (zh) 数据备份方法、系统及电子设备、存储介质和备份装置
US7162568B2 (en) Apparatus and method for flash ROM management
CN111159123B (zh) 一种嵌入式可靠参数储存文件系统及方法
TWI715294B (zh) 基於系統管理匯流排界面對i2c記憶體進行讀寫的方法
CN112860595A (zh) Pci设备或pcie设备、数据存取方法及相关组件
EP3557422A1 (en) Method for accessing code sram, and electronic device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200207