CN113190289A

CN113190289A - Fpga版本下载方法、装置和设备

Info

Publication number: CN113190289A
Application number: CN202110541367.4A
Authority: CN
Inventors: 陈文超
Original assignee: Spreadtrum Xiamen Technology Co ltd
Current assignee: Spreadtrum Xiamen Technology Co ltd
Priority date: 2021-05-18
Filing date: 2021-05-18
Publication date: 2021-07-30

Abstract

本发明公开了一种FPGA版本下载方法、装置和设备，该方法可以由包括FPGA的芯片系统执行，该方法包括：运行芯片固化代码，向上位机请求获取待下载版本的快速可执行文件，即FDL；接收来自上位机通过USB传输协议传送的所述FDL，将FDL保存到与FPGA连接的存储器中；运行FDL，接收来自上位机的待下载版本的其它部分的文件，将接收的文件依次保存在所述存储器中。该方法可以改善FPGA版本下载速度慢的问题。

Description

FPGA版本下载方法、装置和设备

技术领域

本发明涉及通信技术领域，尤其涉及一种FPGA版本下载方法、装置和设备。

背景技术

现场可编程逻辑门阵列(field-programmablegatearray，FPGA)是一种电路逻辑器件，同时具有静态可重复编程和在线动态重构特性，这种电路功能表现为硬件，但是却可以像软件一样通过编程的方式来修改，大大提高了电子系统的通用性和设计灵活性。FPGA的特性使得它在电路系统中广泛使用。如图1 所示，现有的FPGA软件版本(又称逻辑代码)下载方式是：使用FPGA厂家提供的仿真器通过联合测试行动组(jointtestactiongroup，JTAG)，将软件代码下载到存储器中，每次上电时存储器将逻辑代码加载到FPGA中去。

目前，FPGA平台的供应商提供的下载方案，需要供应商工程师现场支持且软件版本下载速度慢，越来越不适用大型平台开发。

发明内容

本发明实施例提供一种FPGA版本下载方法、装置和设备，用以改善FPGA 软件版本下载速度慢的问题。

第一方面，本发明提供一种FPGA版本下载方法，该训练方法可以由包括 FPGA的片上系统执行，其中，该方法包括如下步骤：

运行芯片固化代码，向上位机请求获取待下载版本的快速可执行文件，即 FDL；然后接收来自所述上位机通过USB传输协议传送的所述FDL，将所述FDL 保存到与FPGA连接的存储器中；最终运行所述FDL，接收来自上位机的待下载版本的其它部分的文件，将接收的文件依次保存在所述存储器中。

该方法中，通过芯片固化代码可以将FDL下载到DDR中运行，因FDL支持的命令更多，所以在FDL运行后，可以实现快速地将版本下载到存储器中，提高了版本下载的速度。

在一种可能的设计中，本发明还包括如下步骤，判断是否接收到来自所述上位机的结束下载命令；如果是，则所述待下载版本下载完成；否则，继续接收来自所述上位机的文件。

在一种可能的设计中，本发明还包括如下步骤，预先将芯片固化代码烧写到FPGA中，所述芯片固化代码用于启动运行加载程序。该方法有助于快速启动版本程序的加载。

在一种可能的设计中，FPGA与上位机通过数据线或者近距离通信网络相连接。

第二方面，本申请实施例还提供一种FPGA版本下载装置，该装置包括执行上述第一方面的任意一种可能的设计的方法的模块/单元。这些模块/单元可以通过硬件实现，也可以通过硬件执行相应的软件实现。

第三方面，本申请实施例提供一种电子设备，包括处理器和存储器。其中，存储器用于存储一个或多个计算机程序；当存储器存储的一个或多个计算机程序被处理器执行时，使得该终端设备能够实现上述第二方面的任意一种可能的设计的方法。

第四方面，本申请实施例中还提供一种计算机可读存储介质，所述计算机可读存储介质包括计算机程序，当计算机程序在电子设备上运行时，使得所述电子设备执行上述任一方面的任意一种可能的设计的方法。

第五方面，本申请实施例还提供一种包含计算机程序产品，当所述计算机程序产品在终端上运行时，使得所述电子设备执行上述任一方面的任意一种可能的设计的方法。

第六方面，本申请实施例还提供一种芯片，芯片与存储器耦合，用于执行所述存储器中存储的计算机程序，使得所述电子设备执行上述任一方面的任意一种可能的设计的方法。

关于上述第三方面至第六方面的有益效果可以参见上述第一方面中的描述。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一种FPGA版本下载系统示意图；

图2为本申请实施例提供的一种芯片系统示意图；

图3为本申请实施例提供的一种FPGA版本下载方法示意图；

图4为本申请实施例提供的一种FPGA版本下载系统示意图；

图5为本申请实施例提供的一种PC和FPGA的交互示意图；

图6为本申请实施例提供的一种待下载版本的数据包的下载流程示意图；

图7为本申请实施例提供的一种下载装置示意图；

图8为本申请实施例提供的一种电子设备结构示意图。

具体实施方式

目前现场可编程逻辑门阵列(field-programmablegatearray，FPGA)是基于静态随机存取存储器(staticrandomaccessmemory，SRAM)编程的，在系统断电时SRAM上存储的FPGA的程序数据会丢失。其中，程序数据包括FPGA上运行的程序软件。每次对系统上电时，需要由中央处理器(centralprocessingunit， CPU)从FPGA外部连接的存储器中存储的程序数据重新写入FPGA内部的 SRAM中。其中，存储器包括双倍数据速率(doubledatarate，DDR)同步动态随机存储器(synchronousdynamicrandomaccessmemory，SDRAM)、电可擦除只读存储器(electricallyerasableprogrammablereadonlymemory，EEPROM)和flash 芯片(flashEEPROMmemory)等。下文中以存储器为DDRSRAM(下文简称 DDR)为例进行说明。

为了使本技术领域的人员更好地理解本发明实施例中的技术方案，并使本发明实施例的上述目的、特征和优点能够更加明显易懂，下面结合附图对现有技术方案和本发明实施例中的技术方案作进一步详细的说明。

参见图2，为本申请示出的一种FPGA的架构图，该FPGA上包括CPU、 DDR、USB接口、定时器(Timer)、时钟CLK、通用异步收发传输器(universal asynchronousreceiver/transmitter，UART)；其中，在FPGA上电时，由CPU从 FPGA外部连接的上位机获取版本数据，并将版本数据写入FPGA的DDR中。 USB接口用于FPGA与上位机进行数据传输。其中，本申请提供一种可以运行在FPGA的比特文件(Bitfile)，该比特文件可以用于配置FPGA的配置比特流，该比特文件包括芯片固化代码，芯片固化代码用于启动运行加载程序。该Bitfile的运行依赖图2所示的FPGA的仿真环境。

参见图3，为本申请示出的一种FPGA版本下载方法的流程示意图，该方法可以应用于上述FPGA，该方法包括如下步骤。

S301，FPGA上电时，运行芯片固化代码，向上位机请求获取待下载版本的快速可执行文件(fastdownload，FDL)。

其中，软件版本可以被划分为FDL、文件1、文件2、文件N等多个不同部分的程序数据。芯片固化代码是开机启动程序，可以实现了FPGA的快速开机运行。

S302，FPGA接收来自上位机通过USB传输协议传送的FDL，将FDL保存到DDR中。

也就是说，FDL是由FPGA运行芯片固化代码后，从上位机获取的一段可执行文件，该可执行文件被下载到DDR中运行。

S303，运行FDL，先后接收来自上位机的待下载版本的其它部分的文件，将接收的文件依次保存在DDR中。

其中，待下载版本的其它部分的文件指的是软件版本除了FDL之外的文件 1、文件2、文件N等多个不同部分的程序数据，这些文件被保存至DDR的指定地址。该方法中，因FDL支持的命令更多，所以在FDL运行后，可以实现快速地将版本下载到存储器中，提高了版本下载的速度。

结合图4来说，上位机中的工具，例如PCtools，与FPGA通过USB连接， PCtools接收开发人员的操作，响应于该操作，向FPGA中的FPGA发送版本下载指令，FPGA运行芯片固化代码(Romcode)，之后FPGA开始加载启动程序，然后从上位机获取待下载版本中的FDL，例如bin文件中的FDL，因FDL具有文件小加载速度快的特点，所以FPGA从上位机获取待下载版本中的FDL之后，将FDL下载到DDR中运行，先后接收来自上位机的待下载版本的其它部分的文件1、文件2，直至文件n，将接收的文件依次保存在DDR中。具体来说，当 FPGA中的FDL接收到来自PC上的PC工具的命令后，开始接收来自PC的程序数据，当接收完成后，FDL再将接收到程序数据保存到DDR指定的地址上。

本申请实施例中，PC为上位机，FPGA为下位机，本申请实施例提供的上位机与下位机之间的交互协议可以包括下述四组命令。

(1)BSL_CMD_CONNECT(0x00)

a、命令含义：连接命令

HEADER	CMDTYPE	DATALENGTH	DATA	CRC	TAIL
						7E	0000	YYYY	NULL	XXXX	7E

b、命令应答：成功返回BSL_REP_ACK

HEADER	CMDTYPE	DATALENGTH	DATA	CRC	TAIL
						7E	0080	0000	NULL	XXXX	7E

(2)BSL_CMD_START_DATA(0x01)

a、命令含义：开始传输数据命令

HEADER	CMDTYPE	DATALENGTH	DATA	CRC	TAIL
						7E	0001	004C/0050	ID+LEN[+CS]	XXXX	7E

b、命令应答：成功返回BSL_REP_ACK

HEADER	CMDTYPE	DATALENGTH	DATA	CRC	TAIL
						7E	0080	0000	NULL	XXXX	7E

(3)BSL_CMD_MIDST_DATA

a、命令含义：数据传输命令

HEADER	CMDTYPE	DATALENGTH	DATA	CRC	TAIL
						7E	0002	YYYY	data	XXXX	7E

b、命令应答：成功返回BSL_REP_ACK

HEADER	CMDTYPE	DATALENGTH	DATA	CRC	TAIL
						7E	0080	0000	NULL	XXXX	7E

(4)BSL_CMD_END_DATA

a、命令含义：数据传输命令命令

HEADER	CMDTYPE	DATALENGTH	DATA	CRC	TAIL
						7E	0003	0000	NULL	XXXX	7E

b、命令应答：成功返回BSL_REP_ACK

HEADER	CMDTYPE	DATALENGTH	DATA	CRC	TAIL
						7E	0080	0000	NULL	XXXX	7E

结合上述命令，示例性地，在FPGA运行FDL之后，如图5所示，PC中的 PC工具与FPGA之间的交互流程如下述步骤所示。

S501，PC中的PC工具向FPGA发送开始连接命令(CMD_CONNECT)。

S502，FPGA向PC返回命令应答。

例如，当FPGA与PC工具连接成功，则返回成功响应指令REP_ACK。需要指出的是，当FPGA与PC工具连接失败，则返回失败响应指令REP_NACK。 PC中的PC工具可以重新发起连接。

S503，PC中的PC工具向FPGA发送开始传输数据命令 (CMD_START_DATA)。

S504，FPGA向PC返回命令应答。

S505，PC中的PC工具向FPGA发送每一个数据包的数据传输命令 (CMD_MIDST_DATA)，该命令包括待下载版本的数据包。

S506，FPGA向PC返回命令应答。

重复执行上述S505和S506，直至待下载版本的全部数据包发送完成。

S507，PC中的PC工具向FPGA发送数据传输结束命令 (CMD_END_DATA)。

S508，PGA向PC返回命令应答。

从上述步骤可见，最终，如图4所示，PC上的版本文件被完全复制到DDR 中。

如图6所示，FPGA在运行FDL后，可以与PC工具完成如下步骤的交互。该方法包括如下步骤：

S601，FPGA中的FDL与PC工具交互，接收PC发送的数据包。

S602，FPGA中的FDL对数据包进行解析。

S603，FPGA判断是否满足写入条件，如命令CMD是否为 BSL_CMD_WRITE_MIDST_RAW_ST_ART。

S604，若满足FPGA将版本数据包下载到DDR中。

否则，则重新进行检查，重复执行上述步骤。

可见，本申请实施例提供一种基于FPGA平台的软件快速下载方案，该方案可以解决传统FPGA平台软件版本下载慢的缺点。

基于上述FPGA版本下载方法，在本申请的一些实施例中，本申请实施例公开了一种下载装置，如图7所示，该装置700用于实现以上各个方法实施例中记载的方法，其包括：收发单元701、处理单元702。收发单元1001，用于向上位机请求获取待下载版本的快速可执行文件FDL；接收来自所述上位机通过USB传输协议传送的所述FDL。处理单元702，用于运行芯片固化代码，运行所述FDL，将接收的文件依次保存在所述存储器中。上述方法实施例涉及的各步骤的所有相关内容均可以援引到对应功能模块的功能描述，在此不再赘述。

在本申请的另一些实施例中，本申请实施例公开了一种设备，如图8所示，该设备800可以包括：一个或多个处理器801；存储器802；显示器803；一个或多个应用程序(未示出)；以及一个或多个计算机程序804，上述各器件可以通过一个或多个通信总线805连接。其中该一个或多个计算机程序804被存储在上述存储器802中并被配置为被该一个或多个处理器801执行，该一个或多个计算机程序804包括指令。

通过以上的实施方式的描述，所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将装置的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本申请实施例各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请实施例的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：快闪存储器、移动硬盘、只读存储器、随机存取存储器、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本申请实施例的具体实施方式，但本申请实施例的保护范围并不局限于此，任何在本申请实施例揭露的技术范围内的变化或替换，都应涵盖在本申请实施例的保护范围之内。因此，本申请实施例的保护范围应以所述权利要求的保护范围为准。

Claims

1.一种FPGA版本下载方法，应用于现场可编程逻辑门阵列FPGA，其特征在于，该方法包括：

运行芯片固化代码，向上位机请求获取待下载版本的快速可执行文件FDL；

接收来自所述上位机通过USB传输协议传送的所述FDL，将所述FDL保存到与FPGA连接的存储器中；

运行所述FDL，接收来自上位机的待下载版本的其它部分的文件，将接收的文件依次保存在所述存储器中。

2.根据权利要求1所述的方法，其特征在于，还包括：

判断是否接收到来自所述上位机的结束下载命令；

如果是，则所述待下载版本下载完成；否则，继续接收来自所述上位机的文件。

3.根据权利要求1或2所述的方法，其特征在于，还包括：

预先将芯片固化代码烧写到FPGA中，所述芯片固化代码用于启动运行加载程序。

4.根据权利要求1或2所述的方法，其特征在于，所述FPGA与所述上位机通过数据线或者近距离通信网络相连接。

5.一种FPGA版本下载装置，其特征在于，该方法包括：

处理单元，用于运行芯片固化代码；

收发单元，用于向上位机请求获取待下载版本的快速可执行文件FDL；接收来自所述上位机通过USB传输协议传送的所述FDL；

所述处理单元，还用于将所述FDL保存到与FPGA连接的存储器中；

所述处理单元，还用于运行所述FDL；

所述收发单元，还用于接收来自上位机的待下载版本的其它部分的文件；

所述处理单元，还用于将接收的文件依次保存在所述存储器中。

6.根据权利要求5所述的装置，其特征在于，所述处理单元，还用于：

判断是否接收到来自所述上位机的结束下载命令；

7.根据权利要求5或6所述的装置，其特征在于，所述处理单元，还用于：预先将芯片固化代码烧写到FPGA中，所述芯片固化代码用于启动运行加载程序。

8.根据权利要求5或6所述的装置，其特征在于，所述FPGA与所述上位机通过数据线或者近距离通信网络相连接。

9.一种计算机可读存储介质，所述计算机可读存储介质内存储有计算机程序，其特征在于，所述计算机程序被处理器执行时，实现权利要求1至4中任一项所述的方法。

10.一种芯片系统，其特征在于，所述芯片系统与存储器耦合，用于读取并执行所述存储器中存储的程序指令，以实现如权利要求1至4任一项所述的方法。