CN107479913A - 一种fpga配置多启动低资源占用更新方法及实施系统 - Google Patents

Abstract

本发明公开了一种FPGA配置多启动低资源占用更新方法。本发明包括：FPGA模块101，通信模块102，Flash存储模块103。FPGA模块101上电启动后默认进入用户程序。需要更新时，主机端104发送重启命令，FPGA模块101通过内置的专用加载逻辑加载Flash存储模块103中的远程更新程序。主机端104将新用户程序发送给FPGA模块101，FPGA模块101将新程序存储至Flash存储模块103中，程序传输并存储完成后，FPGA模块101通过内置的专用加载逻辑，加载新程序，实现程序更新。本发明能够在不增加成本，不借助其他额外控制芯片，在非断电情况下在线更改配置程序的功能，特别适合仅使用FPGA作为处理芯片的现场应用的情况下，特别适宜现场系统的更新和维护。

Description

一种FPGA配置多启动低资源占用更新方法及实施系统

技术领域

本发明涉及FPGA控制单元数据更新技术领域。

背景技术

FPGA具有规模大、集成度高、灵活性强、可重配置、可靠性高等优点已经成为了复杂数字电路的理想选择。随着越来越多的系统向高集成、模块化的趋势发展，FPGA电路板往往密封在一个防尘、防潮、防震以及EMC性能良好的外壳中，并作为一个组件放置在现场。然而现场应用环境复杂，常常无人值守，常规的通过USB_JTAG下载程序方式往往很难实施，FPGA远程更新技术为系统的更新升级、维护提供了简单快捷的途径。目前常用的远程更新技术有以下几种：

方法1、使用微处理器(CPLD或CPU)作为辅助芯片。上位机通过通信模块发送新程序给微处理器，由微处理器更新非易失性存储器中的程序。FPGA的配置端口与微处理器的I/O端口相连。每次上电或使用新程序，微处理器通过I/O口模拟FPGA配置信号时序，将新程序加载到FPGA中，完成更新。

方法2、文献《一种新型的FPGA快速动态配置和远程加载技术》提出一种远程更新方法：微处理器、非易失性存储器、FPGA配置端口通过数据、地址、控制总线连在一起。微处理器更新非易失性存储器内程序后，使用FPGA专用重配置模块更新FPGA程序。实现不断电FPGA程序远程更新。

方法3、文献《一种远程配置FPGA的设计方法》提出了一种使用嵌入式内核作为FPGA配置模块加载到FPGA用户程序中，当需要更新时利用嵌入式内核更新非易失性存储器内的程序到达远程更新的目的。

方法1有明显的缺点：每次上电加载速度慢，加载速度为秒级，加载所依赖的器件多，可能需要额外的通信模块。方法2的优点在于加载速度快，缺点在于：在很多产品中仅用到FPGA，需要额外添加微控制器，可能需要额外的通信模块。方法3的优点在于不需要额外微处理器和通信模块，缺点在于该方法只能更改嵌入式内核的软件程序，无法重构FPGA逻辑代码。

目前Xilinx厂商V5系列以后的V系列，Spartan系列、7系列均提供了内部专用加载逻辑的功能。为了设备的小型化，高集成化，节约成本和减少布板面积和软件化无线电思想，本发明提出了一种新的稳定可靠的远程加载技术，不需要额外微处理器辅助，尤其适用于仅使用FPGA的产品。

发明内容

针对现有方法的局限性，本发明的目的是提供了FPGA配置多启动低资源占用更新方法及实施系统。通过在FPGA构建嵌入式内核代替外部微处理器，通过使用FPGA内部专用加载逻辑实现不断电的FPGA全局逻辑重构，完成FPGA的用户程序与远程更新程序的切换。为了实现上述发明目的，本发明采用的FPGA配置多启动低资源占用更新方法包括步骤：

A.FPGA上电运行用户程序。等待主机端通过通信接口发送重配置命令。

B.主机发送重配置命令，FPGA通过内部专用加载逻辑加载Flash模块的远程更新程序，进行全局重构。

C.FPGA完成全局重构后，运行基于嵌入式内核的远程更新程序，使用UDP广播包发送远程更新程序启动信号，并启动TCP SOCKET服务器，等待主机连接。

D.主机接收到步骤C发出的配置完成信号后，连接FPGA上的TCP SOCKET服务器，通过TCP/IP协议开始发送需要更新的FPGA程序。FPGA接收程序，并根据主机给的存储起始地址将接收程序储存至Flash存储器的相应区域。

E.当所有需更新的程序发送并存储结束时。主机将FPGA重启的启动地址作为参数发送至FPGA，FPGA通过内部专用加载逻辑加载Flash模块中新的启动地址对应的新的程序完成程序更新。

F.当步骤E进行过程中如果出现了更新中断，Flash的原用户程序被擦除，或者存储了不完整的FPGA程序。该区域程序将无法通过FPGA内部CRC校验，FPGA将继续加载后续区域程序。如果后续区域程序为老版本的用户程序，跳至步骤B执行新的更新；如果后续区域程序为远程更新程序，跳至步骤C执行新的更新程序。

本发明还提供了一种实施上述FPGA配置多启动低资源占用更新方法的系统，包括：FPGA模块、Flash存储模块、通信模块。

所述通信模块与所述FPGA模块相连，其为通信模块为FPGA模块通过有线或者无线与主机端通信的接口装置。

所述Flash存储模块与所述FPGA模块相连，其内存储应具有至少存储两个FPGA模块的配置文件的能力。所述Flash模块分成多个区域，分别存储用户应用程序和远程更新程序，其中用户程序需包含一个多启动启动模块，引导内部专用加载逻辑进行程序切换。远程更新程序是基于嵌入式内核Microblaze系统，具有通信模块驱动和Flash存储模块驱动，使用TCP/IP协议与主机端通信，完成新用户程序的传输、CRC校验、存储至Flash模块中用户程序区域，实现用户程序的远程更新功能。

所述FPGA模块应集成内部专用加载逻辑，该逻辑可以实现FPGA全局重构。所述FPGA模块为本发明进行远程配置的模块。

通过实施上述本发明的技术方案，具有以下有益效果：

1)FPGA配置程序远程更新系统解决了传统厂商提供的使用USB_JTAG下载方式的局限性，大大提高了程序固化的速度。避免了拆卸设备或模块，具有实现在线更新的优点；

2)解决了现有技术需要CPU或者CPLD辅助的传统远程更新方法，节省了成本和布板面积，实现单片FPGA自身远程更新功能，且能够使用户程序在FPGA上电即用,尤其适用于仅使用FPGA的产品。

3)使用本发明，实现远程更新和完成新用户程序的加载不需要重新上电。

4)使用本发明，将远程更新程序与用户应用程序区分开来，使得远程更新程序不占用用户应用程序的FPGA资源，更有利于成本控制。

附图说明

附图1是本发明FPGA配置多启动低资源占用更新方法一种具体实施方式的结构原理图。

附图2是本发明FPGA配置多启动低资源占用更新方法一种具体实施方式的Flash存储区域划分示意图。

附图3是本发明FPGA配置多启动低资源占用更新方法一种具体实施方式的程序切换示意图。

附图4是本发明FPGA配置多启动低资源占用更新方法一种具体实施方式的远程更新程序的方法流程示意图。

具体实施方式

下面结合具体实施例和附图对本发明作进一步说明。

如附图1至4所示，给出了本发明FPGA配置多启动低资源占用更新方法的具体实施例，下面结合附图和具体实施例对本发明作进一步说明。

本发明具体实施方式主要针对Xilinx公司系列产品中能够支持Master BPI配置模式、具有内部专用加载逻辑的FPGA芯片产品。

如附图1所示的一种FPGA配置多启动低资源占用更新方法的具体实施方式，包括：主机端104、FPGA模块101、并行Flash存储器模块103、通信模块102，FPGA模块101与并行Flash存储器模块103相连，FPGA模块101与通信模块102相连，并行Flash存储器模块103与FPGA模块101相连，通讯接口102为FPGA模块101与主机端104通讯的接口装置，在本实施例为以太网接口。并行Flash存储器模块103存储至少两个FPGA模块101的配置程序，至少有一个用户程序和一个远程更新程序。在Master BPI模式下，FPGA模块101上电能默认从地址0开始自动加载并行Flash存储器模块103的配置程序。

并行Flash存储器模块103存储区域划分如附图2所示。存储区域分成用户配置程序更新区域201，可选的用户配置程序备份区域202，远程更新配置程序区域203。

对于新的存储器模块103，本实施例以如下方式对Flash存储器模块103的配置进行远程更新。包括：

(1)使用Xilinx提供的开发环境ISE生成远程更新程序的bit文件，通过USB_JTAG下载线下载该bit文件1.bit至FPGA模块中，FPGA运行远程更新程序。

(2)使用Xilinx提供的开发环境ISE将远程更新程序的bit文件生成为Bin文件2.bin。

(3)主机端连接FPGA运行的远程更新程序中的TCP服务器，将步骤2生成的Bin文件2.bin通过通信接口发送至TCP服务器并由FPGA运行的远程更新程序存储至存储器的远程更新配置程序区域203。即完成远程更新程序的安装。

(4)主机端将用户程序Bin文件3.bin，通过通信接口发送至TCP服务器并由FPGA运行的远程更新程序存储至存储器的用户配置程序更新区域201。如果需要备份用户程序，可继续将用户程序Bin文件3.bin，通过通信接口发送至TCP服务器并由FPGA运行远程更新程序存储至存储器的用户配置程序备份区域202。

对于已固化了远程更新程序的存储器模块103，本实施例以如下方式对Flash存储器模块103的配置进行远程更新。包括：

(1)上电后，若FPGA运行用户程序，主机端发送重配置命令，FPGA通过内部专用加载逻辑加载Flash模块的远程更新程序，进行全局重构，进入远程更新程序。若FPGA运行远程更新程序，跳到步骤(2)。

(2)主机端连接FPGA运行的远程更新程序中的TCP服务器，将新的用户程序Bin文件，通过通信接口发送至TCP服务器并由FPGA运行的远程更新程序存储至存储器的用户配置程序更新区域201。如果需要备份用户程序，可继续将备份的用户程序Bin文件，通过通信接口发送至TCP服务器并由FPGA运行远程更新程序存储至存储器的用户配置程序备份区域202。

(3)需要更新的FPGA配置存储完成后，主机端发送重配置命令，FPGA通过内部专用加载逻辑加载Flash模块中新的用户程序，进行全局重构，运行新的用户程序，完成更新。

如附图2和附图3所示本发明FPGA配置多启动低资源占用更新方法一种具体实施方式的程序切换示意图。上电后，FPGA模块101从并行Flash存储器模块103的用户配置程序更新区域201加载配置程序，运行用户逻辑。用户逻辑中有多启动模块，当主机端104发送重配置命令后，多启动模块通过IPROG命令将远程更新配置程序区域203在Flash存储器的首地址存入WBSTAR寄存器中，并引导FPGA内置的专用配置逻辑对FPGA进行异步复位操作(专用配置逻辑不复位)，从而原有的用户逻辑全部清除，除专用配置管脚和JTAG管脚，其他输入输出管脚均为高阻状态。完成复位后，FPGA将WBSTAR中的新地址作为加载起始地址，加载远程更新配置程序区域203的配置程序，即远程更新程序。完成用户程序到远程更新程序的不断电切换。在完成更新操作后，远程更新程序通过IPROG命令将用户配置程序更新区域201在Flash存储器的首地址存入WBSTAR寄存器中，并引导FPGA内置的专用配置逻辑对FPGA进行异步复位操作。完成复位后，FPGA将WBSTAR中的新地址作为加载起始地址，加载用户配置程序更新区域201的配置程序，即新的用户配置程序，完成远程更新程序到用户程序的不断电切换。

如附图4所示是本发明FPGA配置多启动低资源占用更新方法一种具体实施方式的远程更新程序的方法流程示意图。FPGA的远程更新程序是基于嵌入式内核Microblaze构建的，使用TCP/IP协议，对主机端104发送数据进行流控并通过CRC校验保证传输的可靠性。嵌入式内核将接收的数据写入并行Flash存储器模块的用户配置程序更新区域201完成远程配置文件更新，同时计算接收数据的校验值反馈给主机，由主机判断程序是否接收完整。远程更新程序同时提供了多启动程序，主机端把用户配置程序更新区域201在Flash存储器的首地址作为参数发送重配置命令即可完成程序切换。

本发明通过多启动技术实现远程更新与用户程序的灵活不断电切换，使得远程更新程序与用户程序独立开来，完全不占用用户程序可以使用的FPGA资源。本发明利用嵌入式内核代替传统CPU和CPLD，同时用户程序和远程更新程序复用相同的存储器模块和通信接口，简化了硬件布板面积和成本，尤其适合仅需要FPGA作为主控芯片或者数据处理芯片的场合。本发明具有硬件设计简单，加载速度快，存储版本多，传输可靠等优点。本实施例仅在出厂时第一次固化远程更新程序需要使用USB_JTAG下载线，在现场使用进行远程更新时直接使用以太网口进行更新操作即可。

Claims (7)

1.一种FPGA配置多启动低资源占用更新方法，其特征在于包括如下步骤：

步骤1，主机端发送重构命令给FPGA模块中运行的用户应用程序，FPGA模块通过内部专用加载逻辑从FLASH存储模块中加载远程更新程序，实现FPGA用户应用程序与远程更新程序的切换；

步骤2，FPGA模块运行在远程更新程序下，接受主机端的更新命令，擦除FLASH模块中的用户应用程序区域的数据；擦除完成后，接收主机发送过来的更新代码比特流，写入FLASH模块中的用户应用程序区域，计算CRC值，并传输给主机，由主机判断程序是否接收完整；若擦除、下载和校验均成功，主机端提示更新完成；否则主机端提示更新失败，主机端可以选择是否再次更新；

步骤3，完成更新操作后，主机端发送重构命令，FPGA模块通过内部的专用加载逻辑从FLASH模块中加载更新后的用户程序配置；如果之前更新失败，FPGA加载用户程序将无法通过内部CRC校验，将继续加载后续FLASH储存区域，导致FPGA加载备用用户应用程序；若FLASH无备用用户应用程序，则会加载远程更新程序，完成重构；无论是加载备用用户应用程序还是远程更新程序均允许用户进行进一步操作；如果之前更新成功，FPGA将完成新的用户程序重构，实现不断电的FPGA自更新。

2.根据权利要求1所述的FPGA配置多启动低资源占用更新方法，其特征在于：通过FLASH与多启动特性将远程更新程序与用户应用程序区分开来，分别重构，使得远程更新程序逻辑不占用用户应用程序的FPGA资源，用户应用程序仅需少量资源操作FPGA内部专用加载逻辑。

3.根据权利要求1所述的FPGA配置多启动低资源占用更新方法，其特征在于：通行模块可以是以太网口、串口或无线收发端口。

4.根据权利要求1所述的FPGA配置多启动低资源占用更新方法，其特征在于：FPGA的远程更新程序基于Microblaze嵌入式处理器技术，并运行TCP/IP协议栈。

5.根据权利要求1所述的FPGA配置多启动低资源占用更新方法，其特征在于：Flash存储模块与所述FPGA模块相连，FPGA可以通过IO口访问整个Flash地址，并对Flash储存模块实现读、写、擦除操作。

6.一种实施权利要求1至5所述的FPGA配置多启动低资源占用更新方法的系统，其特征在于：所述系统包括FPGA模块、通信模块、Flash存储模块；其中所述FPGA模块应集成内部专用加载逻辑，该逻辑可以不断电实现FPGA全局重构；所述通信模块与所述FPGA模块相连，通信模块为FPGA模块通过有线或者无线与主机端通信的接口装置；所述Flash存储模块与所述FPGA模块相连，其内存储应具有至少存储两个FPGA模块的配置文件的能力；所述FPGA模块与Flash模块的连接方式采用传统的Master BPI或Master SPI连接方式；所述FPGA模块上电能默认从地址0开始自动加载并执行所述Flash存储器模块中存储的FPGA模块的配置文件；同时所述FPGA可以通过IO口访问整个Flash地址，并对Flash储存模块实现读、写、擦除操作。

7.根据权利要求6所述的系统，其特征在于所述Flash模块分成多个区域，分别存储用户应用程序和远程更新程序，其中用户程序需包含一个多启动启动模块，引导内部专用加载逻辑进行程序切换；远程更新程序基于嵌入式内核Microblaze系统，具有通信模块驱动和Flash存储模块驱动，使用TCP/IP协议与主机端通信。