CN109491959A - 一种可编程逻辑器件配置器 - Google Patents

一种可编程逻辑器件配置器 Download PDF

Info

Publication number
CN109491959A
CN109491959A CN201811262564.7A CN201811262564A CN109491959A CN 109491959 A CN109491959 A CN 109491959A CN 201811262564 A CN201811262564 A CN 201811262564A CN 109491959 A CN109491959 A CN 109491959A
Authority
CN
China
Prior art keywords
programmable logic
logic device
module
interface module
program storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811262564.7A
Other languages
English (en)
Other versions
CN109491959B (zh
Inventor
罗长洲
李荣乐
李龙华
孙明熙
李泽超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Institute of Control and Electronic Technology
Original Assignee
Beijing Institute of Control and Electronic Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Institute of Control and Electronic Technology filed Critical Beijing Institute of Control and Electronic Technology
Priority to CN201811262564.7A priority Critical patent/CN109491959B/zh
Publication of CN109491959A publication Critical patent/CN109491959A/zh
Application granted granted Critical
Publication of CN109491959B publication Critical patent/CN109491959B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Abstract

本发明公开一种可编程逻辑器件配置器，包括：微控制器接口模块(1)、工作寄存器阵列模块(2)、程序存储器接口模块(3)和配置时序生成器模块(4)，能够将x80系列微控制器、通用Flash型程序存储器和美国Xilinx公司Artix7/Kintex7/Virtex7系列可编程逻辑器件无缝连接在一起，构成一种并行高速可编程逻辑器件从SelectMap配置电路，在用户系统上电复位后，能够直接完成用户系统相应可编程逻辑器件“上电复位程序加载”功能；并且在用户系统正常工作过程中，由用户系统自主控制，完成相应可编程逻辑器件“在线程序加载和功能重置”功能，实现相应可编程逻辑器件“目标代码在线更新”功能。

Description

一种可编程逻辑器件配置器
技术领域
本发明涉及一种逻辑器件配置器，特别是一种可编程逻辑器件配置器。
背景技术
近些年来，随着可编程逻辑器件技术的迅猛发展，以及其在国防军工、工业自动化、交通运输、医疗设备和娱乐电子等方面的广泛应用，可编程逻辑器件对电子产品性能指标的实现，以及低成本研发和快速进入市场等，起到了决定性的作用。美国Xilinx公司是目前业界可编程逻辑器件最大的制造商和供应商之一，其最新推出的Virtex7系列可编程逻辑器件，包括ArtixTM-7、KintexTM-7和-7等三大系列，其内部逻辑单元数最小为360,000个，最多可达1,955,000个；随机数据存储器块最少为19M位，最多可达68M位；数字信号处理器数最少为1040个，最多可达3600个；用户端口数最少为600个，最多可达1200个，因此，Virtex7系列可编程逻辑器件具有功能强、容量大、成本低、功耗小、型谱全和品种多的特点，能够满足用户对数据通信带宽、信息处理和复杂逻辑等方面的不同需要。
另一方面，随着可编程逻辑器件的规模越来越大，功能越来越强，用户系统可实现的功能和逻辑也越来越复杂，用户代码的长度也就越来越大。像Virtex7系列可编程逻辑器件，其目标代码数据流长度最少为24,090,592位，最多可达385,127,680位，尽管Virtex7系列可编程逻辑器件向用户提供了主串口模式、从串口模式、主SPI模式、主BPI模式、主SelectMap模式、从SelectMap模式和JTAG口模式等多种目标代码加载方式，加载时钟频率也达到了100Mhz，但对于一些要求系统快速启动、可编程逻辑器件功能在线重置的应用场合，芯片厂家提供的这些配置方式，仍然给用户系统可编程逻辑器件程序加载设计带来了一些问题。主配置模式一般是由可编程逻辑器件自主产生成配置时序，然后将目标代码从外部程序存储器中顺序读入到可编程逻辑器件中，进而完成可编程逻辑器件目标代码的加载工作。主配置模式下，用户系统一般无法实现可编程逻辑器件功能在线重置，以及目标代码在线更新功能。主配置模式下，由于和谐存储器直接连接地可编程逻辑器件上，因此，无法实现在线更新可编程逻辑器件目标代码功能，而必须通过离线的方式，通过重新对程序存储器编程，才能实现可编程逻辑器件目标代码更新功能。从配置模式一般由微控制器运行程序，通过微控制器端口模拟生成可编程逻辑器件配置时序，从而将目标代码顺序写入到可编程逻辑器件中，进而完成可编程逻辑器件的程序加载工作。从配置模式下，由于用户系统一般具有对外接口，并且微控制器与程序存储器的连接，这就为用户系统实现可编程逻辑器件功能在线重置和目标代码在线更新功能提供了便利条件，技术人员可根据实际应用的需要，设计一种的可编程逻辑器件配置器，从而实现x80系列微控制器、Artix7/Kintex7/Virtex7系列可编程逻辑器件与通用Flash程序存储器之间的电气连接，使用户系统通过从SelectMap配置模式，将目标代码加载至目标可编程逻辑器件中，并且在线重新配置可编程逻辑器件的功能，以及在线更新可编程逻辑器件的目标代码。
发明内容
本发明目的在于提供一种可编程逻辑器件配置器，解决美国Xilinx公司Artix7/Kintex7/Virtex7系列可编程逻辑器件上电复位启动配置，在线功能重量，以及目标代码在线更新问题。
一种可编程逻辑器件配置器，包括：微控制器接口模块、工作寄存器阵列模块、程序存储器接口模块和配置时序生成器模块。其中：
微控制器接口模块经内部连线与工作寄存器阵列模块和程序存储器接口模块相连；工作寄存器阵列模块经内部边线与程序存储器接口模块和配置时序生成器模块相连；程序存储器接口模块经内部连线与配置时序生成器模块相连。
微控制器接口模块的功能为：实现可编程逻辑器件配置器与x86系列微控制器控制总线、地址总线和数据总线的硬件连接，或者接受x86系列微控制器输入的控制命令、参数和数据，或者将可编程逻辑器件配置器的内部工作状态信息或数据传送给x86系列微控制器。
工作寄存器模块的功能为：接收并存放由微控制器接口模块传送的系统控制命令、参数和数据，实现x86系列微控制器对可编程逻辑器件配置器工作参数的配置和工作过程的控制，同时，记录可编程逻辑器件配置器的工作状态信息和数据，并传送给微控制器接口模块。
程序存储器接口模块的功能为：接收由微控制器接口模块传送的微控制器控制信号和数据，辅助用户系统将可编程逻辑器件目标代码存储到外部Flash型程序存储器中，或是将外部Flash型程序存储器中的数据读出到可编程逻辑器件配置器中。
配置时序生成器模块的功能为：根据工作寄存器模块中记录的可编程逻辑器件配置器的工作参数和命令，产生美国Xilinx公司Artix7/Kintex7/Virtex7系列可编程逻辑器件芯片从SelectMap端口模式加载目标代码的时序信号，以及通用Flash型程序存储器读写控制信号，从而通过程序存储器接口模块，读出存放在外部Flash型程序存储器中的目标代码，并传送给相应的可编程逻辑器件，同时，将自己的工作状态传送给工作寄存器模块。当一帧配置数据流传送完毕，完成相应可编程逻辑器件芯片配置后，自动生成“目标芯片配置完毕”中断请求信号。
当通过外部引脚电路，将可编程逻辑器件配置器设置为自动配置模式时，用户系统上电复位后，可编程逻辑器件配置器将程序存储器接口模块连接至配置时序生成器模块，并且按工作寄存器模块缺省配置的工作参数，由配置时序生成器模块自动生成美国Xilinx公司Artix7/Kintex7/Virtex7系列可编程逻辑器件芯片从SelectMap端口加载目标代码配置时序信号，以及配套的Flash型程序存储器读操作控制时序信号，驱动控制程序存储器接口模块，将外部Flash型程序存储器中指定地址处和指定长度的目标代码取出，并传送给用户系统的可编程逻辑器件芯片，同时，配置时序生成器模块将自己的工作状态信息和数据，传送给工作寄存器模块，以便用户系统在必要时刻，通过微控制器接口模块读取工作寄存器模块中相应寄存器的值，从而了解可编程逻辑器件配置器的工作状态；待全部目标代码传输完毕，并且完成相应可编程逻辑器件芯片配置后，配置时序生成器模块自动生成“目标芯片配置完毕”中断请求信号，并通过微控制器接口模块提交给用户系统，然后可编程逻辑器件配置器将程序存储器接口模块连接至微控制器接口模块，并且处于空闲状态，等待接收用户系统发出的新数据或指令；至此，可编程逻辑器件配置器完成用户系统可编程逻辑器件芯片的“上电复位程序加载”工作；
当通过外部引脚电路，将可编程逻辑器件配置器设置为命令配置模式时，用户系统上电复位后，可编程逻辑器件配置器将程序存储器接口模块连接至微控制器接口模块，并且处于空闲状态，等待接收用户系统发出的数据或指令；此时，通过微控制器接口模块，用户系统可修改工作寄存器模块中相应寄存器的值，从而改变可编程逻辑器件配置器的工作参数；也可将重新配置可编程逻辑器件芯片命令写入到工作寄存器模块，从而启动可编程逻辑器件配置器重新配置用户系统可编程逻辑器件芯片；此后，可编程逻辑器件配置器将程序存储器接口模块连接至配置时序生成器模块，并且由配置时序生成器模块自动生成美国Xilinx公司Artix7/Kintex7/Virtex7系列可编程逻辑器件芯片从SelectMap端口加载目标代码配置时序信号，以及配套的Flash型程序存储器读操作控制时序信号，驱动控制程序存储器接口模块，将外部Flash型程序存储器中指定地址处和指定长度的目标代码取出，并传送给用户系统的可编程逻辑器件芯片，同时，配置时序生成器模块将自己的工作状态信息和数据，传送给工作寄存器模块，以便用户系统在必要时刻，通过微控制器接口模块读取工作寄存器模块中相应寄存器的值，从而了解可编程逻辑器件配置器的工作状态；待全部目标代码传输完毕，并且完成相应可编程逻辑器件芯片配置后，配置时序生成器模块自动生成“目标芯片配置完毕”中断请求信号，并通过微控制器接口模块提交给用户系统，然后可编程逻辑器件配置器将程序存储器接口模块连接至微控制器接口模块，并且处于空闲状态，等待接收用户系统发出新的数据或指令，至此，可编程逻辑器件配置器完成用户系统可编程逻辑器件芯片的“在线程序加载和功能重置”功能；
用户系统上电复位后，当可编程逻辑器件配置器处于空闲状态时，通过向工作寄存器模块2写入控制字，用户系统可将程序存储器接口模块连接至微控制器接口模块，或者连接到配置时序生成器模块；当程序存储器接口模块连接至微控制器接口模块时，通过微控制器接口模块和程序存储器接口模块，用户系统可直接对可编程逻辑器件配置器外接的通用Flash型程序存储器进行读/写操作，从而修改外部Flash型程序存储器存储单元的内容；至此，可编程逻辑器件配置器实现用户系统可编程逻辑器件“目标代码在线更新”功能。
本发明的优点是：充分考虑了x86系列微控制器、通用Flash型程序存储器和美国Xilinx公司Virtex7系列可编程逻辑器件的技术特点，通过可编程逻辑器件配置器，从硬件上协调了三者之间的工作速度和时序信号，实现了x86系列微控制器与通用Flash型程序存储器和美国Xilinx公司Virtex7系列可编程逻辑器件的电气连接，构成一种并行高速从SelectMap端口可编程逻辑器件配置电路。能够根据电路配置，在用户系统上电复位后直接完成相应可编程逻辑器件芯片的“上电复位程序加载”工作；或者是在用户系统上电复位后，按照x80系列微控制器给出的命令和参数，完成相应可编程逻辑器件芯片的“在线程序加载和功能重配置”工作，从而实现相应可编程逻辑器件芯片用户功能的在线更新；还能够实现x86系列微控制器对Flash型程序存储器的直接访问和控制，从而借助用户系统微控制器软件，实现相应可编程逻辑器件“目标代码在线更新”工作。
附图说明
图1一种可编程逻辑器件配置器组成示意图。
1.微控制器接口模块 2.工作寄存器阵列模块 3.程序存储器接模块 4.配置时序生成器模块
具体实施方式
一种可编程逻辑器件配置器，包括：微控制器接口模块1、工作寄存器阵列模块2、程序存储器接口模块3和配置时序生成器模块4。
微控制器接口模块1经内部连线与工作寄存器阵列模块2和程序存储器接口模块3相连；工作寄存器阵列模块2经内部边线与程序存储器接口模块3和配置时序生成器模块4相连；程序存储器接口模块3经内部连线与配置时序生成器模块4相连。
微控制器接口模块1的功能为：实现可编程逻辑器件配置器与x86系列微控制器控制总线、数据总线和地址总线的硬件连接，或者接受x86系列微控制器输入的控制命令、参数和数据，并经内部信号线存放到工作寄存器模块2相应的寄存器中；或者将工作寄存器模块2中的信息数据传送给x86系列微控制器。
工作寄存器模块2的功能为：接收并存放由微控制器接口模块1传送的控制命令、参数和数据，同时将控制参数据和数据传送给配置时序生成器模块4，实现x86系列微控制器对可编程逻辑器件配置器工作参数的配置和工作过程的控制，同时，记录可编程逻辑器件配置器的工作状态，以及外部可编程逻辑器件芯片工作状态标识信号，并传送给微控制器接口模块1。
程序存储器接口模块3的功能为：接收由微控制器接口模块1传送的外部微控制器控制信号和数据，辅助用户系统将数据存储到外部Flash型程序存储器中，或是将外部Flash型程序存储器中的数据读出到用户系统中；同时接收配置时序生成器模块4发出的读控制信号，将外部Flash型程序存储器中的数据读出并发送给配置送时序生成器模块4。
配置时序生成器模块4的功能为：根据工作寄存器模块2中的工作参数或命令，产生并输出美国Xilinx公司Virtex7系列可编程逻辑器件芯片从SelectMap配置模式硬件时序信号和通用Flash型程序存储器读控制信号，将外部Flash型程序存储器中的目标代码数据传送给相应的可编程逻辑器件，同时，将自己的工作状态传送给工作寄存器模块2。当一帧配置数据流发送完毕，完成相应可编程逻辑器件芯片配置后，自动生成“目标芯片配置完毕”中断请求信号。
当通过外部引脚电路，将可编程逻辑器件配置器设置为自动配置模式时，用户系统上电复位后，可编程逻辑器件配置器将程序存储器接口模块3连接至配置时序生成器模块4，并且按工作寄存器模块2缺省配置的工作参数，由配置时序生成器模块4自动生成美国Xilinx公司Artix7/Kintex7/Virtex7系列可编程逻辑器件芯片从SelectMap端口加载目标代码配置时序信号，以及配套的Flash型程序存储器读操作控制时序信号，驱动控制程序存储器接口模块3，将外部Flash型程序存储器中指定地址处和指定长度的目标代码取出，并传送给用户系统的可编程逻辑器件芯片，同时，配置时序生成器模块4将自己的工作状态信息和数据，传送给工作寄存器模块2，以便用户系统在必要时刻，通过微控制器接口模块1读取工作寄存器模块2中相应寄存器的值，从而了解可编程逻辑器件配置器的工作状态；待全部目标代码传输完毕，并且完成相应可编程逻辑器件芯片配置后，配置时序生成器模块4自动生成“目标芯片配置完毕”中断请求信号，并通过微控制器接口模块1提交给用户系统，然后可编程逻辑器件配置器将程序存储器接口模块3连接至微控制器接口模块1，并且处于空闲状态，等待接收用户系统发出的新数据或指令；至此，可编程逻辑器件配置器完成用户系统可编程逻辑器件芯片的“上电复位程序加载”工作；
当通过外部引脚电路，将可编程逻辑器件配置器设置为命令配置模式时，用户系统上电复位后，可编程逻辑器件配置器将程序存储器接口模块3连接至微控制器接口模块1，并且处于空闲状态，等待接收用户系统发出的数据或指令；此时，通过微控制器接口模块1，用户系统可修改工作寄存器模块2中相应寄存器的值，从而改变可编程逻辑器件配置器的工作参数；也可将重新配置可编程逻辑器件芯片命令写入到工作寄存器模块2，从而启动可编程逻辑器件配置器重新配置用户系统可编程逻辑器件芯片；此后，可编程逻辑器件配置器将程序存储器接口模块3连接至配置时序生成器模块4，并且由配置时序生成器模块4自动生成美国Xilinx公司Artix7/Kintex7/Virtex7系列可编程逻辑器件芯片从SelectMap端口加载目标代码配置时序信号，以及配套的Flash型程序存储器读操作控制时序信号，驱动控制程序存储器接口模块3，将外部Flash型程序存储器中指定地址处和指定长度的目标代码取出，并传送给用户系统的可编程逻辑器件芯片，同时，配置时序生成器模块4将自己的工作状态信息和数据，传送给工作寄存器模块2，以便用户系统在必要时刻，通过微控制器接口模块1读取工作寄存器模块2中相应寄存器的值，从而了解可编程逻辑器件配置器的工作状态；待全部目标代码传输完毕，并且完成相应可编程逻辑器件芯片配置后，配置时序生成器模块4自动生成“目标芯片配置完毕”中断请求信号，并通过微控制器接口模块1提交给用户系统，然后可编程逻辑器件配置器将程序存储器接口模块3连接至微控制器接口模块1，并且处于空闲状态，等待接收用户系统发出新的数据或指令，至此，可编程逻辑器件配置器完成用户系统可编程逻辑器件芯片的“在线程序加载和功能重置”功能；
用户系统上电复位后，当可编程逻辑器件配置器处于空闲状态时，通过向工作寄存器模块2写入控制字，用户系统可将程序存储器接口模块3连接至微控制器接口模块1，或者连接到配置时序生成器模块4；当程序存储器接口模块3连接至微控制器接口模块1时，通过微控制器接口模块1和程序存储器接口模块3，用户系统可直接对可编程逻辑器件配置器外接的通用Flash型程序存储器进行读/写操作，从而修改外部Flash型程序存储器存储单元的内容；至此，可编程逻辑器件配置器实现用户系统可编程逻辑器件“目标代码在线更新”功能。

Claims (5)

1.一种可编程逻辑器件配置器，其特征在于包括：微控制器接口模块(1)、工作寄存器阵列模块(2)、程序存储器接口模块(3)和配置时序生成器模块(4)；
微控制器接口模块1经内部连线与工作寄存器阵列模块(2)和程序存储器接口模块(3)相连；工作寄存器阵列模块(2)经内部边线与程序存储器接口模块(3)和配置时序生成器模块(4)相连；程序存储器接口模块(3)经内部连线与配置时序生成器模块(4)相连；
当通过外部引脚电路，将可编程逻辑器件配置器设置为自动配置模式时，用户系统上电复位后，可编程逻辑器件配置器将程序存储器接口模块(3)连接至配置时序生成器模块(4)，并且按工作寄存器模块(2)缺省配置的工作参数，由配置时序生成器模块(4)自动生成美国Xilinx公司Artix7/Kintex7/Virtex7系列可编程逻辑器件芯片从SelectMap端口加载目标代码配置时序信号，以及配套的Flash型程序存储器读操作控制时序信号，驱动控制程序存储器接口模块(3)，将外部Flash型程序存储器中指定地址处和指定长度的目标代码取出，并传送给用户系统的可编程逻辑器件芯片，同时，配置时序生成器模块(4)将自己的工作状态信息和数据，传送给工作寄存器模块(2)，以便用户系统在必要时刻，通过微控制器接口模块(1)读取工作寄存器模块(2)中相应寄存器的值，从而了解可编程逻辑器件配置器的工作状态；待全部目标代码传输完毕，并且完成相应可编程逻辑器件芯片配置后，配置时序生成器模块(4)自动生成“目标芯片配置完毕”中断请求信号，并通过微控制器接口模块(1)提交给用户系统，然后可编程逻辑器件配置器将程序存储器接口模块(3)连接至微控制器接口模块(1)，并且处于空闲状态，等待接收用户系统发出的新数据或指令；至此，可编程逻辑器件配置器完成用户系统可编程逻辑器件芯片的“上电复位程序加载”工作；
当通过外部引脚电路，将可编程逻辑器件配置器设置为命令配置模式时，用户系统上电复位后，可编程逻辑器件配置器将程序存储器接口模块(3)连接至微控制器接口模块(1)，并且处于空闲状态，等待接收用户系统发出的数据或指令；此时，通过微控制器接口模块(1)，用户系统可修改工作寄存器模块(2)中相应寄存器的值，从而改变可编程逻辑器件配置器的工作参数；也可将重新配置可编程逻辑器件芯片命令写入到工作寄存器模块(2)，从而启动可编程逻辑器件配置器重新配置用户系统可编程逻辑器件芯片；此后，可编程逻辑器件配置器将程序存储器接口模块(3)连接至配置时序生成器模块(4)，并且由配置时序生成器模块(4)自动生成美国Xilinx公司Artix7/Kintex7/Virtex7系列可编程逻辑器件芯片从SelectMap端口加载目标代码配置时序信号，以及配套的Flash型程序存储器读操作控制时序信号，驱动控制程序存储器接口模块(3)，将外部Flash型程序存储器中指定地址处和指定长度的目标代码取出，并传送给用户系统的可编程逻辑器件芯片，同时，配置时序生成器模块(4)将自己的工作状态信息和数据，传送给工作寄存器模块(2)，以便用户系统在必要时刻，通过微控制器接口模块(1)读取工作寄存器模块(2)中相应寄存器的值，从而了解可编程逻辑器件配置器的工作状态；待全部目标代码传输完毕，并且完成相应可编程逻辑器件芯片配置后，配置时序生成器模块(4)自动生成“目标芯片配置完毕”中断请求信号，并通过微控制器接口模块(1)提交给用户系统，然后可编程逻辑器件配置器将程序存储器接口模块(3)连接至微控制器接口模块(1)，并且处于空闲状态，等待接收用户系统发出新的数据或指令，至此，可编程逻辑器件配置器完成用户系统可编程逻辑器件芯片的“在线程序加载和功能重置”功能；
用户系统上电复位后，当可编程逻辑器件配置器处于空闲状态时，通过向工作寄存器模块(2)写入控制字，用户系统可将程序存储器接口模块(3)连接至微控制器接口模块(1)，或者连接到配置时序生成器模块(4)；当程序存储器接口模块(3)连接至微控制器接口模块(1)时，通过微控制器接口模块(1)和程序存储器接口模块(3)，用户系统可直接对可编程逻辑器件配置器外接的通用Flash型程序存储器进行读/写操作，从而修改外部Flash型程序存储器存储单元的内容；至此，可编程逻辑器件配置器实现用户系统可编程逻辑器件“目标代码在线更新”功能。
2.根据权利要求1所述的一种可编程逻辑器件配置器，其特征在于所述微控制器接口模块(1)的功能为：实现可编程逻辑器件配置器与x86系列微控制器控制总线、数据总线和地址总线的硬件连接，或者接受x86系列微控制器输入的控制命令、参数和数据，并经内部信号线存放到工作寄存器模块(2)相应的寄存器中；或者将工作寄存器模块(2)中的信息数据传送给x86系列微控制器。
3.根据权利要求1所述的一种可编程逻辑器件配置器，其特征在于所述工作寄存器模块(2)的功能为：接收并存放由微控制器接口模块(1)传送的控制命令、参数和数据，同时将控制参数据和数据传送给配置时序生成器模块(4)，实现x86系列微控制器对可编程逻辑器件配置器工作参数的配置和工作过程的控制，同时，记录可编程逻辑器件配置器的工作状态，以及外部可编程逻辑器件芯片工作状态标识信号，并传送给微控制器接口模块(1)。
4.根据权利要求1所述的一种可编程逻辑器件配置器，其特征在于所述程序存储器接口模块(3)的功能为：接收由微控制器接口模块(1)传送的外部微控制器控制信号和数据，辅助用户系统将数据存储到外部Flash型程序存储器中，或是将外部Flash型程序存储器中的数据读出到用户系统中；同时接收配置时序生成器模块(4)发出的读控制信号，将外部Flash型程序存储器中的数据读出并发送给配置送时序生成器模块(4)。
5.根据权利要求1所述的一种可编程逻辑器件配置器，其特征在于所述配置时序生成器模块(4)的功能为：根据工作寄存器模块(2)中的工作参数或命令，产生并输出美国Xilinx公司Virtex7系列可编程逻辑器件芯片从SelectMap配置模式硬件时序信号和通用Flash型程序存储器读控制信号，将外部Flash型程序存储器中的目标代码数据传送给相应的可编程逻辑器件，同时，将自己的工作状态传送给工作寄存器模块(2)；当一帧配置数据流发送完毕，完成相应可编程逻辑器件芯片配置后，自动生成“目标芯片配置完毕”中断请求信号。
CN201811262564.7A 2018-10-27 2018-10-27 一种可编程逻辑器件配置器 Active CN109491959B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811262564.7A CN109491959B (zh) 2018-10-27 2018-10-27 一种可编程逻辑器件配置器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811262564.7A CN109491959B (zh) 2018-10-27 2018-10-27 一种可编程逻辑器件配置器

Publications (2)

Publication Number Publication Date
CN109491959A true CN109491959A (zh) 2019-03-19
CN109491959B CN109491959B (zh) 2023-03-21

Family

ID=65692774

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811262564.7A Active CN109491959B (zh) 2018-10-27 2018-10-27 一种可编程逻辑器件配置器

Country Status (1)

Country Link
CN (1) CN109491959B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110442986A (zh) * 2019-08-09 2019-11-12 山东超越数控电子股份有限公司 一种基于cpld逻辑代码生成器管理服务器主板的方法
CN112802527A (zh) * 2021-04-14 2021-05-14 上海灵动微电子股份有限公司 嵌入式闪存高速编程的实现方法、嵌入式闪存的编程系统
CN112925572A (zh) * 2021-03-01 2021-06-08 联想(北京)有限公司 一种控制方法、装置及电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6948147B1 (en) * 2003-04-03 2005-09-20 Xilinx, Inc. Method and apparatus for configuring a programmable logic device using a master JTAG port
CN101894029A (zh) * 2010-06-21 2010-11-24 中兴通讯股份有限公司 一种在线升级复杂可编程逻辑器件的方法及装置
CN102436385A (zh) * 2011-11-15 2012-05-02 电子科技大学 一种可编程逻辑器件配置文件在线更新装置
CN104570846A (zh) * 2014-12-04 2015-04-29 中国航空工业集团公司第六三一研究所 Fpga重配置控制器及其控制方法
CN107479913A (zh) * 2017-07-27 2017-12-15 中国船舶重工集团公司第七二四研究所 一种fpga配置多启动低资源占用更新方法及实施系统
CN107977217A (zh) * 2017-11-22 2018-05-01 西南电子技术研究所（中国电子科技集团公司第十研究所） 在线加载xilinx-fpga多版本更新程序的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6948147B1 (en) * 2003-04-03 2005-09-20 Xilinx, Inc. Method and apparatus for configuring a programmable logic device using a master JTAG port
CN101894029A (zh) * 2010-06-21 2010-11-24 中兴通讯股份有限公司 一种在线升级复杂可编程逻辑器件的方法及装置
CN102436385A (zh) * 2011-11-15 2012-05-02 电子科技大学 一种可编程逻辑器件配置文件在线更新装置
CN104570846A (zh) * 2014-12-04 2015-04-29 中国航空工业集团公司第六三一研究所 Fpga重配置控制器及其控制方法
CN107479913A (zh) * 2017-07-27 2017-12-15 中国船舶重工集团公司第七二四研究所 一种fpga配置多启动低资源占用更新方法及实施系统
CN107977217A (zh) * 2017-11-22 2018-05-01 西南电子技术研究所（中国电子科技集团公司第十研究所） 在线加载xilinx-fpga多版本更新程序的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110442986A (zh) * 2019-08-09 2019-11-12 山东超越数控电子股份有限公司 一种基于cpld逻辑代码生成器管理服务器主板的方法
CN112925572A (zh) * 2021-03-01 2021-06-08 联想(北京)有限公司 一种控制方法、装置及电子设备
CN112925572B (zh) * 2021-03-01 2023-05-23 联想(北京)有限公司 一种控制方法、装置及电子设备
CN112802527A (zh) * 2021-04-14 2021-05-14 上海灵动微电子股份有限公司 嵌入式闪存高速编程的实现方法、嵌入式闪存的编程系统

Also Published As

Publication number Publication date
CN109491959B (zh) 2023-03-21

Similar Documents

Publication Publication Date Title
CN104570846B (zh) Fpga重配置控制方法
CN107977217B (zh) 在线加载xilinx-fpga多版本更新程序的方法
CN109491959A (zh) 一种可编程逻辑器件配置器
CN103559053B (zh) 一种板卡系统及通信接口卡fpga在线升级方法
CN103777972B (zh) 基于现场可编程门阵列的系统、配置方法以及升级方法
CN107885694B (zh) 一种支持系统级集成电路芯片
US20040054864A1 (en) Memory controller
CN105359120B (zh) 使用双phy来支持多个pcie链路宽度的存储器和控制器
CN106201590B (zh) 一种fpga配置文件加载方法和系统
WO2018064885A1 (zh) 一种对可编程逻辑器件进行配置或更新的装置和方法
CN104699642B (zh) 信息处理装置、数据传送装置及数据传送装置的控制方法
CN106547574A (zh) 一种dsp程序和fpga程序的外部下载系统及方法
CN102087606A (zh) 一种fpga配置文件更新装置
CN109542478A (zh) 一种更新SPI Flash内FPGA程序的系统及方法
CN111190855A (zh) 一种fpga多重远程配置系统及方法
CN111897749A (zh) 基于Quad-SPI控制器与外扩FLASH通信控制系统及方法
CN101169673B (zh) 实时时钟芯片接口电路的控制方法及实时时钟控制电路
CN109669729A (zh) 一种处理器的启动引导方法
CN105930186A (zh) 多cpu的软件加载方法及基于多cpu的软件加载装置
CN112259142B (zh) 用于自容式仪器的超低功耗的大容量数据存储方法
CN115033444B (zh) 基于8051core在线调试电路控制装置
CN106980587B (zh) 一种通用输入输出时序处理器及时序输入输出控制方法
CN109117205A (zh) 一种基于mcu和fpga的双芯片加载方法
CN107102818A (zh) 一种基于sd卡的高速数据存储方法
CN103246584B (zh) 片上系统芯片结构及保存调试信息的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant